首页 / 专利库 / 人工智能 / 翻译管理系统 / Cpu address translation system

Cpu address translation system

阅读:138发布:2020-11-18

专利汇可以提供Cpu address translation system专利检索,专利查询,专利分析的服务。并且PURPOSE: To make an effective use of a program resource prepared corresponding to a plurarity of memory management systems by translating one part of values in advance so as to make an accurate logic address translation in the other system.
CONSTITUTION: A CPU 1 reads a base address by referring to a segment information block 2 indicated by a segment register 11 when a segment and an offset are specified, makes a linear address by adding the valid offset to translate it into a physical address by referring to a page table 3. In the case of shifting a system from a segmentation paging system to the other system, the CPU 1 saves information in the segment register 11, rewriting it to a base address value in the segment information block 2. In the other system, the segment register 11 can use the offset as a based modification register, normally performing the address translation.
COPYRIGHT: (C)1993,JPO&Japio,下面是Cpu address translation system专利的具体信息内容。

【特許請求の範囲】
  • 【請求項1】 セグメンテーション機構が選択されている場合にセグメント情報ブロックへのポインタを表わし、選択されない状態へ遷移した場合には対応するブロック内のベースアドレスを表わしてベースド修飾に利用するセグメントレジスタと、 セグメンテーション機構が選択されている場合にプログラムがリニアアドレスをオフセットとして利用するリニアアドレス全空間対応の専用セグメント指示子と、 実アドレス仮想化機構が選択されている場合にそのモードでのセグメント指示レジスタとして利用され、リニアアドレスと線形対応する値を含み、選択されない状態へ遷移した場合には線形変換した後の値を表わしてベースド修飾に利用する仮想モード・セグメントレジスタと、 を備えることを特徴とするCPUアドレス変換方式。
  • 说明书全文

    【発明の詳細な説明】

    【0001】

    【産業上の利用分野】本発明は、コンピュータなどに利用し、複数の方式を切り替えてメモリ管理を実行する際のCPUアドレス変換方式に関する。

    【0002】

    【従来の技術】従来のCPUアドレス変換方式では、セグメンテーションやページング中の一方式のみを実現している。 又はいくつかの方式の切り替えを出来るようにしている。 このような従来のCPUアドレス変換方式は、ページング機構とセグメンテーション機構とを有しており、さらにセグメント指示値がアドレス空間に線形対応するメモリ管理方式を実現する実アドレス仮想化機構を備える場合がある。 これらの機構を有することにより、動的なメモリ管理方式の切り替えが出来る。

    【0003】セグメンテーション・ページング方式を動作させる場合、セグメンテーション機構とページング機構とを同時に選択する。 そして、CPU内のセグメント指示レジスタを有効にしてメモリ上のセグメント情報ブロックへのポインタが格納され、ブロック内情報に応じて管理アドレスをリニアアドレスに変換し、さらにページテーブルにより物理アドレスに変換する。

    【0004】また、ページング方式のみの動作をさせる場合、セグメンテーション機構及びセグメントレジスタを無効にする。 又はセグメンテーション機構を選択し、
    全セグメントがリニアアドレス空間全体を指すようにして論理アドレスとリニアアドレスを一致させ、ページング機構によりページテーブを参照してリニアアドレスを物理アドレスに変換している。

    【0005】また、実アドレス仮想化機構では、セグメント指示レジスタの内容はそのままリニアアドレス又は物理アドレスに線形変換している。

    【0006】

    【発明が解決しようとする課題】このように従来例のC
    PUアドレス変換方式では、動的なメモリ管理方式の切り替えに際して論理アドレスの意味が変化し、特にセグメント指示レジスタに格納される値の変換方式が変化する。 したがって、異なるメモリ管理方式のプログラム間で実メモリ上のデータを論理アドレスを用いて受渡しする場合、同一のリニアアドレス空間を共有していても、
    プログラム側での論理アドレス変換処理が必要となる。
    さらに、場合によってはセグメント情報ブロックの生成処理まで必要となり、自プログラムでないメモリ管理方式への依存度が大きく、また、処理自体がオーバヘッドになるという問題があった。

    【0007】本発明は、このような従来の技術における問題を解決するものであり、複数のメモリ管理方式に対応して作成されたプログラム資産の有効活用が出来るC
    PUアドレス変換方式の提供を目的とする。

    【0008】

    【課題を解決するための手段】上記目的を達成するために、本発明のCPUアドレス変換方式は、セグメンテーション機構が選択されている場合にセグメント情報ブロックへのポインタを表わし、選択されない状態へ遷移した場合には対応するブロック内のベースアドレスを表わしてベースド修飾に利用するセグメントレジスタと、セグメンテーション機構が選択されている場合にプログラムがリニアアドレスをオフセットとして利用するリニアアドレス全空間対応の専用セグメント指示子と、実アドレス仮想化機構が選択されている場合にそのモードでのセグメント指示レジスタとして利用され、リニアアドレスと線形対応する値を含み、選択されない状態へ遷移した場合には線形変換した後の値を表わしてベースド修飾に利用する仮想モード・セグメントレジスタとを備えている。

    【0009】

    【作用】このような上記本発明のCPUアドレス変換方式にあって、従来からのセグメント指示はセグメントレジスタの指定により、セグメンテーション機構を通じてセグメント情報ブロックの中のベースアドレスが利用される。

    【0010】また、ページング方式のリニアアドレスを利用する場合は、専用セグメント指示子を指定することにより、リニアアドレスをオフセットに仮想化することができる。 実アドレス仮想化状態の論理アドレスは、セグメント値としての仮想セグメントレジスタをオフセットのベースド修飾にし、セグメントは、リニアアドレス用専用セグメント指示子を指定することにより仮想化する。

    【0011】ページング方式では、他の方式でのセグメント値のセグメントレジスタ又は仮想セグメントレジスタをベースド修飾レジスタとして指定することにより、
    オフセットとともにリニアアドレスに仮想化する。

    【0012】実アドレス仮想化状態にあって、セグメンテーション・ページング方式でのセグメントレジスタ指定はベースド修飾用レジスタにし、セグメント指定はリニアアドレス専用セグメント指示子を利用して仮想化され、ページング方式のリニアアドレスは、セグメント指定にリニアアドレス専用セグメント指示子を用いた上でオフセットとして仮想化する。

    【0013】

    【実施例】次に、本発明のCPUアドレス変換方式の実施例を図面に基づいて説明する。 図1、図2、図3は実施例における各処理内容を示している。 図1、図2、図3において、この例は、CPU1と、セグメント情報ブロック2と、ページテーブル3とを有している。 CPU
    1は、セグメントレジスタ11とリニアアドレス専用セグメント指示子が論理アドレスとして指定されたときに参照されるリニアアドレス対応セグメント情報12と、
    仮想セグメントレジスタ13を備えている。

    【0014】次に、この実施例の構成における処理について説明する。 図1に示すセグメンテーション・ページング方式の実行時において、プログラムは通常セグメント指定にセグメントレジスタ11を利用している。 CP
    U1はセグメントとオフセットが指定されるとセグメントレジスタ11が指すセグメント情報ブロック2を参照してベースアドレスを読み出し、有効オフセットを加えてリニアアドレスとし、ページテーブル3を参照して物理アドレスへと変換する。 そして、セグメンテーション・ページング方式から他の方式へ移行する場合、CPU
    1はセグメントレジスタ11内の情報を退避し、セグメント情報ブロック2内部のベースアドレス値に書き換えを行う。 他の方式では、グメントレジスタ11はオフセットをベースド修飾レジスタとして利用できるようになり、正常にアドレスが変換される。

    【0015】次に、図2に示すページング方式の実行時において、論理アドレスはリニアアドレスと等しく、C
    PU1は有効リニアアドレスをそのままページテーブル3に対応させて物理アドレスに変換する。 他の方式へ移行した場合、リニアアドレスはリニアアドレス空間全体を表わすセグメント内オフセットと見ることが出来るためセグメントのベースアドレスがリニアアドレス空間の先頭を示すようなリニアアドレス対応セグメント情報1
    2をリニアアドレス専用セグメント指示子を利用してセグメントとして指定する。 この指定によりリニアアドレスをオフセットとして利用して正常にアドレスが変換される。

    【0016】図3に示す実アドレス仮想化状態では、通常の論理アドレスのセグメント値を線形変換してセグメントベースアドレスにし、オフセットを加えてリニアアドレスとしてページテーブル3で物理アドレスに変換する。 このセグメント値を格納する仮想セグメントレジスタ13は、他のメモリ管理方式へ移行した場合にCPU
    1により内容が退避されて線形変換後の値に置き換えられる。 他の方式では仮想セグメントレジスタ13がリニアアドレスと同意の値を持ち、上記アドレス指定方式により正しくアドレスが変換される。

    【0017】

    【発明の効果】以上のように、本発明のCPUアドレス変換方式は、異なるメモリ管理方式へ移行した場合、その方式内で他の方式における論理アドレスが正しく変換されるように一部の値を予め変換するようにしているため、複数のメモリ管理方式に対応して作成されたプログラム資産の有効活用が出来るという効果を有する。 すなわち、異なるメモリ管理方式のプログラムが実メモリ上のデータを論理アドレスを用いて受渡しする際にアドレス指定を変えるだけでプログラムによる処理を実行することなく参照できるようになる。 したがって、自プログラムでないメモリ管理方式への依存度が低く、処理のオーバヘッドをプログラム側で消去できる。

    【図面の簡単な説明】

    【図1】本発明のCPUアドレス変換方式の実施例におけるセグメンテーション・ページング方式実行時における処理内容を示すブロック図である。

    【図2】実施例におけるページング方式実行時の処理内容を示すブロック図である。

    【図3】実施例における実アドレス仮想化状態の処理内容を示すブロック図である。

    【符号の説明】

    1 CPU 2 セグメント情報ブロック 3 ページテーブル 11 セグメントレジスタ 12 リニアアドレス対応セグメント情報 13 仮想セグメントレジスタ

    高效检索全球专利

    专利汇是专利免费检索,专利查询,专利分析-国家发明专利查询检索分析平台,是提供专利分析,专利查询,专利检索等数据服务功能的知识产权数据服务商。

    我们的产品包含105个国家的1.26亿组数据,免费查、免费专利分析。

    申请试用

    分析报告

    专利汇分析报告产品可以对行业情报数据进行梳理分析,涉及维度包括行业专利基本状况分析、地域分析、技术分析、发明人分析、申请人分析、专利权人分析、失效分析、核心专利分析、法律分析、研发重点分析、企业专利处境分析、技术处境分析、专利寿命分析、企业定位分析、引证分析等超过60个分析角度,系统通过AI智能系统对图表进行解读,只需1分钟,一键生成行业专利分析报告。

    申请试用

    QQ群二维码
    意见反馈