通常，用作外部存储单元的存储装置通过网络或类似部分连接到主机 (计算机)上。这种存储装置用于根据来自主机的访问(输入/输出请求，I/O 请求)，从主机写入数据到一个物理设备(例如，盘单元)中，或从物理设 备读出主机所请求数据以将其传送到主机，并且这种存储装置由盘单元和位 于盘单元和主机之间、用于控制从主机到盘单元的存取的存储控制单元组 成。
通常，上述存储控制单元至少包括：用于控制到主机的接口的主机接口 模块，用于控制到盘单元的接口的盘接口模块，以及两个或更多的用于总体 地管理整个存储控制单元的管理模块。
另外，高速缓冲存储器安装在管理模块上，以暂时存储从主机到盘单元 的待写入数据(有时将等效的称为写入数据)或从盘单元到主机待读出数据， 并且每个管理模块也被制作为管理该高速缓冲存储器。
至于用于主机接口模块和管理模块之间的连接的接口总线，或用于盘接 口模块和管理模块之间的连接的接口总线，使用一种标准化的总线，例如PCI (外围部件互联)总线。
在上述配置的存储控制单元中，在将数据从盘单元读出到主机时，待读 数据首先从存有该数据的盘单元被传送到盘接口模块，接着通过PCI总线从 盘接口模块移转到管理模块的高速缓冲存储器，而暂时保存在那里。按照这 种方式，存在于管理模块的高速缓冲存储器中的待读数据通过PCI总线被传 送到主机接口模块，接着从主机接口模块被读出到主机。
相反地，在从主机向盘单元写入数据时，待写入数据被从主机传送到主 机接口模块，接着通过PCI总线从主机接口模块传送到管理模块的高速缓冲 存储器，而暂时保存在那里。这时，具有来自主机的存取的高频率的待写入 数据保留在高速缓冲存储器中，并且如果频率变低，该数据通过PCI总线从 高速缓冲存储器传送到盘接口模块，而由盘接口模块写入到预定的盘单元。
而且，通常在从主机向存储装置写入数据时，为防止在写入诸如磁盘的 盘单元之前用户的数据由于硬件(管理模块)包括高速缓冲存储器等的故障 而消失，在存储装置内部，从主机传送的用户数据双重写入到两个高速缓冲 存储器中(相同的数据写入到多个硬件中)(例如，参见日本专利公开号 HEI 07-160432，05-189314和07-20994)。
在如上述方式配置的存储控制单元中，在数据双重写入到两个管理模块 (例如，CM-A和CM-B)的高速缓冲存储器中的情况下，主机接口模块 在从主机接收到待写入数据时，通常会通过PCI总线传送该数据到CM-A (高速缓冲存储器)的指定地址以将该数据写入其中，并进一步通过PCI总 线传送相同的数据到CM-B(高速缓冲存储器B)的指定地址，以将该数据 写入其中。即，相同的数据在主机接口模块和两个管理模块之间传送两次。
但是，为了数据的双重写入，传统的存储控制单元要求通过使用具有低 传输速率(速度)的标准化总线，使相同的数据从一个主机接口向两个管理 模块传送两次，而这在处理性能上是不可取的。因此，对该问题的理想解决 方案包含通过一个地址指定以更高的速率在高速缓冲存储器中执行数据的 双重写入，以增强处理性能，。
另外，在用于双重写入的机构简单的合并到硬件中的情况下，存在进行 管理以便数据可写在两个管理模块(CM-A，CM-B)的高速缓冲存储器 上的相同地址的需要。但是，这种双重写入会严重限制高速缓冲存储器中的 数据分配(数据布局)，从而降低数据分配的自由度，因此在高速缓冲存储 器中产生无用区域。为此，也希望增加高速缓冲存储器中的数据分配(高速 缓冲存储器管理)的自由度，以有效地使用高速缓冲存储器。

本发明为消除这些问题而开发，因此本发明的目的是通过单个的地址指 定以更高速率在高速缓冲存储器中执行双重写入，以增强处理性能，并进而 增加高速缓冲存储器的自由度，以实现高速缓冲存储器的有效使用。
为此，按照本发明的方案，提供一种具有双重写入功能的装置，包括： 第一模块，用于控制通向外部装置的接口，多个第二模块，每个具有高速缓 冲存储器，和通过接口总线连接到第一和第二模块的桥接模块，用于实现第 一模块和第二模块之间的连接以在它们之间传送数据，第一模块包括地址指 定装置，其产生用于指定两个写入目标的寻址信息，用于通过桥接模块，写 入从外部装置接收的待写入数据到多个第二模块中的两个高速缓冲存储器 中，并且桥接模块包括地址产生装置，用于分析与待写入数据一起从第一模 块接收的寻址信息，从而产生用于指定两个第二模块的两个传送到地址，并 产生高速缓冲存储器中的写入地址，第二模块具有将数据实际写入的高速缓 冲存储器，并且桥接模块还包括数据传送控制装置，用于控制数据从桥接模 块传送到第二模块，以便在待写入数据传送到对应于两个传送到地址的两个 第二模块后，待写入数据被写在两个第二模块的每个的高速缓冲存储器中的 写入地址上。
在该装置中，这样也是适当的，每个第二模块包括管理装置，用于管理 与该第二模块镜像相关的第二模块上的信息，并用于管理在该第二模块的高 速缓冲存储器中的主区域地址和与该第二模块镜像相关的第二模块的高速 缓冲存储器中的镜像区域地址之间的关联性，并且第一模块的地址指定装置 基于从两个第二模块之一的管理装置获取的信息产生寻址信息。
另外，按照本发明的另一方案，提供一种存储控制装置，其置于盘单元 和主机之间，用于控制主机对盘单元的存取，并包括：用于控制通向盘单元 的接口的盘接口模块，用于控制通向主机的接口的主机接口模块，多个管理 模块，用于总体地控制整个装置，每个包括高速缓冲存储器，和通过接口总 线连接到盘接口模块、主机接口模块和管理模块的桥接模块，用于建立盘接 口模块、主机接口模块和管理模块之间的连接，以在这些模块之间进行数据 传送，主机接口模块包括产生用于指定两个写入目标的寻址信息，以通过桥 接模块写入从主机接收的待写入数据到多个管理模块中的两个的高速缓冲 存储器中，并且桥接模块包括：地址产生装置，用于分析从主机接口模块接 收的与待写入的信息一起的寻址信息，以产生用于指定两个管理模块的传送 到地址，并产生高速缓冲存储器中的写入地址，其中，这两个管理模块具有 将实际写入数据的高速缓冲存储器，并且桥接模块还包括数据传送控制装 置，用于控制从桥接模块到管理模块的数据传送，以便在待写入数据传送到 对应于两个传送到地址的两个管理模块后，待写入数据被写在两个管理模块 的每个的高速缓冲存储器中的写入地址处。
在该装置中，这样也是适当的，地址指定装置在寻址信息中指定每个管 理模块的高速缓冲存储器中的页地址和由该页地址指定的页中的偏移地址， 作为该待写入数据在高速缓冲存储器中的写入地址。而且，这样也是适当的， 每个管理模块包括管理装置，用于管理与该管理模块镜像相关的管理模块上 的信息，并用于管理在该管理模块中的高速缓冲存储器中的主区域地址和与 该管理模块镜像相关的管理模块的高速缓冲存储器中的镜像区域地址之间 的关联性，并且主机接口模块的地址指定装置基于从两个管理模块之一的管 理装置获取的信息产生寻址信息。
使用根据本发明的具有双重写入功能的前述装置和存储控制装置，第一 模块(主机接口模块)的地址指定装置产生用于指定两个写入目标的寻址信 息，并且在桥接模块中，地址产生装置在寻址信息的基础上产生相对于高速 缓冲存储器的两个传送到地址(两个第二模块(管理模块))和写入地址。 而且，桥接模块的数据传送控制装置传送待写入数据到对应于两个传送到地 址的两个第二模块(管理模块)中，从而使它被写在每个第二模块(管理模 块)的高速缓冲存储器的写入地址上。
因此，只要第一模块(主机接口模块)执行使数据从第一模块(主机接 口模块)传送到桥接模块的地址指定，待写入数据就通过提供比标准化总线 更高的传输速率的桥接模块被传送到两个第二模块(管理模块)的高速缓冲 存储器而双重写入其中，这使得以高速率完成高速缓冲存储器中的双重写入 成为可能，从而可相当大地改善处理性能。
而且，由于第一模块(主机接口模块)的地址指定装置在寻址信息中指 定每个管理模块的高速缓冲存储器中的页地址和每页中的偏移地址，作为待 写入数据在每个高速缓冲存储器中的写入地址，待写入数据能够被传送到这 两个第二模块(管理模块)的高速缓冲存储器中的分离的地址而在其中写入， 从而可增加高速缓冲存储器管理的自由度，并实现高速缓冲存储器的有效的 使用。
再者，由于每个第二模块(管理模块)配备有管理装置，并且该管理装 置管理与该第二模块镜像相关的在第二模块(管理模块)上的信息，并且管 理在该第二模块(管理模块)的高速缓冲存储器中的主区域地址和与该第二 模块(管理模块)镜像相关的管理模块的高速缓冲存储器中的镜像区域地址 之间的关联性，第一模块(主机接口模块)的地址指定装置能够基于从两个 第二模块(管理模块)之一中的管理装置获取的信息产生寻址信息，而不在 互相镜像相关的两个第二模块(管理模块)之间通信。
而且，由于管理装置管理镜像相关的第二模块(管理模块)的镜像区域， 一个第二模块(管理模块)能够有效利用其他管理模块的镜像区域，而不需 要在互相镜像相关的两个第二模块(管理模块)之间通信。例如，在一个第 二模块(管理模块)的高速缓冲存储器中的主区域的容量短缺时，在前述的 管理装置的管理情形的基础上，对其他第二模块(管理模块)的高速缓冲存 储器中的镜像区域的利用是切实可行的，这使得高速缓冲存储器中的主区域 和镜像区域都能有效利用。
附图说明
图1是表示根据本发明的实施例的存储装置(存储控制单元)的最低基 本结构的框图；
图2是将在图1所示的存储控制单元(主机接口模块)中产生的寻址信 息的格式的示意图；
图3是根据该实施例的高速缓冲存储器的配置图；
图4是根据该实施例的在高速缓冲存储器中的主区域(局部区域)和镜 像区域之间的关联性的示意图；
图5是用于解释根据该实施例的高速缓冲存储器的管理操作的一个实例 的示意图；
图6是表示根据本发明的实施例的存储装置(存储控制单元)的具体结 构实例的框图；
图7是表示图6所示的存储控制单元的桥接模块的基本部分的具体实例 的框图；和
图8是图6和图7中所示的存储控制单元中，将在主机接口模块中产生 的寻址信息的格式和将在PCI桥接模块中根据相同的寻址信息产生的寻址信 息的格式的示意图。

下面将参照附图说明本发明的实施例。
图1是表示根据本发明的实施例的存储装置(存储控制单元)的最低基 本结构的框图。在图1中，一般由附图标记1表示的存储装置按照来自主机 4的访问(输入/输出请求，I/O请求)，被指定从主机4写入数据或读出主 机4所请求的数据，以将其传送到主机4。存储装置1由盘单元(物理设备) 2和设置在盘单元2和主机4之间的存储控制单元(存储控制装置)3组成， 用于控制由主机4向盘单元2的存取。
存储控制单元3由盘接口模块10、主机接口模块20、管理模块30和PCI 桥接模块20组成。在具有图1所示最低基本结构的存储控制单元3中，盘 接口单元10、主机接口模块20和PCI桥接模块40的个数均为1个，管理模 块30个数为2个。
盘接口模块10用于控制从盘接口总线54到盘单元2的接口(数据传送)。
主机接口模块(第一模块)20用于控制从光纤信道接口总线50到主机 (外部装置)4的接口(数据传送)。该主机接口模块20具有作为地址指定 装置21的功能，这一点将在下文描述。
每个管理模块(第二模块)30通常用于控制整个存储控制单元3，并配 备有高速缓冲存储器31，用于暂时保存将从主机4写入到盘单元2的数据或 将从盘单元2读出到主机4的数据。管理模块30具有作为管理装置32的功 能，这一点将在下文描述。
PCI桥接模块(桥接模块)40通过用作标准化总线的PCI总线(接口总 线)51、52和53连接到盘接口模块10、主机接口模块20和用于实现这些 盘接口模块10、主机接口模块20和管理模块30之间的数据传送的管理模块 30上。该PCI桥接模块40具有作为地址产生装置41和数据传送控制装置 42的功能，这一点将在下文描述。顺便说一下，尽管通用的PCI-PCI桥被 设计为完成一到一的连接，但是该结构中使用的PCI桥接模块40被设计为 建立n到n(多：多)连接。
写入数据的副本通过互相镜像相关的两个管理模块30实现。在具有图1 所示的最低基本结构的存储控制单元1中，管理模块30的个数是2个，并 且这两个管理模块30设置为互相镜像相关，一个管理模块30作为主CM操 作，而另一个管理模块作为镜像CM(配对CM)操作。
参照图3至图5，以下将给出每个管理模块30中的高速缓冲存储器31 的说明。图3是根据该实施例的高速缓冲存储器31的配置图，图4是根据 该实施例的高速缓冲存储器31中的主区域(局部区域)和镜像区域之间的 关联性的示意图，并且图5是用于解释根据该实施例的高速缓冲存储器31 的管理操作的一个实例的示意图。
如图3所示，高速缓冲存储器31中的区域(高速缓冲存储区)划分为 高速缓冲页，每页具有预定大小(例如，2MB(兆字节))，同时，对应于 4MB的区域(对应于两页)作为一个单元被管理。而且，为了每页的配置/ 管理，31个CBE(高速缓冲存储束控制单元)，每个具有520字节×128块 ＝66560字节，被分配到每页。通过将不用的CBE连接到自由链路组，来完 成每个高速缓冲页的管理。通过将使用中的CBE连接到LRU(最近最少使 用的)链路和一个无用信息入口，来管理使用中的CBE。然而，在镜像区域 中的CBE并不连接到自由链路上。
另外，如图3和图4所示，在高速缓冲存储区，主区域(主CBE组) 和镜像区域(镜像CBE组)交替放置在4MB单元中，以执行作为两个分离 存储器格式的管理。在图4中，互相镜像相关的两个管理模块30(CM-A 和CM-B)的高速缓冲存储器31中的主区域(局部区域)和镜像区域之间 的关联性用箭头表示。
进一步地，在该实施例中，每个管理模块30的高速缓冲存储器31中的 主区域(局部区域)用于按照管理模块30所接受的I/O请求，传送并保持它 自己的数据，而每个管理模块30的高速缓冲存储器31中的镜像区域基本上 用于为其他管理模块30传送并保持复制的数据。此外还有，在该实施例中， 每个管理模块30的高速缓冲存储器31中的镜像区域也用于按照其他管理模 块30所接受的I/O请求，传送读出的数据，这一点如下文中参照图5所述。 即，在该实施例中，每个管理模块30的高速缓冲存储器31的镜像区域由位 置靠后的其他管理模块30管理，并且该管理模块30不能直接使用它。例如， CM-A的主区域用作按照CM-A所接受的I/O请求读或写数据的暂时存储 器，CM-A的镜像区域用作按照CM-B所接受的写请求写入复制的数据和 按照CM-B所接收的读请求读出数据的暂时存储器。CM-A的所有镜像区 域由CM-B管理。
在这种连接中，在每个高速缓冲存储器31中的主区域/镜像区域中，前 述的读出数据传送存储区被建立，因此，预先设置仅用作该存储区的最低容 量。该最低容量定义/设置为调整参数的“读高速缓冲存储器容量(Read cache capacity)”。例如，该最低容量的默认值是64MB，并且如果它设置在64MB， 大约1000页(确切地说，992页)的读出数据传送存储区可以用CBE的形 式得到。
每个高速缓冲存储器31中的主区域和镜像区域由物理划分限制。这种 物理性的限制允许主CM端的管理装置32(将在后面提到)管理镜像高速缓 冲存储器(镜像CM端高速缓冲存储器31的镜像区域)。这时，根据硬件 的高速缓冲页来设置物理性配置上的主区域和镜像区域之间的边界。这允许 实施根据本发明的双重写入(分支写入)。在根据该实施例的分支写入中， 如在后面提到的，尽管高速缓冲页地址和在该地址的偏移值(偏移地址)由 主接口模块20的地址指定装置21指定，由于前述的硬件的物理性的限制， 主区域和镜像区域中的偏移值需要设置为相同值。
在根据该实施例的存储控制单元3中，为了管理上述高速缓冲存储器31， 每个管理模块30具有作为一个管理装置(高速缓冲存储器管理固件)32的 功能。
该管理装置32管理与包括该管理装置32的管理模块30(主CM)镜像 相关的管理模块(镜像CM)上的信息，并管理在主CM端的高速缓冲存储 器31中的主区域地址和镜像CM端的高速缓冲存储器31中的镜像区域地址 之间的关联性(该关联性预先确定)，以便可从主CM端管理镜像高速缓冲 存储器(镜像CM端的高速缓冲存储器31的镜像区域)。即，可由主CM 端的管理装置32管理镜像高速缓冲存储器中CBE的使用/不使用。
进一步地，在该实施例中，由于每个管理模块被制成为可通过使用前述 管理装置32从主CM端管理镜像高速缓冲存储器，如图5所示，在这种情 况下，即，一个管理模块30(CM-A)按照主机4的读出请求(I/O)请求， 在高速缓冲存储器31中暂时保留通过盘接口模块10和PCI桥接模块40(在 图5中省略)从盘单元2读出的数据时，即使该高速缓冲存储器31的主区 域的容量短缺，如图5中的箭头A1(阶段化处理，即staging processing)所 示，管理模块30(CM-A)也能够基于管理装置32中的管理情况，将前述 读出数据(前述的读出数据传送存储区预先保护)保留在与管理模块30(CM -A)镜像相关的管理模块30(CM-B)的高速缓冲存储器31中的镜像区 域中。如图5中的箭头A2(主机读出处理，即host readoutprocessing)所示， 以这种方式在镜像高速缓冲存储器中保留的读出数据，通过PCI桥接模块40 和主机接口模块20，从CM-B的镜像区域被传送到主机4。
下面这种CBE(在与那个管理模块30镜像相关的管理模块30的镜像区 域中对应的CBE)不用于写入数据的复制，该CBE与用于管理模块30的高 速缓冲存储器31的主区域中的读出数据的CBE配对，并且它被留做自由区 域。如果这样的一个区域投入实际使用，并用于在读出请求下的I/O处理， 高速缓冲存储器31变为以近似100％的使用效率来使用。在该实施例中，通 过每个管理模块30中的管理装置32功能的使用，镜像CM的镜像区域中的 前述自由区域能够用作读出数据传送存储区。
但是，为实现该功能，在管理模块30和盘接口模块10或主机接口模块 20之间，设置一个接口，该接口不仅可存取预先为这些接口模块10和20设 置的主管(in charge)管理模块30(在图5所示的例子中的CM-A)的高 速缓冲存储器，而且可存取与该主管管理模块30不同的管理模块30(在图 5所示的例子中的CM-B)的高速缓冲存储器31。通过该接口，从管理模 块30一端指定到管理模块30的指定地址的I/O请求高速缓冲存储器地址和 PCI编号。而且，当接口模块10和20看到高速缓冲存储器31时，将会另外 设立该PCI编号。
根据该实施例的存储控制单元3被配备有前述的管理模块30(高速缓冲 存储器31和管理装置32)，以执行称为分支写入的写入数据双重写入(复 制)。其次，将在下文说明用于执行分支写入操作的功能(主机接口模块20 的地址指定装置21的功能，PCI桥接模块40的地址产生装置41和数据传送 控制装置42的功能)。
主机接口模块20的地址指定装置21基于从两个管理模块30中的一个 (在这种情况下，即CM-A)中的管理装置32获取的信息，产生用于指定 两个写入目标的寻址信息，在这两个写入指定中，从主机4待写入的数据通 过PCI桥接模块40被双重写入到两个管理模块30的高速缓冲存储器31中。
图2是将由地址指定装置21产生的寻址信息格式的示意图。如图2所 示，在前述的寻址信息中，以下的(1)到(4)被指定为用于指引到PCI总 线52的地址(PCI地址)。即，
(1)基地址(图2中的BA)；
(2)CM-A的高速缓冲存储器31中的写入页地址(PA-A；在图2 中的初级页)；
(3)CM-B的高速缓冲存储器31中的写入页地址(PA-B；在图2 中的第二级页)；和
(4)偏移地址(偏移值；在图2中的偏移地址)，其表示由前述的(2) 和(3)的写入页地址指定的每个高速缓冲页中的写入头位置。
顺便说一下，在具有图1所示的具有最低基本结构的存储控制单元3中， 因为提供的管理模块30的个数只是2个，并且这两个管理模块30总是互相 镜像相关，不像以下参照图6到8描述的实施例那样，所以不需要在前述的 寻址信息中，指定用于指明数据将被写入以传送的两个传送到的管理模块30 的信息(两个传送到地址)，并且该信息可以固定地保留在PCI桥接模块40 内。
而且，前述(1)的基地址(BA)是用于在当前的I/O请求(写请求) 下产生到PCI桥接模块40的指令的信息，以便待写入数据通过PCI桥接模 块40从主机接口模块20传送到管理模块30。更具体地说，例如，到PCI 桥接模块40的指令这样产生，当基地址是“01”时，待写入数据只传送到 CM-A以写入其中，并且当基地址是“10”时，待写入数据只传送到CM- B以写入其中，并且当基地址是“11”时，待写入数据同时传送到CM-A 和CM-B以写入其中。因此，在“11”被指定为基地址的情况下，通过使 用PCI桥接模块40中的地址产生装置41和数据传送控制装置42的功能， 来实施根据该实施例的分支写入(双重写入)。
PCI桥接模块40的地址产生装置41分析从主机接口模块2接收的与待 写入数据一起接收的寻址信息，并产生用于指定具有高速缓冲存储器31的 两个管理模块(CM-A，CM-B)的两个传送到地址和各高速缓冲存储器 31中的写入地址，在上述高速缓冲存储器31中，写入数据被实际写入。
如上所述，在具有图1所示的最低基本结构的存储控制单元3中，因为 前述的两个传送到地址不在前述的寻址信息中指定，而是固定保留在PCI桥 接模块40内，因此通过读出保留在其中的信息产生该传送到地址。而且， 接下来的地址(a1)和(a2)被产生，而分别作为在CM-A的高速缓冲存 储器上的写入地址和CM-B的高速缓冲存储器31上的写入地址。
(a1)(CM-A的PA-A)+(偏移值)
(a2)(CM-B的PA-B)+(偏移值)
因此，待写入数据保存在主CM和镜像CM的高速缓冲存储器31的不 同地址，并且不考虑页地址的不同，高速缓冲页的偏移值(写入位置)被管 理为彼此相等。
数据传送控制装置42用于控制从PCI桥接模块40向管理模块30的数 据传送，以传送相同的待写入数据到对应于两个传送到地址的两个管理模块 (CM-A，CM-B)中，以便在管理模块30的高速缓冲存储器31中，它 被写入前述的由地址产生装置41产生的写入地址(a1)和(a2)上。
使用上述配置，在具有图1所示的最低基本结构的存储控制单元3中， 当主接口模块20通过光纤信道接口总线50，从主机4接收到作为I/O请求 的数据写请求时(参见图1中的箭头A11)，地址指定装置21产生用于指 定两个写入目标的寻址信息(参见图2)。该寻址信息与待写入数据一起从 主机接口模块20通过PCI总线52传送到PCI桥接模块40(参见图1中的箭 头A12)。
在PCI桥接模块40中，当识别到具有寻址信息的写入命令时，地址产 生装置41基于来自主机接口模块20的寻址信息，产生高速缓冲存储器31 的两个传送到地址(指定CM-A和CM-B的地址)和写入地址(a1)和 (a2)。而且，数据传送控制装置42传送相同的待写入数据到对应于前述 的两个传送到地址的两个管理模块30，同时，该数据被写入到管理模块30 的高速缓冲存储器31中的写入地址(a1)和(a2)(参见图1中的箭头A13 和A14)。
以这种方式，按照图1中的箭头A11到A14所示，来实施分支写入(待 写入数据的双重写入)，并且相同的写入数据写入到CM-A的高速缓冲存 储器31的主区域的高速缓冲页的CBE中，以及预先与前述的主区域高速缓 冲页CBE相关联的、CM-B的高速缓冲存储器31的镜像区域的高速缓冲页 的CBE(配对CBE)中，。
而且，参照图6至图8，下面将给出根据本发明的实施例的存储装置(存 储控制单元)结构的具体实例的描述。图6是表示根据本发明的实施例的存 储装置1(存储控制单元3)的结构的具体实例的框图；图7是表示图6所 示的存储控制单元3的PCI桥接模块40的基本部分的具体实例的框图，图8 是图7所示的存储控制单元3中，将由主机接口模块20(地址指定装置21) 产生的寻址信息的格式，以及将由PCI桥接模块40(地址产生装置41)根 据该寻址信息产生的地址信息的格式的示意图。在图6和图7中，上文曾使 用的相同或近似相同的部分用相同的附图标记来表示，并且为了简化，将省 略对它们的说明。
如图6所示，存储装置1的存储控制单元3由八个主机接口模块20，四 个管理模块30，四个盘接口模块10和两个PCI桥接模块40组成，并且例如， 八个盘单元2通过盘接口总线54连接到四个盘接口模块10上。
在图6所示的存储控制单元3中，每个主机接口模块20也具有作为前 述的地址指定装置21(在图6中省略)的功能。该地址指定装置21基于从 两个管理模块30中的一个(CM-A，主CM)的管理装置32获取的信息， 产生指定两个写入目标的寻址信息，以便主机接口模块20从主机4接收的 待写入数据，通过PCI桥接模块40被双重写入在两个管理模块30的高速缓 冲存储器31中。但是，在图6所示的主机接口模块20(地址指定装置21) 中，如图8中的(A)表示，在前述的寻址信息中，以下的地址(1)到(7) 被指定为将指引到PCI总线52的地址(PCI地址)。即，
(1)基地址(图8中的BA)；
(2)CM-A的高速缓冲存储器31中的写入页地址(PA-A；图8中 的初级页)；
(3)CM-B的高速缓冲存储器31中的写入页地址(PA-B；图8中的 第二级页)；
(4)偏移地址，其表示由前述的写入页地址(2)和(3)指定的每个 高速缓冲页中的写入头位置；
(5)用于指明CM-A的PCI总线的编号(用于指明具有将要实际写入 数据的高速缓冲存储器31的主CM的特定信息；图8中的P-PCI)；
(6)用于指明CM-B的PCI总线的编号(用于指明具有将要实际写入 数据的高速缓冲存储器31的镜像CM的特定信息；图8中的S-PCI)；和
(7)为指明操作给出的任意数(TID(操作ID))。
由于图6所示的存储控制单元3使用四个管理模块30，就存在这四个管 理模块30中指定互相镜像相关的两个管理模块30的需要。因此，地址指定 装置21被制作为指定前述的的信息(5)和(6)。
而且，前述的(1)的基地址(BA)履行与图2所示的基地址类似的功 能，并且该BA用作到PCI桥接模块40的指示(instruction)。例如，当基 地址是“10”时，待写入数据仅被传送到CM-A字段(field)(前述的(5)) 中指定的管理模块30，从而仅被写入到CM-A中，而不考虑CM-B字段 (前述的(6))中的指定值，并且当基地址是“11”时，待写入数据传送 到CM-A和CM-B以写入其中。因此，在该传送指令(双重写入指令) 方法中，当“11”被指定为基地址时，通过PCI桥接模块40中的地址产生 装置41和数据传送控制装置42的功能的使用，来实施分支写入(双重写入)。
除了使用上述BA的传送指令(双重写入指令)方法，也可以使用这样 的方法，其不使用BA，传送和写入基本上总是相对于在前述(5)和(6) 的字段中指定的两个管理模块30(CM-A和CM-B)被完成，并且，仅在 CM-A指定值与CM-B指定值彼此相等时，传送和写入相对于一个管理模块 30被完成。
在图6所示的存储控制单元3中，如图7所示，PCI桥接模块40配备有 总线控制器件43，地址分析/转换器件44，内部传送控制器件45，缓冲器46 和47，传送指令器件48和总线控制器件49。
总线控制器件43和49用于控制PCI总线52和53(接口控制)。
地址分析/转换器件44履行与前述地址产生装置41类似的功能，并分析 从主机接口模块20接收的与待写入数据一起的寻址信息，如图8的(A)中 所示，以产生指定具有高速缓冲存储器31的两个管理模块30(CM-A和 CM-B)的两个传送到地址，和各个高速缓冲存储器31中的写入地址，其 中，该高速缓冲存储器31可实际写入该数据。
通过从图8的(A)中所示的寻址信息读出前述(5)和(6)字段中的 两个PCI总线编号(P-PCI和S-PCI)，产生两个传送到地址。而且，与 在图1所示的存储控制单元3的情况中一样，如图8中的(B)和(C)所示， 作为CM-A的高速缓冲存储器31上的写入地址和CM-B的高速缓冲存储 器31上的写入地址，以下地址(a1)和(a2)将根据图8中用(A)表示的 寻址信息分别产生。即，
(a1)(CM-A的PA-A)+(偏移值)；和
(a2)(CM-B的PA-B)+(偏移值)。
因此，在图6所示的存储装置1中，待写入数据也存储在主CM和镜像 CM的高速缓冲存储器31中的不同地址，并且在这种情况下，各个高速缓冲 页中的偏移(写位置)被管理为彼此相等，而不考虑页地址的不同。
缓冲器46位于PCI桥接模块40中靠近主接口模块20的一端，并且暂 时保留从主机接口模块20接收的待写入数据。缓冲器47被按照与每个管理 模块30的对应关系设置，并从目标写入缓冲器46接收将被传送到管理模块 30的写入数据，以将其暂时保留。
内部传送控制器件45和传送指令器件48履行与前述数据传送控制装置 42类似的功能，并且，实际上，这些器件45和48以互相集成的状态配置。 每个内部传送控制器件45基于地址分析/转换器件44的输出(前述(5)和 (6)字段中的两个总线编号)，从主机接口模块端的缓冲器46将待写入数 据传送到管理模块端的缓冲器47，并且传送指令器件48基于地址分析/转换 器件44的输出(前述地址(a1)、(a2))，向管理模块端的总线控制器件 49发出指令，以发送管理模块端的缓冲器47的写入数据到指定地址。
使用上述配置，在图6和图7所示的存储控制单元中，当主机接口模块 20通过光纤信道接口总线50从主机4接收到作为I/O请求的数据写入请求 时，地址指定装置21产生用于指定两个写入目标的寻址信息(参见图8中 的(A))。该寻址信息与该待写入数据一起，通过PCI总线52从主机接口 模块20被传送到PCI桥接模块40(参见图7中的箭头A21)。这时，待写 入数据以双重写入PCI地址的格式被从主机接口模块20传送。
在PCI桥接模块40中，当接收到该双重写入时，对于一个PCI写入， 相同的待写入数据通过缓冲控制器件43被同时写在两个缓冲器46中(参见 图7中的箭头A22)。而且，在PCI桥接模块40中，当识别到包括寻址信 息的写入命令时，地址分析/转换器件44从来自主机接口模块20的寻址信息 提取/产生两个传送到地址(用于指明CM-A与CM-B的PCI总线的PCI总 线编号)，并且进一步产生每个高速缓冲存储器31中的写入地址(a1)和 (a2)。
另外，内部传送控制器件45将保留在两个缓冲器46中的写入数据，传 送到与CM-A和CM-B的PCI总线编号(见图7中的箭头23)分别对应 的两个缓冲器47中，并且传送指令器件48和总线控制器件49传送该已传 送到两个缓冲器47的写入数据到CM-A和CM-B，以便同时写入在高速 缓冲存储器31中在指定地址(a1)和(a2)上(见图7中的箭头A24)。
因此，在图6和图7中所示的存储控制单元3中，分支写入(待写入数 据的双重写入)以如图7的箭头A21到A24表示的方式执行，并且相同的 写入数据写入到CM-A的高速缓冲存储器31的主区域中的高速缓冲页的 CBE，和预先与前述主区域的高速缓冲页的CBE相关联的CM-B的高速缓 冲存储器31的镜像区域的高速缓冲页的CBE(配对CBE)中。
如上所述，使用根据本发明实施例的存储控制单元3(存储装置1)， 当主机接口模块20执行一次地址指定(单个地址指定)，以执行一次从主 机接口模块20到PCI桥接模块40的数据传送(单个数据传送)时，待写入 数据通过PCI桥接模块40被传送到两个管理模块30的高速缓冲存储器31， 以在其中双重写入，这造就了比标准化的总线(PCI总线)更高的传输速率。 因此，能够以高速率进行向高速缓冲存储器31的双重写入(分支写入)， 而实现处理性能的相当大的改善。
此外，由于主机接口模块的地址指定装置21指定每个管理模块30的高 速缓冲存储器中的一个页地址和每页中的偏移地址，作为用于在高速缓冲存 储器31中的写入数据的写入地址，待写入数据可被传送到两个管理模块30 的高速缓冲存储器上的不同地址，以写入其中，这增加了高速缓冲存储器管 理上的自由度并实现了高速缓存储器31的有效使用。
另外，由于能够通过每个管理模块30的管理装置(高速缓冲存储器管 理硬件)32的使用从主CM端进行镜像高速缓冲存储器的管理，主机接口模 块20的地址指定装置21能够基于从两个管理模块30之一中的管理装置32 获取的信息，产生寻址信息，而不需在互相镜像相关的两个管理模块30之 间通信。
除此之外，由于能够通过每个管理模块30的管理装置(高速缓冲存储 器管理硬件)32的使用从主CM端管理镜像高速缓冲存储器，一个管理模块 30(CM-A)能够有效地使用其他管理模块30(CM-B)的镜像区域，而 不需在这两个互相镜像相关的两个管理模块之间通信。例如，在一个管理模 块30(CM-A)中高速缓冲存储器31的主区域的容量短缺时，能够基于管 理装置32所进行的管理情况，利用其他管理模块30(CM-B)的高速缓冲 存储器31中的镜像区域的自由区域，这产生了高速缓冲存储器31中的主区 域和镜像区域的有效的使用(近似100％)。
而且，由于标准化的总线(PCI总线51到53)用作在PCI桥接模块40 之外的接口，现存的硬件能够直接用作主机接口模块20和管理模块30，而 根据本发明的分支写入(数据双重写入)只需通过改变地址指定的方法(地 址指定装置21的功能)来实现。
应当理解到本发明不限于上述实施例，并且希望覆盖与本发明的精神和 范围没有分离的所有对本发明的实施例的改变和修改。
例如，尽管在上述实施例中，本发明应用到存储控制单元，但本发明不 限于此，如同在上述实施例的情况，本发明也能应用到具有双重写入功能(多 重写入功能)的装置，藉此，从诸如主机的外部装置输送的数据被写入两个 或更多的高速缓冲存储器，并且这具有与上述实施例类似的效果。
而且，尽管在上述实施例中，设置在主机4和存储控制单元3之间的接 口是光纤信道接口，但本发明不限于此。
再者，上述地址指定装置21、管理装置32、地址产生装置41、数据传 送控制装置42、总线控制器件43、地址分析/转换器件44、内部传送控制器 件45，传送指令器件48和总线控制器件49的功能能够以这样一种方式实现， 即，用作主接口模块20、管理模块30和PCI桥接模块40的CPU(中央处 理单元)执行预定程序。例如，能够以记录在诸如弹性盘、CD-ROM、CD -R、CD-RW或DVD的计算机可读记录介质中的状态下提供该程序。
如上所述，根据本发明，当从主机接口模块到桥接模块的数据传送只进 行一次时，待写入数据通过桥接模块传送到两个高速缓冲存储器，以在其中 双重写入，这可提供比标准总线更高的传送速率。因此，高速缓冲存储器中 的双重写入能够以更高的速率执行，从而相当大的增强处理性能。
因此，本发明适于使用在具有数据双重写入功能的装置中，如控制主机 到物理设备(磁盘单元或类似装置)的存取的存储控制单元，其可用性相当 高。