技术领域
[0001] 本
发明属于水下声学数据信号采集传输技术领域，具体来说是一种水下多通道信号采集传输阵列系统的信号环路的自诊断方法。
背景技术
[0002] 水下多通道信号采集传输阵列是将
水听器镶嵌在
电缆上形成线列阵，主要用于水下目标探测，进行远程监视，测向和识别。水下多通道信号采集传输阵列系统，可以有效采集水下声信号从而探测水下目标。水下多通道信号采集传输阵列系统采用环路网络结构，在环路网络结构中包含许多个网络
节点，每个节点通过以太网交换芯片和前后两个网络节点连接，将链路两端连接至桥接模
块将网络链路连接成一个环路。由于水下多通道信号采集传输阵列工作环境复杂，工作发生故障时故障检测与
定位难度大，因此研究基于以太网的水下多通道信号采集传输阵列系统信号环路自诊断方法具有重要的工程实用价值。
[0003] 公开号为CN106792857A的
专利申请公开了一种环路检测方法、环路检测装置及系统，公开号为CN103858388A的专利申请公开了一种环路检测方法和装置，这两个环路检测方法实现对陆上通信链路检测。
发明内容
[0004] 本发明提供了一种水下多通道信号采集传输阵列系统环路的自诊断方法，基于以太网的水下多通道信号采集传输阵列系统信号环路以下简称水下环路。该方法能够同时实现对水下环路中的链路状态、节点时钟状态的检测以及节点少量丢包情况进行自动检测。
[0005] 本发明的技术方案为：
[0006] 一种水下多通道信号采集传输阵列系统环路的自诊断方法，所述环路包括桥接模块、多个网络节点，该多个网络节点编号后经以太网
串联后连接到桥接模块的两端形成一条双向链路，每个网络节点包括
微处理器、FPGA与以太网通信芯片，FPGA与微处理器通信连接，微处理器与以太网通信芯片通信连接；
[0007] 所述自诊断方法包括以下步骤：
[0008] 链路故障检测时，桥接模块通过以太网向各节点发送链路检测命令，各节点收到链路检测命令后通过收到命令的端口向桥接模块发送命令回应，命令回应内容包含该节点编号与该端口编号，桥接模块依据命令回应内容分析链路故障；
[0009] 时钟故障检测时，桥接模块通过以太网向各节点发送获取节点时钟状态命令，网络节点中的FPGA判断时钟状态并发送时钟回应，桥接模块根据接收的时钟回应内容分析时钟故障；
[0010] 少量丢包故障检测时，桥接模块通过以太网向各节点发送数据包，节点中的微处理器根据接收的数据包计数的连续性判断反馈trap信息数据包至桥接模块，桥接模块根据接收的trap信息数据包分析丢包故障。
[0011] 优选地，链路故障检测时，桥接模块收到节点的链路检测命令回应之后将相应端口标记为在线，若在下发链路检测命令之后，桥接模块未收到某个节点的某个端口的命令回应，则将该端口标记为离线。
[0012] 优选地，链路故障检测时，若在下发链路检测命令之后，桥接模块未收到某个节点的两个端口的回应，则该节点的两个端口均不在双向链路中，将该节点标记为离线。
[0013] 优选地，链路故障检测时，链路检测命令发送两次，若两次链路问题检测到的结果一致，则链路检测结果中端口记为离线的节点对应的离线端口在链路中断开；若两次链路问题检测结果不一致，则保存每次的链路检测结果，显示链路状态不稳定，比对两次链路检测的结果。
[0014] 优选地，时钟故障检测时，节点收到获取节点时钟状态命令之后，节点的微处理器向FPGA发送开始检测命令，FPGA开始对高频工作时钟和
采样时钟计数，当高频工作时钟计数达到
阈值后比较采样时钟计数值与采样时钟计数阈值，从而给出时钟状态并上报给微处理器，微处理器发送包含节点编号、FPGA获取到的节点时钟状态和错误代号的时钟回应送至桥接模块。
[0015] 优选地，桥接模块根据接收的时钟回应内容判断节点时钟状态，分别为：时钟过快，没有到达
门限，不加保护；时钟非常快，到达门限，加保护；时钟正常；时钟过慢；完全没有时钟；读取时钟状态异常。
[0016] 优选地，少量丢包故障检测时，当某个节点的微处理器收到的数据包计数值不连续，即发生丢包，节点会向桥接模块发送trap信息数据包，trap信息数据包包含上一次收到的数据包计数值和当前收到的数据包计数值，当前收到的数据包计数值和上一次数据包计数值之间的差就是该节点丢失的数据包计数值；桥接模块根据节点上传的trap信息数据包中丢失的数据包计数值，可以判断此次丢包发生在哪个节点上。
[0017] 优选地，少量丢包故障检测时，采用双向丢包检测，以此来判断链路中双向少量丢包的情况。
[0018] 相对于
现有技术，本发明具有以下有益的技术效果：
[0019] (1)通过以太网进行命令的交互，具有方便、可靠、实时的特点。
[0020] (2)水下环路链路出现故障时，通过本发明的方法能够快速检测和定位水下环路中链路出现故障的
位置。
[0021] (3)水下环路节点时钟出现故障时，通过本发明的方法能够快速检测和定位水下环路中节点时钟出现故障的原因。
[0022] (3)水下环路发生丢包时，通过本发明的方法能够快速检测和定位水下环路中少量丢包问题出现的位置。
[0023] (4)该方法实现简单，能够快速高效检测出水下环路中链路状态问题、节点时钟问题和节点少量丢包问题，精确定位水下环路中发生故障的位置，提高水下环路故障检测的精准度和快速性。
附图说明
[0024] 为了更清楚地说明本发明
实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图做简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动前提下，还可以根据这些附图获得其他附图。
[0025] 图1为实施例提供的水下多通道信号采集传输阵列系统节点模块结构图。
[0026] 图2为实施例提供的水下多通道信号采集传输阵列系统环路传输的结构图。
[0027] 图3为实施例提供的水下多通道信号采集传输阵列系统环路链路问题检测
流程图。
[0028] 图4为实施例提供的水下多通道信号采集传输阵列系统环路时钟问题检测流程图。
[0029] 图5为实施例提供的水下多通道信号采集传输阵列系统环路FPGA检测时钟状态的流程图。
[0030] 图6为实施例提供的水下多通道信号采集传输阵列系统节点环路数据发送及少量丢包流程图。
具体实施方式
[0031] 为使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例对本发明进行进一步的详细说明。应当理解，此处所描述的具体实施方式仅仅用以解释本发明，并不限定本发明的保护范围。
[0032] 图1为实施例提供的水下多通道信号采集传输阵列系统节点模块结构图。图2为实施例提供的水下多通道信号采集传输阵列系统环路传输的结构图。参见图1和图2，水下多通道信号采集传输阵列系统的环路包括带有第一
接口和第二接口的桥接模块、N个经过编号的网络节点。
[0033] 环路由若干个依次编号的网络节点构成，每个节点均包含DSP处理器、FPGA与以太网switch芯片，以太网switch芯片有三个网络端口，左端端口标记为端口1，右端端口标记为端口2，与DSP处理器相连的端口记为端口3。
[0034] 节点与节点之间通过以太网依次互相连接形成一条双向链路，链路左端连接至桥接模块的左以太网接口，链路右端连接至桥接模块的右以太网接口，形成以太网双向环路，将桥接模块左以太网接口标记为1号以太网接口，右以太网接口标记为2号以太网接口。
[0035] 图3为实施例提供的水下多通道信号采集传输阵列系统环路链路问题检测流程图。如图3所示，水下多通道信号采集传输阵列系统环路链路问题检测过程为：
[0036] 步骤301，水下多通道信号采集传输阵列系统进行链路故障检测时，桥接模块通过1号以太网接口向采集传输阵列环路上的所有网络节点的1号端口发送链路检测命令，同时通过2号以太网接口向采集传输阵列环路上的所有网络节点的2号端口发送链路检测命令。
节点收到链路检测命令之后通过收到命令的端口向桥接模块发送链路检测命令回应，命令回应内容包含该节点编号与该端口编号；
[0037] 步骤302，桥接模块接收节点的链路检测命令回应，保存本次链路检测回应结果为结果1；
[0038] 步骤303：重复步骤301和步骤302，保存此次链路检测回应结果为结果2；如果两次链路检测回应结果1和结果2一致，进行步骤304，否则进行步骤306；
[0039] 步骤304，桥接模块判断是否收到了所有节点端口的链路检测命令回应，链路无故障发生时所有节点两个端口的回应均应能收到，若收到了命令回应则将相应节点的相应端口标记为在线，若链路存在故障导致桥接未收到某个端口的命令回应，则将该端口标记为离线，若某个节点的两个端口均不在线，则将该节点标记为离线；
[0040] 步骤305，分析链路检测结果，相应节点的对应端口(端口1或者端口2)被记为离线，则该节点的对应端口在环路中是处于断开状态。节点的对应端口被记为在线的，则该节点的对应端口在环路中是处于连接的；
[0041] 步骤306，两次链路检测结果不一致，显示链路状态不稳定，分析两次的检测结果，比对两次链路检测结果，分析方法同步骤305。
[0042] 图4为实施例提供的水下多通道信号采集传输阵列系统环路时钟问题检测流程图。参见图4，水下多通道信号采集传输阵列系统环路时钟问题检测流程为：
[0043] 步骤401，水下多通道信号采集传输阵列系统进行时钟故障检测时，桥接模块向采集传输阵列环路上的所有网络节点发送获取节点时钟状态命令，即桥接模块通过以太网接口1向环路中所有节点的端口1发送获取节点时钟状态命令，通过以太网接口2向环路中所有节点的端口2发送获取节点时钟状态命令；
[0044] 步骤402，节点收到获取节点时钟状态命令之后，FPGA通过图5所示的时钟状态判断流程判断得到时钟状态，节点通过收到命令的端口向桥接模块发送获取节点时钟状态命令回应，命令回应内容包含该节点编号、错误代号和FPGA获取到的节点时钟状态；
[0045] 步骤403，桥接模块接收节点的获取节点时钟状态命令回应；
[0046] 步骤404，桥接模块判断收到的所有节点获取节点时钟状态命令回应，根据回应中的节点时钟状态判断节点当前的时钟问题，具体为：时钟过快，没有到达门限，不加保护；时钟非常快，到达门限，加保护；时钟正常；时钟过慢；完全没有时钟；读取时钟状态异常。
[0047] 图5为实施例提供的水下多通道信号采集传输阵列系统环路FPGA检测时钟状态的流程图。参见图5，水下多通道信号采集传输阵列系统环路FPGA检测时钟状态的流程包括：
[0048] 步骤501，当节点DSP处理器准备进行时钟诊断时，DSP处理器向FPGA发送时钟诊断命令。
[0049] 步骤502，节点FPGA启动计数使能。
[0050] 步骤503，节点FPGA对高频工作时钟和本地采样时钟进行计数。
[0051] 步骤504，判断高频工作时钟计数是否达到阈值，产生中断。
[0052] 步骤505，当接收到高频工作时钟计数中断后，节点FPGA定时完成，停止本地采样时钟计数，将采样时钟计数值与设定阈值进行比较，确定采样时钟状态。
[0053] 步骤506，将新的采样时钟状态更新后上报给节点DSP处理器。
[0054] 图6为实施例提供的水下多通道信号采集传输阵列系统节点环路数据发送及少量丢包流程图。参见图6，水下多通道信号采集传输阵列系统节点环路数据发送及少量丢包流程包括：
[0055] 步骤601，当节点1号端口收到数据包时，将数据包从3号端口发给DSP处理器，同时将数据包从2号端口发往下一个节点。当节点2号端口收到数据包时，将数据包从3号端口发给DSP处理器，同时将数据包从1号端口发往下一个节点。
[0056] 桥接模块从1号以太网接口向2号以太网接口发送数据包，数据包内容包含数据包计数值，数据包计数值是一个由桥接模块维护的以步进1从1至65535循环递增的数。数据包从桥接模块1号以太网接口发出，在链路中传输直至发送到桥接模块2号以太网接口。
[0057] 步骤602，当某个节点的DSP处理器收到的数据包计数值不连续，即发生丢包，节点会向桥接模块以太网接口发送trap信息数据包。trap信息数据包包含上一次收到的数据包计数值和当前收到的数据包计数值，当前收到的数据包计数值和上一次数据包计数值之间的差就是该节点丢失的数据包计数值。
[0058] 步骤603，当发生少量丢包时，桥接模块以太网接口收到的数据包计数值不连续，根据节点上传的trap信息数据包中丢失的数据包计数值，可以判断此次丢包发生在哪个节点上。
[0059] 少量丢包故障检测时，采用双向丢包检测，桥接模块从1号以太网接口向2号以太网接口发送数据包，同时桥接模块从2号以太网接口向1号以太网接口发送数据包，以此来判断链路中双向少量丢包的情况。
[0060] 上述自诊断方法适用于基于以太网的水下多通道信号采集传输阵列系统信号环路自诊断方法，实现简单，能够快速高效检测出水下环路中链路状态故障、节点时钟故障和节点少量丢包故障，精确定位水下环路中发生故障的位置，提高水下环路故障检测的精准度和快速性。
[0061] 以上所述的具体实施方式对本发明的技术方案和有益效果进行了详细说明，应理解的是以上所述仅为本发明的最优选实施例，并不用于限制本发明，凡在本发明的原则范围内所做的任何
修改、补充和等同替换等，均应包含在本发明的保护范围之内。
