具有放大的生物传感器像素电路专利检索-节点电信专利检索查询-专利查询网

具有放大的生物 传感器 像素 电路

阅读：90发布：2022-10-01

专利汇可以提供具有放大的生物传感器像素电路专利检索，专利查询，专利分析的服务。并且提供了一种充当感测设备中的感测元件的像素电路。所述像素电路包括：感测电极；第一栅极，与所述感测电极电连接；第二栅极，与第一栅极电连通；以及读出设备，与第二栅极电连接。施加于所述感测电极的输入电压在第一栅极和第二栅极之间被放大，所述放大被测量为所述读出设备的输出信号，用来执行感测操作。例如，输出信号能够与pH、分析物测量或由感测设备分析的样本液体的其他属性相关。感测设备可以包括设置在基板上的多个像素，每个像素包括所述像素电路。由控制电子器件控制的驱动电路被配置为产生选择性地寻址像素并读出感测电极处的电压的信号。，下面是具有放大的生物传感器像素电路专利的具体信息内容。

权利要求

1.一种充当感测设备中的感测元件的像素电路，所述像素电路包括：
感测电极；
第一栅极，与所述感测电极电连接；
第二栅极，经由有源区与第一栅极电连通；以及
读出设备，与第二栅极电连接；
其中，施加于所述感测电极的输入电压在第一栅极和第二栅极之间被放大，所述放大被测量为所述读出设备的输出信号，用来执行感测操作；以及
其中所述感测电极、第一栅极、第二栅极和读出设备集成到共同的基板上。
2.根据权利要求1所述的像素电路，其中，所述有源区连接到有源区漏极和有源区源极，以形成包括位于第一栅极和第二栅极之间的通道的晶体管。
3.根据权利要求1所述的像素电路，其中，第一栅极通过穿过绝缘层和钝化表面的通孔连接来连接到所述感测电极。
4.根据权利要求1所述的像素电路，其中，所述感测电极的物理面积是第一栅极的物理面积的至少2倍。
5.根据权利要求1所述的像素电路，其中：
第一栅极与第一栅极电容相关联，以及第二栅极与第二栅极电容相关联，其中，第一栅极电容大于第二栅极电容；以及
连接到第一栅极的漏极被配置为接收恒定输入偏置电流，以及对输入电压的放大基于第一栅极电容与第二栅极电容的电容比。
6.根据权利要求5所述的像素电路，还包括：电流源电路，被配置为供应所述恒定输入偏置电流，其中，所述电流源电路被配置为接收用于控制所述恒定输入偏置电流的时序的时序信号。
7.根据权利要求5所述的像素电路，其中，第一栅极和第二栅极经由第一栅极绝缘层以及位于第一栅极和第二栅极之间的绝缘区域与所述有源区电连通，以及第一栅极电容和第二栅极电容基于第一栅极绝缘层和所述绝缘区域的厚度。
8.根据权利要求1所述的像素电路，还包括：反馈连接，位于第二栅极和连接到第一栅极的漏极之间。
9.根据权利要求8所述的像素电路，还包括：电容器，位于第二栅极和到与第一栅极相连接的漏极的反馈连接之间，其中，所述电容器导致对输入电压的附加增益。
10.根据权利要求1所述的像素电路，还包括：行选择组件，被配置为接收用于对所述像素电路进行寻址的时序信号。
11.根据权利要求10所述的像素电路，其中，所述行选择元件包括：行选择晶体管，位于电流供应输入和反馈连接之间，所述反馈连接位于第二栅极和感测元件的漏极端子之间。
12.根据权利要求10所述的像素电路，其中，所述行选择元件包括：行选择晶体管，位于感测元件的源极端子与输入偏置连接之间。
13.根据权利要求1所述的像素电路，其中，所述读出设备包括读出晶体管，其中，经过放大的输入电压施加到所述读出晶体管的栅极，以及所述输出信号是从所述读出晶体管的源极读出的。
14.根据权利要求1所述的像素电路，其中，第一晶体管包括第一栅极，以及第二晶体管包括第二栅极，其中，第一晶体管与第二晶体管并联连接。
15.根据权利要求14所述的像素电路，其中，第一晶体管的宽度是第二晶体管的宽度的至少2倍。
16.根据权利要求14所述的像素电路，其中：
所述像素电路还包括反馈连接，所述反馈连接位于第二晶体管的第二栅极与第一晶体管的漏极之间；
所述读出设备包括读出晶体管，其中，经过放大的输入电压施加到所述读出晶体管的栅极，以及所述输出信号是从所述读出晶体管的输出读出的；以及
第二晶体管的第二栅极与引导至所述反馈连接和所述读出晶体管的栅极的节点连接。
17.根据权利要求1所述的像素电路，其中，第一栅极和第二栅极包括第一放大元件，以及所述像素电路还包括第二放大元件，所述第二放大元件连接在第一放大元件的输出与读出设备之间；
第二放大元件包括第三栅极和第四栅极，所述第三栅极与第一放大元件的输出电连接，所述第四栅极与第三栅极电连通，其中，第四栅极与所述读出设备电连接。
18.一种传感器阵列，包括：
多个像素，设置在基板上，每个像素包括根据权利要求1-17中的任一项所述的像素电路；
行和列驱动电路，被配置为生成选择性地对所述多个像素中的一个或多个像素进行寻址的信号并且用于读出所寻址的像素的感测电极处的电压；以及
控制电子器件，被配置为控制所述行和列驱动电路。
19.一种驱动包括多个像素的像素阵列感测设备的方法；
所述像素阵列中的每个像素充当所述感测设备中的感测元件，并且每个像素包括像素电路，该像素电路包括：感测电极；第一栅极，与所述感测电极电连接；第二栅极，经由有源区与第一栅极电连通；以及读出设备，与第二栅极电连接，以及
其中所述感测电极、第一栅极、第二栅极和读出设备集成到共同的基板上；
所述驱动方法包括以下步骤：
使用恒定输入电流源对每个像素电路进行偏置；
向一个或多个行选择元件施加时序信号，以选择性地对所述像素电路中的一个或多个进行寻址；
对针对每一个被寻址的像素电路中的传感器元件的输入电压进行扰动，其中，在每一个被寻址的像素电路中施加到所述感测电极的所述输入电压在第一栅极和第二栅极之间被放大；以及
从每一个被寻址的像素电路中的读出设备读出输出信号，以执行感测操作。
20.一种驱动包括多个像素的像素阵列感测设备的方法；
所述像素阵列中的每个像素充当所述感测设备中的感测元件，并且每个像素包括像素电路，该像素电路包括：感测电极；第一栅极，与所述感测电极电连接；第二栅极，经由有源区与第一栅极电连通；以及读出设备，与第二栅极电连接，以及
其中所述感测电极、第一栅极、第二栅极和读出设备集成到共同的基板上；
所述驱动方法包括以下步骤：
使用恒定输入电流源对每个像素电路进行偏置，其中，连接到第一栅极的漏极被配置为接收所述输入电流源；
向一个或多个行选择元件施加时序信号，以选择性地对所述像素电路中的一个或多个进行寻址；
对所述输入电流源进行扰动；以及
从每一个被寻址的像素电路中的读出设备读出输出信号，以执行感测操作。

说明书全文

具有放大的生物 传感器 像素 电路

技术领域

[0001] 本发明应用于使用场效应晶体管(FET)或薄膜晶体管(TFT)的传感器的有源矩阵传感器阵列。具体地，本发明涉及离子敏感薄膜晶体管(ISTFT)传感器阵列。

背景技术

[0002] 离子敏感场效应晶体管(ISFET)是众所周知的pH敏感生物传感器，并且还能够用于生物化学感测，其中感测栅极表面使用选择性识别目标种类的材料被功能化。ISFET的阵列可以用于多个不同种类的多路检测。基于阵列的测量还可以用来多次测量单个量，从而使检测中的错误最小化。

[0003] 用于ISFET感测的已知结构是如Smith，J.，Shah，S.，Goryll，M.，Stowell，J.和Allee，D.等人的文献“Flexible ISFET Biosensor Using IGZO Metal Oxide TFTs and an ITO Sensing Layer”，IEEE Sensors J.14(4)第937-938页(2014)(Smith等人)中描述的扩展栅极。根据扩展栅极原理，晶体管的物理栅极连接到感测电极。感测电极是通常大于晶体管栅极的导体(ITO)。“Smith等人”中描述了一种扩展栅极传感器。漏源电压和参考偏置电压保持恒定，并且通过设备的电流作为时间的函数被测量。该电流是与扩展栅极ITO表面接触的液体的pH的函数。

[0004] Go，J.，Nair，P.，Reddy，B.，Dorvel，B.，Bashir，R和Alam，M.的文献“Coupled Heterogeneous Nanowire-Nanoplate Planar Transistor Sensors for Giant(＞10V/pH)Nernst Response.”ACS Nano，6(7)，第5972-5979页(2012)中描述了使用双栅控ISFET来提高灵敏度。Si纳米板-纳米线晶体管对被用作双栅ISFET，其中pH的改变通过扫描栅极电压和测量IV响应来确定。为了保持电流相同，纳米板处的电势改变需要在纳米线处的更大的电势移位。通过这种方式，来自对纳米板的感测的信号被放大。

[0005] US8415716(Rothberg等人，2013年4月9日授权)描述了改进的阵列控制和ISFET像素设计，其便于提高测量灵敏度和精度，同时允许小像素尺寸和大阵列。对Milgrew等人的ISFET阵列设计进行了改进。为了放宽对n型和p型晶体管二者的要求，牺牲了ISFET测量线性度和动态范围，从而降低像素的复杂度和尺寸。因此，大密集阵列是可能的，但测量范围有限。还公开了阵列控制电路，其包括在与阵列相同的集成电路上但位于传感器阵列区域外部的模数转换。一般来说，Rothberg等人描述了信号处理的方法，以改善信噪比而不是信号放大，传感器信号不进行像素内放大。

[0006] US2005/0230271(Levon等人，2005年10月20日公开)公开了一种浮栅ISFET的有源矩阵阵列。通过检测两个ISFET的阈值电压来执行感测，两个ISFET中的一个涂覆有感测材料。两个ISFET之间的差分信号被放大，以产生输出信号。

[0007] US2013/0200438(Liu等人，2013年8月8日公开)描述了在感测表面的生物分子的检测中使用各种双栅ISFET进行信号放大。

[0008] US8247849(Fife等人，2012年8月21日授权)描述了用于形成ISFET阵列的两个晶体管像素电路。

[0009] US8741680(Fife等人，2014年6月3日授权)公开了两个晶体管像素电路的进一步细节并明确地描述了有源矩阵实现。

[0010] US8940569(Bedell等人，2015年1月27日授权)公开了一种以恒定电流模式操作的双栅ISFET，其借助基于运算放大器的电路进行放大。提及了将这样的架构作为阵列内的像素的可能使用，但是没有示出用于这种实现的像素电路。

发明内容

[0011] 用于离子敏感传感器阵列电路的像素电路包括双栅离子敏感晶体管和读出晶体管。像素电路被布置为使得在感测电极处实现输入电压信号的放大。双栅离子敏感晶体管具有相对于设备的通道具有第一电容的第一栅极和具有第二电容的第二栅极，其中第一电容大于第二电容。感测电极连接到双栅离子敏感晶体管的第一栅极，离子敏感晶体管的第二栅极连接到读出设备。感测电极的顶表面形成感测表面，或者可选地，感测表面可以由绝缘材料涂覆以创建感测表面。

[0012] 通过适当地偏置双栅离子敏感晶体管的漏极和源极端子，例如通过使用电流源，在离子敏感晶体管的第一级和第二级之间实现输入电压信号的放大。放大的信号通过使用读出晶体管来测量。在读出晶体管的输入和双栅离子敏感晶体管的漏极之间实现反馈。

[0013] 进一步描述了多个像素电路可被配置为形成传感器阵列设备的布置，其包括添加一个或多个附加晶体管以执行行选择操作。进一步的实施例描述了如何可以通过将附加的放大级并入像素来增加放大。

[0014] 相关地，描述了驱动像素电路的方法，由此离子敏感晶体管被电流源偏置，并且时序信号被施加到一个或多个行选择晶体管，以实现包括传感器阵列设备的所述像素电路的阵列的XY读出。

[0015] 本发明的优点如下：

[0016] ●使用双栅离子敏感晶体管对输入信号进行放大能够实现对感测电极处的电势改变的增加的敏感度。这允许测量pH的更小的改变或检测吸附在感测表面上的更少数量的生物分子。增加的灵敏度改善了测量的精度，并扩展可能使用这种传感器阵列的化学和生物化学感测应用。

[0017] ●在像素电路内在读出晶体管之前对信号的放大减少了阵列的其余部分或随后的信号处理步骤中产生的噪声的影响。在像素之外的信号放大的缺点在于放大了系统中固有的任何噪声。因此，像素本身内的信号放大是本发明的显著优点。增加的信噪比(SNR)改善了测量的精度，并降低了这种传感器的检测限制。

[0018] ●像素电路需要少量晶体管，从而允许实现具有小面积的像素。形成像素电路所需的组件的数量或尺寸的任何减少降低了像素所需的总面积。当形成大的传感器阵列时，这是特别有利的，因为较小的像素面积增加了这种阵列的密度，允许在给定的阵列面积内的更多数量的各个传感器元件。

[0019] ○如果这些阵列内的传感器的各个感测表面被功能化以特别地检测不同的目标，则更大数量的传感器将增加可能使用阵列的多路检测的级别。

[0020] ○更大的传感器数量也可用于增加阵列内的冗余度级别。多个传感器可用于测量期间的误差识别，并且如果制造过程产生的有效传感器产量低的话，则提供备选传感器。

[0021] ●可以使用单沟道工艺制造简单像素设计，减少数量或处理步骤，因此降低生产大阵列的成本。

[0022] ●根据某些描述的实施例，附加的优点在于，可以通过在相同的像素内级联多个放大级来实现非常高的放大因子。

[0023] 为了完成前述和相关目的，本公开包括：在下文中完全描述且在权利要求中具体指出的特征。以下描述和附图详细阐述了本公开的特定说明性实施例。然而，这些实施例指示可以采用本公开原理的各种方式中的一些方式。在结合附图考虑时，根据下面对本公开的详细说明，本公开的其他目的、优点和新颖性特征将变得清楚。

附图说明

[0024] 在附图中，相似的附图标记指示相似的部件或特征：

[0025] 图1是描绘了具有传感器阵列的微流体设备的示意图，所述传感器阵列包括基板上的薄膜电子器件和相关联的控制电子器件；

[0026] 图2是描绘了图1的传感器阵列的薄膜电子器件的示例性布置的示意图；

[0027] 图3示出了通过可用作图2的传感器阵列的像素内的传感器元件的示例性双栅ISTFT的横截面；

[0028] 图4是描绘了根据本发明第一实施例的具有反馈的双栅ISTFT传感器元件的示意图；

[0029] 图5是根据本发明第一实施例的图4的具有反馈的双栅ISTFT传感器元件的模拟DC输出的图；

[0030] 图6是根据本发明第一实施例的图4的具有反馈的双栅ISTFT传感器元件的模拟小信号增益的图；

[0031] 图7是描绘了根据本发明第一实施例的图2的传感器阵列中使用的像素电路的示意图；

[0032] 图8是描绘了根据本发明第二实施例的图2的传感器阵列中使用的像素电路的示意图；

[0033] 图9是描绘了根据本发明第三实施例的图2的传感器阵列中使用的像素电路的示意图；

[0034] 图10是描绘了根据本发明第四实施例的图2的传感器阵列中使用的像素电路的示意图；

[0035] 图11是描绘了根据本发明第五实施例的图2的传感器阵列中使用的像素电路的示意图；

[0036] 图12是描绘了向根据本发明第一实施例的图7的像素电路供应IIN的过程中使用的示例性恒定电流源电路的示意图；

[0037] 图13是示出了图12的恒定电流源电路的时序信号的时序图。

[0038] 附图标记

[0039] 2 传感器阵列基板

[0040] 4 薄膜电子器件

[0041] 6 传感器阵列

[0042] 7 微流体设备

[0043] 8 液体包

[0044] 9 流体输入

[0045] 10 移液管

[0046] 11 连接线

[0047] 12 控制电子器件

[0048] 13 连接线

[0049] 14 计算机

[0050] 16 像素电路

[0051] 18 列驱动电路

[0052] 20 行驱动电路

[0053] 22 串联接口

[0054] 26 电压供应接口

[0055] 28 感测表面

[0056] 29 感测电极

[0057] 30 钝化表面

[0058] 32 通孔连接

[0059] 34 绝缘层

[0060] 36 有源区

[0061] 37 双栅ISFET的底栅

[0062] 38 双栅ISFET的底栅

[0063] 39 双栅ISFET的顶栅

[0064] 40 双栅ISFET的顶栅

[0065] 41 漏极

[0066] 42 源极

[0067] 43 绝缘层

[0068] 44 底栅绝缘体

[0069] 46 双栅ISTFT

[0070] 47 传感器元件

[0071] 48 双栅ISTFT

[0072] 49 第二级放大元件

[0073] 52 电容器

[0074] 53 具有扩展栅极的晶体管

[0075] 54 晶体管

[0076] 56 栅极和漏极之间的反馈连接

[0077] 57 第二级反馈连接

[0078] 60 读出晶体管

[0079] 62 行选择晶体管

[0080] 63 行选择晶体管

[0081] 64 行选择晶体管

[0082] 65 行选择晶体管

[0083] 68 恒定电流源电路

[0084] 70 晶体管

[0085] 72 电容器

[0086] 74 驱动晶体管

[0087] 76 晶体管

具体实施方式

[0088] 图1是描绘了被配置用作pH或生物化学传感器的示例性ISTFT传感器阵列6的示意图。阵列被配置为感测存在于阵列上的一个或多个像素的位置中的一个或多个液体包8的一个或多个属性(例如pH)。传感器阵列6可以包括微流体设备7的一部分，其可以附加地且可选地包括将液体包8从流体输入9或从一些密封的试剂储存器引入到传感器阵列6的装置，例如借助通道、管道、流或任何其他众所周知的这样的微流体装置。备选地，操作者可以例如通过移液管10将液体包直接引入到设备。液体包可以包括例如以下中的任何一个：液滴、乳液或凝胶。备选地，阵列可以被配置为感测覆盖阵列的物理范围的一部分或全部的流体的连续体。

[0089] 所感测到的液体包可以典型地是极性材料，可以典型地是水性材料，并且可以典型地含有离子。传感器阵列6可以通过薄膜电子器件4控制，薄膜电子器件4例如包括支撑在传感器阵列基板2的表面上的薄膜晶体管(TFT)。来自该传感器阵列的输入和去往该传感器阵列的输出经由电连接(例如连接线11和13)传送到控制电子器件12和计算机14或其它电子处理单元。软件用于配置控制电子器件以向传感器阵列提供驱动信号。从阵列输出的信号可以是模拟的，并且可以随后借助控制电子器件转换成数字信号，其具有用于由计算机14的接收、处理和显示的格式。

[0090] 图2是示出设置在基板2的表面上并由薄膜电子器件4驱动的传感器阵列6的示例性布置的示意图。传感器阵列6的顶表面包括配置在阵列的每个像素内的多个感测电极29；其中的任何元件可以被称为像素电路16。

[0091] 感测电极29的表面暴露于液体并被称为感测表面28(见图3)。可选地，感测电极可以由绝缘体涂覆以形成感测表面。

[0092] 像素16通过分别包括行和列驱动电路20和18的薄膜电子器件寻址。串联接口22和电压供应接口26经由连接线11连接到图1所示的控制电子器件。可以由行和列驱动器电路生成电信号，用于选择性地寻址和读出存在于每个单独像素16的感测电极29处的输入信号(通常为电压)。

[0093] 一般地，本发明的一个方面是一种充当感测设备中的感测元件的像素电路。在示例性实施例中，像素电路是包括感测电极的扩展栅极ISTFT设备；第一栅极，与所述感测电极电连接；第二栅极，经由有源区与第一栅极电连通；以及读出设备，与第二栅极电连接。施加于所述感测电极的输入电压在第一栅极和第二栅极之间被放大，所述放大被测量为所述读出设备的输出信号，用来执行感测操。

[0094] 图3是示例性扩展栅极ISTFT设备的横截面的示意图。ISTFT由基板2支撑并且包括有源区36、漏极41、源极42、栅极电介质或第一或底部栅极绝缘体44以及底栅或第一栅极38。有源区在一侧与有源区漏极41物理接触或连接，另一侧的有源区源极42形成晶体管的通道。源极、漏极和有源区的材料可以由合适的材料组成，以形成晶体管结构，通常为半导体材料，例如硅、氮化镓或铟镓锌氧化物(IGZO)。

[0095] ISTFT 38的底栅借助穿过绝缘层43和钝化表面30的通孔连接32连接到感测电极29。感测电极29通常由导体或导电材料组成，例如铝或氧化铟锡(ITO)。感测电极29的上表面形成暴露于液体的感测表面28。可选地，绝缘体材料层(未示出)可以设置在感测电极29和感测表面28之间。可以使用的绝缘体材料的示例包括二氧化硅、二氧化铝和二氧化钽。备选地，绝缘层可以由例如硅的半导体材料构成。

[0096] 底栅38和感测电极29物理地形成称为扩展栅极的结构。感测电极29的物理面积典型地大于底栅38的物理面积，例如2倍、10倍、100倍或1000倍大。与感测电极29和底栅的面积相同的情况相比，传感器电极29(以及相应的感测表面28)的大面积可以促进液体属性的更大的灵敏度。

[0097] 形成感测表面的物理材料可以是根据设备的期望感测模式来选择的。例如，如果表面含有OH-基团(例如，在表面由二氧化硅或二氧化铝或ITO构成的情况下)，所述设备可被配置为对液体的pH敏感。作为备选示例，表面可以被配置为对某些化学或生物化学种类敏感，例如，DNA、蛋白质、抗体。生物化学涂层可以添加到表面，例如抗体、适体、蛋白质，以辅助生物化学检测或使敏感特定于期望的目标种类(例如特定蛋白质)。

[0098] 可选地，并且优选地，绝缘层34可用来钝化暴露于液体的背离感测表面29的表面，例如以防止在液体和ISTFT的源极、漏极或通道之间形成任何导电路径。

[0099] 可选地，绝缘层34可以包括相同的材料，或者可以采用与设置在感测电极29和感测表面28之间的任何绝缘体相同的过程形成。

[0100] 图3中还示出了位于TFT的有源区上方的第二栅极40或顶栅。在这一点，术语“顶”和“底”是关于图中的具体描述的便利参考，但并不意味着将设备配置限制到任何特定朝向。因此，更一般地，底栅和顶栅可分别被称为第一栅极38和第二栅极40。底栅38和顶栅40二者都与有源区电连通，其中底栅通过底栅绝缘体44与有源区绝缘，并且顶栅通过顶栅绝缘体43与有源区绝缘。从而，该结构包括双栅TFT。有源区的导电性根据施加到TFT结构的源极、漏极、顶栅电极和底栅电极的电势被改变。

[0101] 该双栅TFT的近似有效栅极电势VG通过式1描述：

[0102]

[0103] 其中，顶栅电极40的电势表示为VTG，以及底栅电极38上的电势表示为VBG。有源区36和底栅电极之间的电容(即第一栅极电容)与有源区和顶栅电极之间的电容(即第二栅极电容)之比被包括为项α。可以通过绝缘区域44和43的厚度比或它们的相对介电常数来控制α的值。

[0104] TFT的漏极端子和源极端子之间的电流实际上可以由漏极和源极处的电压以及VG的值唯一地限定。漏极端子和源极端子之间的电流通常将具有众所周知的典型薄膜晶体管特性。

[0105] 为了说明的目的，我们现在考虑在TFT的漏极和源极之间产生恒定电流的情况，并且漏极和源极电压也保持恒定。在这种情况下，如果漏源电流保持恒定，则底栅电势的任何改变必须通过顶栅电势的改变来补偿，使得VG根据式1保持恒定。因此，式2的条件适用于描述电势VTG和VBG之间的任何扰动之间的关系：

[0106] ΔVTG＝-α×ΔVBG (式2)

[0107] 在这一点，在漏极端子和源极端子被适当地偏置的情况下，双栅TFT可以被配置为顶栅和底栅结构之间的电压放大器。

[0108] 图4是被配置为传感器元件47的图3的双栅ISTFT 46的电路表示。这种传感器元件可以用在图2的传感器阵列的像素16内。双栅晶体管在漏极、源极、底栅38和顶栅40处都具有端子，底栅连接到图3的感测电极29。顶栅电连接到漏极，由连接线56示出，连接线56在双栅晶体管46的顶栅和漏极之间提供反馈连接。可以例如通过在物理设备结构的适当层之间形成合适的通孔来实现反馈。感测电极29上的电势被描绘为VIN，顶栅40处的电势被描绘为VOUT。电路也被描绘为具有漏-源偏置，以使得电流IDS流过晶体管。

[0109] 在恒定电流操作模式下，可以通过适当选择栅极电容比α来放大感测电极29处的电势VIN的任何微小扰动，并因此放大底栅38处的电势的任何微小扰动。然而，通过包含反馈，顶栅40处的电势改变不遵循式2所示的简单关系。以下部分讨论了具有反馈的双栅TFT的模拟性能。

[0110] 图5是具有图4的反馈电路的双栅TFT的模拟DC输出的图。图形的纵轴表示TFT的顶栅40处的DC电势VOUT，横轴是通过同一TFT的漏源电流IDS。在模拟中，底栅38处的电势VIN与TFT源极处的电势保持恒定。通过改变TFT的漏极处的DC偏置来改变通过TFT的漏源电流。然而，由于漏极经由反馈56连接到顶栅40，所以漏极处的电势也是VOUT处的电势。VOUT处的DC电势与电流IDS之间的线性关系如图5所示。该图的确切值将取决于双栅TFT的底栅(或第一栅极)电容与顶栅(或第二栅极)电容的栅极电容α之间的比率，其可以具有值2、5、10或
20。

[0111] 图6是具有图4的反馈电路的双栅TFT的模拟的小信号增益的图。纵轴示出了图4的VIN和VOUT之间的小信号增益。横轴示出了通过TFT的漏源电流IDS。在模拟中，底栅的栅源电势VIN的DC电平如图5所示保持恒定。然而，小的AC信号也被施加到底栅。当双栅TFT以恒定电流模式操作时，底栅处的任何小的扰动在顶栅处被放大。因此，在底栅和顶栅之间以及相应地在VIN和VOUT之间存在信号增益。图6的图中示出了小信号增益对通过TFT的电流IDS的依赖性。可以通过到外部恒定电流源的连接来提供恒定电流IDS。当以IDS的更高值操作时，电路的小信号增益增加，这在高电流处趋向于极限。通过选择用来操作TFT的适当的漏源电流，电路的小信号增益可被最大化。电流IDS由恒定电流源提供。术语“恒定电流”旨在意指在可能发生的已知或合适的容限内恒定，即，电流可以被保持恒定以在被确定为对于设备的成功操作足够的精度范围内，该精度根据具体设备变化例如1％、2％、5％或10％。

[0112] 图7是示出根据本发明的第一实施例的图2的传感器阵列的像素16的电路表示的示意图。像素电路16包括被配置为像素的感测元件47的双栅感测TFT 46。第一栅极(或底栅)38连接到感测电极29，并且TFT的第二栅极(或顶栅)和漏极之间的反馈通过连接56实现。在这些方面，图7所呈现的电路类似于图4所描绘的电路。图7的像素电路还包括被配置为接收用于寻址像素电路的时序信号的行选择元件。行选择元件可以包括位于电流供应输入和反馈连接之间的行选择晶体管，所述反馈连接位于被配置为感测元件的双栅TFT的第二栅极和漏极端子之间。行选择元件还可以包括位于电流宿连接和被配置为读出设备的读出晶体管的源极端子之间的行选择晶体管。参考图7，通过添加读出晶体管60和行选择晶体管62和64，该电路适于用作诸如图2所描绘的阵列内的像素电路。

[0113] 驱动信号如下施加到像素电路的端子：

[0114] ●DC偏置施加到VCCA

[0115] ●DC偏置施加到VPIX

[0116] ●时序脉冲施加到RWS

[0117] ●电流汇于COL

[0118] 对像素电路16的操作的描述如下：

[0119] 双栅ISTFT 46用作像素电路16的这一配置中的感测元件47。如结合图4所描述的，该双栅ISTFT通过到通过列线IIN的恒定电流源的连接并且在ISTFT源极处使用信号VCCA施加DC偏置来以恒定电流模式进行操作。感测电极29处的信号被该双栅ISTFT放大，直至读出晶体管60的栅极。

[0120] 通过施加到晶体管62的时序信号RWS来控制到阵列内的单独像素的ISTFT的电流供应。当RWS和IIN二者都为高时，该晶体管只允许电流流过ISTFT。通过这种方式，可以利用仅流过被感测的像素的电流来寻址ISTFT的阵列。

[0121] 读出设备可以被配置为被配置作为源极跟随器的读出晶体管60，使得可以通过输出线COL从像素读出来自双栅TFT的放大信号。该晶体管由VPIX和COL处的电流宿在外部偏置。通过施加到晶体管64的栅极的时序信号RWS来控制流过读出晶体管60的电流。当RWS为高时，可以在COL读出来自像素的信号。通过这种方式，可以顺序地读取阵列内的每个像素的信号。

[0122] 本发明的优点如下：

[0123] ●使用双栅离子敏感晶体管对输入信号进行放大能够实现对感测电极处的电势改变的增加的敏感度。这允许测量pH的更小的改变或检测吸附在感测表面上的更少数量的生物分子。增加的灵敏度改善了测量的精度，并扩展可能使用这种传感器阵列的化学和生物化学感测应用。

[0124] ●在像素电路内在读出晶体管之前对信号的放大减少了阵列的其余部分或随后的信号处理步骤中产生的噪声的影响。像素之外的信号放大具有放大了系统中固有的任何噪声的缺点，可能使来自阵列上的ISTFT的测量模糊。因此，像素本身内的信号放大是本发明的显著优点。增加的信噪比(SNR)将提高ISTFT在阵列中可能的测量精度，并降低这种传感器的检测限制。

[0125] ●像素电路需要少量的晶体管。因此，该设计比诸如US8940569的其它设计更简单，这些设计通常需要阵列元件电路内具有更大元件或更多的晶体管，并且通常也可以具有更多数量的行或列寻址线。降低阵列元件电路16中的晶体管的复杂度和数量是有利的，这是因为其允许较小的阵列元件。通常，通过薄膜电子器件的限制和规定阵列元件电路16在薄膜电子器件中的布局的制造要求(设计规则)的限制来设定最小可实现阵列元件尺寸。因此，更简单的电路(更少的晶体管)使得能够设计和制造更小的阵列元件，从而实现具有小面积的像素。当形成大的传感器阵列时，这是特别有利的，因为较小的像素面积增加了这种阵列的密度，允许在给定的阵列面积内的更多数量的各个传感器元件。

[0126] ○阵列内的传感器元件数量更大，允许在测量期间同时测定更多样本。如果这些阵列内的传感器的各个感测表面被功能化以特别地检测不同的目标，则更大数量的传感器将增加可能使用阵列的多路检测的级别。

[0127] ○更大的传感器数量也可用于增加阵列内的冗余度级别。多个传感器可用于测量期间进行错误识别，并且如果某些像素有缺陷，则提供更大数量的备选传感器进行测量。

[0128] ○阵列元件电路16的更小且更简单的设计的附加优点是增加了制造成品率并因此降低了设备的成本的可能性。●本发明可以仅用n型晶体管来实现。因此，可以以单沟道工艺(仅n型)制造ISTFT阵列，而在单沟道工艺中，诸如运算放大器之类的组件的性能要低得多。与互补工艺(其具有n型和p型晶体管二者)相比，单沟道工艺可能会显著降低成本，因为制造需要较少的工艺步骤。利用单沟道工艺，也可以在仅支持单沟道晶体管的制造工艺中制造传感器阵列，例如，用于制造非晶硅(a-Si)、氧化锌(ZnO)或氧化铟镓(IGZO)工艺的标准显示工艺。

[0129] 如图8所示，根据本发明的第二实施例的像素电路与第一实施例的像素电路相比具有传感器元件47的备选配置。除了双栅ISTFT之外，传感器元件还包含位于TFT的第二栅极40与引向反馈连接56的节点和读出晶体管60的栅极之间的电容器52。

[0130] 可以通过选择如式2所示的栅极电容α的不同比率来改变双栅控ISFET的增益。图8所示的双栅ISTFT是图3所描绘类型的ISTFT的电路表示，其中示出了第一栅极38和第二栅极40。可以通过设置在这些栅极之间的绝缘区域43和44的厚度与图3所示的TFT有源区的厚度之比来控制α的值。备选地，区域43和44的相对介电常数的改变也将改变α的值。

[0131] 将电容器52包括在双栅ISTFT的第二栅极和反馈连接56之间在感测元件47内提供附加的增益，而不改变双栅ISTFT的设计或物理属性。当52的电容与第二栅极40处的电容相比更小，并且电路操作如同第一实施例在恒定电流模式中时，信号将在感测电极29处放大，直至读出晶体管60。将电容器52连接到ISTFT的情况下的放大率将比单独使用相同ISTFT的情况更高。

[0132] 这是有利的，因为它允许使用双栅ISTFT的相同设计得到不同的且更高的信号增益选择。这允许像素电路内的较高增益值，而不会大大增加设计的复杂度，从而降低阵列的整体成本。

[0133] 如图9所示，根据本发明的第三实施例的像素电路与第一实施例的像素电路相比具有传感器元件47的备选配置。作为双栅ISTFT的替代，两个晶体管53和54并联连接。晶体管53的栅极是连接到感测电极29的扩展栅极，另一个晶体管54的栅极连接到引向反馈连接56和读出晶体管60的栅极的节点。晶体管53的宽度大于晶体管54的宽度。通常，晶体管53的宽度与晶体管54的宽度之比可能相当大，例如2或5或10或20。

[0134] 第三实施例的像素电路的操作如下。恒定电流流过晶体管53和54的串联组合，其以取决于它们栅极中的每一个处的电势的方式分配在两个晶体管之间。如果晶体管53(连接到感测电极)的栅极处的电势增加，为了使电流保持恒定，晶体管54的栅极处的电势必须降低。作为晶体管53和54的宽度差的结果，晶体管53的栅极(感测电极)处的电势的相对小的改变伴随着晶体管54的栅极处的电势的较大改变，从而实现放大。因此，该布置以与先前实施例中所描述的方式类似的方式操作，由两个不同宽度的晶体管控制放大。

[0135] 该实施例的优点是可以在不需要借助于双栅TFT的情况下实现放大。该实施例可以特别适用于例如在不能实现(或不能容易实现)双栅TFT的工艺中实现，例如，标准低温多晶硅(LTPS)工艺。

[0136] 与第一实施例中的单个双栅ISTFT相比，感测元件47的这种配置可能需要两个晶体管的布局的总物理面积更大。然而，降低制造工艺的复杂度也可降低阵列的整体成本。

[0137] 如图10所示，根据本发明的第四实施例的像素电路与第一实施例的像素电路相比具有行选择晶体管63的备选放置。行选择元件可以包括位于感测元件和到感测元件的源极端子的输入偏置连接之间的行选择晶体管。在第一实施例中，行选择晶体管62位于电流供应列IIN和双栅ISTFT的漏极处的反馈连接56之间。在该第四实施例中，行选择晶体管63位于被配置为感测元件46的双栅TFT的源极端子和VCCA偏置连接之间。第四实施例中的感测元件47可以根据第一、第二或第三实施例来配置。

[0138] 只有当施加到晶体管63的栅极的RWS信号和IIN二者都为高时，该行选择晶体管63才允许电流流过感测元件47。通过这种方式，可以仅向阵列内感测到的像素提供电流。

[0139] 第四实施例的优点是，当该晶体管导通时，行选择晶体管63的栅源电压增加。这将降低导通时该晶体管上的任何电压降，从而提高电路的性能。

[0140] 如图11所示，根据本发明的第五实施例的像素电路与第一实施例的像素电路相比具有信号的附加放大级。一般地，第一栅极和第二栅极包括第一放大元件，以及所述像素电路还包括第二放大元件，所述第二放大元件连接于第一放大元件的输出与读出设备之间。第二放大元件包括电连接到第一放大元件的输出的第三栅极和与第三栅极电连通的第四栅极，其中第四栅极电连接到读出设备。

[0141] 参考图11，本实施例的感测元件47可以根据第一、第二或第三实施例来配置。该像素电路中的第二放大级位于感测元件47和读出晶体管60之间。该次级级包括放大元件49、行选择晶体管65、反馈连接57以及与时序信号RWS和电势偏置VCCA的附加连接，其中通过列线IIN2独立地连接到另一恒定电流源。次级放大级元件49可以是与该像素电路中的感测元件47相同的电路，或者它可以与根据本发明的第一、第二和第三实施例中的感测元件47的配置的感测元件不同。

[0142] 第二放大元件49被置为使得来自感测元件47的输出连接到放大元件49的输入。在图11中，这被示出为被配置为感测元件47的双栅TFT46的第二栅极40与被配置为放大元件49的双栅TFT 48的第三栅极37之间的连接。来自该第二级的输出连接到读出晶体管60，图
11中示为双栅TFT48的第四栅极39与读出晶体管60的栅极之间的连接。

[0143] 反馈连接57被描绘为在被配置为双栅TFT 48的放大元件49的漏极和第二栅极39之间。另一行选择晶体管65位于第二恒定电流源输入IIN2之间，其中，时序信号RWS连接到该晶体管65的栅极。双栅ISTFT48的源极连接到电势偏置VCCA。

[0144] 以与第一实施例中的感测元件47所描述的方式相同的方式实现利用该第二级的放大。元件49的功能是提供增益，所示增益在所示配置中是第三栅极37和第四栅极39之间的信号的放大。通过包括反馈连接57，该第二级的小信号增益与针对图4所示的电路和在图7内的电路所描绘的相同。

[0145] 构成放大元件49的双栅TFT 48被供应有通过列线IIN2操作所需的恒定电流。可以以与第一级双栅ISTFT的源极相同的DC偏置电势VCCA来偏置双栅TFT 48的源极。然而，通过独立的连接IIN和IIN2，每个级都有自己独立的恒定电流源。

[0146] 通过在其栅极处接收时序信号RWS的行选择晶体管65来控制对通过第二级的电流的供应。只有当RWS、IIN和IIN2为高时，整个像素电路才会操作。通过这种方式，到像素电路内的两个放大级的电流仅被提供给被感测的像素。根据图7所示的第一实施例，在读出晶体管60的栅极处读取来自元件49的第二级放大的输出。

[0147] 这种类型的多级放大级联可用于实现非常高的信号增益。通过重复使用与感测元件47和多个放大元件49相同的电路配置，可以限制设计的复杂度。通过这种方式，可以降低这种像素阵列的成本。

[0148] 对该多级放大的利用取决于来自像素内的放大级的噪声和像素之外的信号的后处理的相对影响。如果由于信号处理引起的噪声小，则如果像素电路中的高信号增益也引入了高水平的噪声，那么像素电路中的这种高信号增益在提高SNR方面将是有限的。然而，如果来自像素之外的信号处理电子器件的噪声的影响较大，则像素内的增加的放大将减小该噪声对整个信号的影响，从而提高SNR。

[0149] 通过使用任何以上结构，本发明的一方面是一种驱动包括多个像素的像素阵列感测设备的方法。像素阵列中的每个像素充当所述感测设备中的感测元件，并且每个像素包括根据任何所描述的实施例的像素电路，其例如包括：感测电极；第一栅极，与所述感测电极电连接；第二栅极，经由有源区与第一栅极电连通；以及读出设备，与第二栅极电连接。所述驱动方法包括以下步骤：使用恒定输入电流源对每个像素电路进行偏置；向一个或多个行选择元件施加时序信号，以选择性地对所述像素电路中的一个或多个进行寻址；对针对被寻址的像素电路中的每一个中的传感器元件的输入电压进行扰动，其中，施加到所述感测电极的所述输入电压在被寻址的像素电路中的每一个中的第一栅极和第二栅极之间被放大；从被寻址的像素电路中的每一个中的读出设备读出输出信号，以执行感测操作。作为对输入电压进行扰动的备选，输入电流源可被扰动，以用于执行感测操作。

[0150] 图12是示出了可用来向根据本发明第一实施例的图7的像素电路供应IIN的示例性恒定电流源电路68的电路图。分别根据本发明的第二、第三和第四实施例，也可以使用相同的电流源电路将IIN提供给图8、图9和图10的像素电路。根据本发明的第五实施例，相同电路配置的两个独立的电流源也可以用于将IIN和IIN2分开地提供给图11的像素电路。与互补工艺兼容的恒定电流源(包括n型和p型晶体管)都是众所周知的。然而，仅具有n型的单沟道工艺的恒定电流源更难实现。图12所示的电路是与信号通道处理兼容的恒定电流源的示例。

[0151] 电路包括驱动晶体管74，其漏极连接到DC偏置电势VDD。存储电容器72并联连接在驱动晶体管74的栅极和源极之间。驱动晶体管74的栅极连接到参考电压VB1。该连接借助晶体管70进行切换，晶体管70的栅极连接到时钟信号PHI。驱动晶体管74的源极连接到输出IOUT。该连接借助晶体管76进行切换，晶体管76的栅极连接到时钟信号PHIB。

[0152] 电流源在两个阶段中进行操作，其由非重叠时钟PHI和PHIB控制，它们的时序信号如图13所描绘。第一级涉及将PHI激活，作为设置阶段。参考电压VB1被编程到驱动晶体管74的栅极并存储在电容器72上。在第二级中，PHIB针对激活阶段被取为高。当VDD设定为恒定时，电路在IOUT处的负载导致驱动晶体管的源极和栅极的电势一起改变。就电流与驱动晶体管74的漏源电压无关来说，电流源是非理想的。为此，驱动晶体管被制造为长的晶体管。通过这种方式，可以向像素电路16的IIN提供恒定电流，以用于感测元件47的恒定电流操作。

[0153] 因此，本公开的一个方面是一种充当感测设备中的感测元件的像素电路。在一个示例性实施例中，所述像素电路可以包括：感测电极；第一栅极，与所述感测电极电连接；第二栅极，经由有源区与第一栅极电连通；

[0154] 以及读出设备，与第二栅极电连接。施加于所述感测电极的输入电压在第一栅极和第二栅极之间被放大，所述放大被测量为所述读出设备的输出信号，用来执行感测操作。像素电路还可包括以下特征(单独或组合)中的一个或多个。

[0155] 在像素电路的一个示例性实施例中，所述有源区连接到有源区漏极和有源区源极，以形成包括位于第一栅极和第二栅极之间的通道的晶体管。

[0156] 在像素电路的一个示例性实施例中，第一栅极通过穿过绝缘层和钝化表面的通孔连接来连接到所述感测电极。

[0157] 在像素电路的一个示例性实施例中，所述感测电极的物理面积是第一栅极的物理面积的至少2倍。

[0158] 在像素电路的一个示例性实施例中，第一栅极与第一栅极电容相关联，以及第二栅极与第二栅极电容相关联，其中，第一栅极电容大于第二栅极电容。连接到第一栅极的漏极被配置为接收恒定输入偏置电流，以及对输入电压的放大基于第一栅极电容与第二栅极电容的电容比。

[0159] 在像素电路的一个示例性实施例中，像素电路还包括：电流源电路，被配置为供应所述恒定输入偏置电流，其中，所述电流源电路被配置为接收用于控制所述恒定输入偏置电流的时序的时序信号。

[0160] 在像素电路的一个示例性实施例中，第一栅极和第二栅极经由位于第一栅极和第二栅极之间的绝缘区域和第一栅极绝缘层与所述有源区电连通，以及第一栅极电容和第二栅极电容基于第一栅极绝缘层和绝缘区域的厚度。

[0161] 在像素电路的一个示例性实施例中，像素电路还包括：反馈连接，位于第二栅极和连接到第一栅极的漏极之间。

[0162] 在像素电路的一个示例性实施例中，像素电路还包括：电容器，位于第二栅极和到与第一栅极相连接的漏极的反馈连接之间，其中，所述电容器导致对输入电压的附加增益。

[0163] 在像素电路的一个示例性实施例中，像素电路还包括：行选择组件，被配置为接收用于对所述像素电路进行寻址的时序信号。

[0164] 在像素电路的一个示例性实施例中，所述行选择组件包括：行选择晶体管，位于电流供应输入和反馈连接之间，其中，所述反馈连接位于第二栅极和感测元件的漏极端子之间。

[0165] 在像素电路的一个示例性实施例中，所述行选择组件包括：行选择晶体管，位于感测元件的源极端子与输入偏置连接之间。

[0166] 在像素电路的一个示例性实施例中，所述读出设备包括读出晶体管，其中，经放大的输入电压被施加到所述读出晶体管的栅极，以及所述输出信号是从所述读出晶体管的源极读出的。

[0167] 在像素电路的一个示例性实施例中，第一晶体管包括第一栅极，以及第二晶体管包括第二栅极，其中，第一晶体管与第二晶体管并联连接。

[0168] 在像素电路的一个示例性实施例中，第一晶体管的宽度是第二晶体管的宽度的至少2倍。

[0169] 在像素电路的一个示例性实施例中，像素电路还包括反馈连接，所述反馈连接位于第二晶体管的第二栅极与第一晶体管的漏极之间；所述读出设备包括读出晶体管，其中，经过放大的输入电压施加到所述读出晶体管的栅极，以及所述输出信号是从所述读出晶体管的输出读出的；以及第二晶体管的第二栅极与引导至所述反馈连接和所述读出晶体管的栅极的节点连接。

[0170] 在像素电路的一个示例性实施例中，第一栅极和第二栅极包括第一放大元件，以及所述像素电路还包括第二放大元件，所述第二放大元件连接于第一放大元件的输出与读出设备之间；第二放大元件包括第三栅极和第四栅极，所述第三栅极与第一放大元件的输出电连接，所述第四栅极与第三栅极电连通，其中，第四栅极与所述读出设备电连接。

[0171] 在像素电路的一个示例性实施例中，第一放大元件和第二放大元件使用相同的电路配置进行配置。

[0172] 本公开的另一方面是一种传感器阵列。在一个示例性实施例中，所述传感器阵列可以包括：多个像素，设置在基板上，每个像素包括根据实施例中的任何一个所述的像素电路；行和列驱动电路，被配置为生成选择性地对所述多个像素中的一个或多个像素进行寻址的信号并且用于读出所寻址的像素的感测电极处的电压；以及控制电子器件，被配置为控制所述行和列驱动电路。

[0173] 本公开的另一方面是一种驱动包括多个像素的像素阵列感测设备的方法，[0174] 所述像素阵列中的每个像素充当所述感测设备中的感测元件，并且每个像素包括像素电路，所述像素电路包括：感测电极；第一栅极，与所述感测电极电连接；第二栅极，经由有源区与第一栅极电连通；以及读出设备，与第二栅极电连接。在一个示例性实施例中，所述驱动方法可以包括以下步骤：使用恒定输入电流源对每个像素电路进行偏置；向一个或多个行选择元件施加时序信号，以选择性地对所述像素电路中的一个或多个进行寻址；对针对被寻址的像素电路中的每一个中的传感器元件的输入电压进行扰动，其中，施加到所述感测电极的所述输入电压在被寻址的像素电路中的每一个中的第一栅极和第二栅极之间被放大；从被寻址的像素电路中的每一个中的读出设备读出输出信号，以执行感测操作。

[0175] 在一个示例性实施例中，所述驱动方法可以包括以下步骤：使用恒定输入电流源对每个像素电路进行偏置，其中，连接到第一栅极的漏极被配置为接收所述输入电流源；向一个或多个行选择元件施加时序信号，以选择性地对所述像素电路中的一个或多个进行寻址；对所述输入电流源进行扰动；以及从被寻址的像素电路中的每一个中的读出设备读出输出信号，以执行感测操作。

[0176] 虽然已经关于特定优选实施例示出并描述了本发明，但在阅读和理解本说明书和附图后本领域技术人员可以想到等同替换和修改。具体地，关于由以上描述的元件(组件、装配件、设备、组成等)执行的各种功能，除非另外指示，否则用于描述这些元件的术语(包括对“装置”的引用)意在与执行所描述的元件的指定功能的任何元件相对应(即，功能上等同)，即使结构上与执行本发明的本文中示例性一个或多个实施例中的所述功能的所公开结构不等同。另外，虽然上文可能已经仅针对若干实施例中的一个实施例描述了本发明的具体特征，但是这种特征可以与其他实施例中的对于任何给定或具体应用而言可以是想要的和有利的一个或多个其它特征相组合。

[0177] 工业实用性

[0178] 所描述的实施例可以用于提供具有像素内放大的传感器阵列元件，从而允许增强的低成本TFT生物传感器阵列。这种生物传感器阵列可以在导致pH改变、DNA检测(例如qPCR)和生物分子的表面结合(例如蛋白质和DNA测序)的测定中得到应用，。基于该元件电路设计的阵列也可以形成片上实验室系统的一部分。应用包括医疗诊断测试、材料测试、化学或生化材料合成、蛋白质组学、用于在生命科学和法医学中进行研究的工具。

标题	发布/更新时间	阅读量
加密卷的复制	2020-05-11	467
低电压调节器	2020-05-08	460
一种实现多个服务器切换时门店系统Session共享的方法	2020-05-11	856
多个CQI报告过程	2020-05-08	658
共享的区块链数据存储	2020-05-08	733
一种实现OLT切片的方法及装置	2020-05-08	82
有机发光显示装置	2020-05-08	836
一种随机接入方法及装置	2020-05-08	775
直播视频的回看方法、装置、电子设备、系统及存储介质	2020-05-08	602
一种基于NB-IoT的智能社区安防系统	2020-05-11	229

具有放大的生物传感器像素电路