技术领域
[0001] 本
发明涉及高速连接器的PCB技术领域，尤指一种高速连接器的PCB及其优化方法和系统。
背景技术
[0002] 随着新产品、新技术的快速发展应用，新一代高速技术已经开始普及，射频(RF，Radio Frequency)的应用已经扩大至67GHz，甚至更高
频率的应用，例如射频雷达77GHz。
[0003] RF
信号的频率增加，使得信号对于应用设计更加敏感，设计上的注意事项也会随之增多，如何有效快速的设计出符合高频信号要求的通路成为本领域技术人员亟待解决的难题。
发明内容
[0004] 本发明提供了一种高速连接器的PCB及其优化方法和系统，实现了链路回损、TDR阻抗
波动幅度和信号插损振动幅度的降低，提高了信号插损的线性度，从而提高整个链路的整体测试性能，显著提高了高速连接器的PCB的信号带宽通行能
力，满足高速连接器的高频信号对PCB的通路需求，进而保障了高速连接器高效运行，为未来高速、高频应用场景提供了技术支持。
[0005] 本发明提供的技术方案如下：
[0006] 一种高速连接器的PCB优化方法，包括步骤：
[0007] 根据PCB层叠建立三维PCB模型；
[0008] 导入三维高速连接器模型；
[0009] 建立仿真端口并设置高速连接器的工作频率；
[0010] 参数化所述PCB的影响阻抗的关键部件；
[0011] 通过参数扫描优化所述关键部件的结构参数。
[0012] 在上述技术方案中，通过
三维建模模拟对应设置的高速连接器和PCB的链路，并优化PCB中影响阻抗的关键部件，降低了链路回损、TDR阻抗波动幅度和信号插损振动幅度，提高了信号插损的线性度，从而提高整个链路的整体测试性能，显著提高了高速连接器的PCB的信号带宽通行能力，满足高速连接器的高频信号对PCB的通路需求，进而保障了高速连接器高效运行，为未来高速、高频应用场景提供了技术支持。
[0013] 进一步，所述通过参数扫描优化所述关键部件的结构参数具体包括步骤：通过参数扫描逐一优化每一所述关键部件的结构参数；其中，下一个将被优化的所述关键部件在上一个已被优化的所述关键部件的
基础上被优化。
[0014] 在上述技术方案中，通过在之前已被优化了结构参数的关键部件的基础上进一步优化下一个需要被优化的关键部件的结构参数，最终实现所有的关键部件的结构参数，保证了高速连接器的PCB的最优设计、制造和应用。
[0015] 进一步，所述关键部件为高速连接器焊盘外层
铜皮、高速连接器焊盘内层铜皮、高速连接器焊盘出线窄线、高速连接器出线外层铜皮、外围GND过孔或高速连接器出线区域伴随GND孔中的一个以上。
[0016] 在上述技术方案中，在实际应用中，关键部件的数量可为一个或一个以上，优化的过程中可择一作为第一个优化的对象，然后再对其他的关键部件进行优化；当然，也可对这些关键部件设定优化先后顺序，然后根据事先设定的顺序进行优化，具体可根据实际需要进行操作，满足不同工作频率的高速连接器所对应的高速连接器的PCB的优化。
[0017] 进一步地，所述高速连接器焊盘外层铜皮的挖空直径为30-90mil；所述高速连接器焊盘内层铜皮的挖空直径为20-60mil；所述高速连接器焊盘出线窄线的长度为50-150mil，所述高速连接器焊盘出线窄线的宽度为4-12mil；所述高速连接器出线外层铜皮的挖空宽度为25-75mil；所述外围GND过孔的直径为5-15mil，所述外围GND过孔与高速连接器焊盘的中心距为40-120mil；分别设于所述高速连接器焊盘出线窄线的两侧且相对设置的两个所述高速连接器出线区域伴随GND孔之间的中心距为15-45mil。
[0018] 在上述技术方案中，通过对多个关键机构的尺寸以及各个关键机构的
位置关系的限定，实现了高速连接器的PCB的优化设计。
[0019] 进一步，所述高速连接器焊盘外层铜皮的挖空直径为60mil；所述高速连接器焊盘内层铜皮的挖空直径为40mil；所述高速连接器焊盘出线窄线的长度为105mil，所述高速连接器焊盘出线窄线的宽度为8mil；所述高速连接器出线外层铜皮的挖空宽度为50mil；所述外围GND过孔的直径为10mil，所述外围GND过孔与高速连接器焊盘的中心距为83mil；分别设于所述高速连接器焊盘出线窄线的两侧且相对设置的两个所述高速连接器出线区域伴随GND孔之间的中心距为33mil；和/或，所述外围GND过孔和所述高速连接器出线区域伴随GND孔的总孔数为9～17个。
[0020] 在上述技术方案中，各个关键部件的结构参数可根据PCB的层叠、材料、尺寸、高速连接器的工作频率等不同对这些关键部件的结构参数(关键部件的尺寸、相互间的参数以及数量)进行适应调整，进而实现高速连接器的PCB的最优设计。
[0021] 进一步，所述根据PCB层叠建立三维PCB模型之前还包括步骤：设计PCB层叠，即阻抗控制表单。
[0022] 在上述技术方案中，在建立PCB三维模型之前可先设计好PCB层叠，便于对PCB影响阻抗的关键部件进行参数化，简化本优化方法，使得PCB优化更为高效率和有目的地进行，为优化后的PCB的设计和生产提供了依据，更为易于实现和操作。
[0023] 进一步，所述导入三维高速连接器模型之前还包括步骤：根据高速连接器建立所述三维高速连接器模型并预存。
[0024] 在上述技术方案中，高速连接器的三维模型可为预存(主要针对基于现有的高速连接器且已有三维模型)好的，也可为当场自行构建(主要针对新设计的高速连接器，还未生产制造，处于设计阶段)。
[0025] 本发明还提供了一种高速连接器的PCB优化系统，包括：建模模
块，用以根据PCB层叠建立三维PCB模型；导入模块，用以导入三维高速连接器模型；仿真端口建立模块，用以建立仿真端口并设置高速连接器的工作频率；参数化模块，用以参数化所述PCB的影响阻抗的关键部件；优化模块，用以通过参数扫描优化所述关键部件的结构参数。
[0026] 本发明还提供了一种高速连接器的PCB，包括：PCB本体，所述PCB本体设有高速连接器焊盘、高速连接器焊盘外层铜皮、高速连接器焊盘内层铜皮、高速连接器焊盘出线窄线、高速连接器出线外层铜皮、外围GND过孔或高速连接器出线区域伴随GND孔；所述高速连接器焊盘外层铜皮的挖空直径为30-90mil；所述高速连接器焊盘内层铜皮的挖空直径为20-60mil；所述高速连接器焊盘出线窄线的长度为50-150mil，所述高速连接器焊盘出线窄线的宽度为4-12mil；所述高速连接器出线外层铜皮的挖空宽度为25-75mil；所述外围GND过孔的直径为5-15mil，所述外围GND过孔与高速连接器焊盘的中心距为40-120mil；分别设于所述高速连接器焊盘出线窄线的两侧且相对设置的两个所述高速连接器出线区域伴随GND孔之间的中心距为15-45mil。
[0027] 进一步，所述高速连接器焊盘外层铜皮的挖空直径为60mil；所述高速连接器焊盘内层铜皮的挖空直径为40mil；所述高速连接器焊盘出线窄线的长度为105mil，所述高速连接器焊盘出线窄线的宽度为8mil；所述高速连接器出线外层铜皮的挖空宽度为50mil；所述外围GND过孔的直径为10mil，所述外围GND过孔与高速连接器焊盘的中心距为83mil；分别设于所述高速连接器焊盘出线窄线的两侧且相对设置的两个所述高速连接器出线区域伴随GND孔之间的中心距为33mil；和/或，所述外围GND过孔和所述高速连接器出线区域伴随GND孔的总孔数为9～17个。
[0028] 与
现有技术相比，本高速连接器的PCB及其优化方法和系统有益效果在于：
[0029] 实现了链路回损、TDR阻抗波动幅度和信号插损振动幅度的降低，提高了信号插损的线性度，从而提高整个链路的整体测试性能，显著提高了高速连接器的PCB的信号带宽通行能力，满足高速连接器的高频信号对PCB的通路需求，进而保障了高速连接器高效运行，为未来高速、高频应用场景提供了技术支持。
附图说明
[0030] 下面将以明确易懂的方式，结合附图说明优选实施方式，对一种高速连接器的PCB及其优化方法和系统的上述特性、技术特征、优点及其实现方式予以进一步说明。
[0031] 图1是本发明的高速连接器的PCB的优化方法的一种
实施例流程图；
[0032] 图2是本发明的高速连接器的PCB的优化方法的另一种实施例流程图；
[0033] 图3是本发明的高速连接器的PCB的优化方法的另一种实施例流程图；
[0034] 图4是本发明的高速连接器的PCB一种实施例结构示意图；
[0035] 图5是本发明的高速连接器的PCB另一种实施例结构示意图；
[0036] 图6是本发明的高速连接器的PCB与高速连接器处于连接过程的一种实施例结构示意图；
[0037] 图7是本发明的高速连接器的PCB与高速连接器处于连接状态的一种实施例结构示意图
[0038] 图8是本发明的高速连接器的PCB与高速连接器处于连接过程的另一种实施例的爆炸图结构示意图；
[0039] 图9-11是ARDENT的高速TR70连接器所对应的现有PCB通过三维建模模拟高速TR70连接器与现有PCB建立链路后的信号耗损数据图表；
[0040] 图12-14是本发明对图9-11中所述的现有PCB进行优化后通过三维建模模拟与ARDENT的高速TR70连接器链路后的信号耗损数据图表；
[0041] 图15-17是根据图12-14优化后生产出的本PCB实际产品与ARDENT的高速TR70连接器链路后的信号耗损数据图表。
[0042] 附图标号说明：
[0043] 11.PCB本体，111.高速连接器焊盘，112.外层铜皮，1121.高速连接器焊盘外层铜皮，1122.高速连接器出线外层铜皮，113.高速连接器焊盘内层铜皮，114.高速连接器焊盘出线窄线，115.外围GND过孔，116.高速连接器出线区域伴随GND孔，117.铜柱，2.高速连接器，A.高速连接器焊盘外层铜皮的挖空直径，B.高速连接器焊盘内层铜皮的挖空直径，C.高速连接器焊盘出线窄线的长度，D.高速连接器出线外层铜皮的挖空宽度，E.外围GND过孔的直径，F.外围GND过孔与高速连接器焊盘的中心距，H.分别设于高速连接器焊盘出线窄线的两侧且相对设置的两个高速连接器出线区域伴随GND孔之间的中心距，K.高速连接器焊盘出线窄线的宽度。
具体实施方式
[0044] 以下描述中，为了说明而不是为了限定，提出了诸如特定系统结构、技术之类的具体细节，以便透彻理解本
申请实施例。然而，本领域的技术人员应当清楚，在没有这些具体细节的其他实施例中也可以实现本申请。在其他情况中，省略对众所周知的系统、装置、
电路以及方法的详细说明，以免不必要的细节妨碍本申请的描述。
[0045] 应当理解，当在本
说明书和所附
权利要求书中使用时，术语“包括”指示所述描述特征、整体、步骤、操作、元素和/或组件的存在，但并不排除一个或多个其他特征、整体、步骤、操作、元素、组件和/或集合的存在或添加。
[0046] 为使图面简洁，各图中只示意性地表示出了与本发明相关的部分，它们并不代表其作为产品的实际结构。另外，以使图面简洁便于理解，在有些图中具有相同结构或功能的部件，仅示意性地绘示了其中的一个，或仅标出了其中的一个。在本文中，“一个”不仅表示“仅此一个”，也可以表示“多于一个”的情形。
[0047] 还应当进一步理解，在本申请说明书和所附权利要求书中使用的术语“和/或”是指相关联列出的项中的一个或多个的任何组合以及所有可能组合，并且包括这些组合。
[0048] 在本发明的一种实施例中，如图1所示，一种高速连接器的PCB优化方法，包括步骤：
[0049] 根据PCB层叠建立三维PCB模型；
[0050] 导入三维高速连接器模型；
[0051] 建立仿真端口并设置高速连接器的工作频率；
[0052] 参数化所述PCB的影响阻抗的关键部件；
[0053] 通过参数扫描优化所述关键部件的结构参数。
[0054] 本实施例中，通过三维建模模拟对应设置的高速连接器和PCB的链路，并优化PCB中影响阻抗的关键部件，显著提高了高速连接器的PCB的信号带宽通行能力，满足高速连接器的高频信号对PCB的通路需求，进而保障了高速连接器高效运行，为未来高速、高频应用场景提供了技术支持。在实际应用中，在通过参数扫描优化所述关键部件的结构参数的过程中形成的结构参数将成为PCB的最终设计参数，后期根据最终设计参数进行PCB的生产和制造即可。
[0055] 在本发明的另一种实施例中，如图2所示，一种高速连接器的PCB优化方法，包括步骤：
[0056] 根据PCB层叠建立三维PCB模型；
[0057] 导入三维高速连接器模型；
[0058] 建立仿真端口并设置高速连接器的工作频率；
[0059] 参数化所述PCB的影响阻抗的关键部件；
[0060] 通过参数扫描逐一优化每一所述关键部件的结构参数；其中，下一个将被优化的所述关键部件在上一个已被优化的所述关键部件的基础上被优化。
[0061] 本实施例中，通过在之前已被优化了结构参数的关键部件的基础上进一步优化下一个需要被优化的关键部件的结构参数，最终实现所有的关键部件的结构参数，保证了高速连接器的PCB的最优设计、制造和应用。
[0062] 在本发明的另一种实施例中，如图3所示，一种高速连接器的PCB优化方法，包括步骤：
[0063] 设计PCB层叠，即阻抗控制表单；
[0064] 根据PCB层叠建立三维PCB模型；
[0065] 导入三维高速连接器模型；
[0066] 建立仿真端口并设置高速连接器的工作频率；
[0067] 参数化所述PCB的影响阻抗的关键部件；
[0068] 通过参数扫描优化所述关键部件的结构参数。
[0069] 本实施例中，在建立PCB三维模型之前可先设计好PCB层叠，便于对PCB影响阻抗的关键部件进行参数化，简化本优化方法，使得PCB优化更为高效率和有目的地进行，为优化后的PCB的设计和生产提供了依据，更为易于实现和操作。
[0070] 在本发明的另一种实施例中，如图1-3所示，一种高速连接器的PCB优化方法，在上述任一实施例的基础上，所述导入三维高速连接器模型之前还包括步骤：根据高速连接器建立所述三维高速连接器模型并预存。在实际应用中，当高速连接器的三维模型本身存在时，则将该高速连接器的三维模型预存在设有建模
软件的设备并对其进行调用即可。
[0071] 在本发明的另一种实施例中，如图1-8所示，一种高速连接器的PCB优化方法，在上述任一实施例的基础上，所述关键部件为高速连接器焊盘外层铜皮、高速连接器焊盘内层铜皮、高速连接器焊盘出线窄线、高速连接器出线外层铜皮、外围GND过孔或高速连接器出线区域伴随GND孔中的一个以上。优选地，所述高速连接器焊盘外层铜皮的挖空直径为60mil；所述高速连接器焊盘内层铜皮的挖空直径为40mil；所述高速连接器焊盘出线窄线的长度为105mil，所述高速连接器焊盘出线窄线的宽度为8mil；所述高速连接器出线外层铜皮的挖空宽度为50mil；所述外围GND过孔的直径为10mil，所述外围GND过孔与高速连接器焊盘的中心距为83mil；分别设于所述高速连接器焊盘出线窄线的两侧且相对设置的两个所述高速连接器出线区域伴随GND孔之间的中心距为33mil。优选地，所述高速连接器焊盘外层铜皮的挖空直径、所述高速连接器焊盘内层铜皮的挖空直径、所述高速连接器焊盘出线窄线的长度、所述高速连接器焊盘出线窄线的宽度、所述高速连接器出线外层铜皮的挖空宽度、所述外围GND过孔的直径、所述外围GND过孔与高速连接器焊盘的中心距、分别设于所述高速连接器焊盘出线窄线的两侧且相对设置的两个所述高速连接器出线区域伴随GND孔之间的中心距中的任一数值的可调范围为±50％。
[0072] 示例的，高速连接器焊盘外层铜皮的挖空直径为60mil，根据PCB的层叠、材料、尺寸以及高速连接器的工作频率的不同可于30-90mil优化高速连接器焊盘外层铜皮的挖空直径。优选地，所述外围GND过孔和所述高速连接器出线区域伴随GND孔的总孔数为9～17个。在实际应用中，外围GND过孔和高速连接器出线区域伴随GND孔的数量可相同或不同，且相邻设置的两个外围GND过孔或高速连接器出线区域伴随GND孔的中心距可相同或不同；外围GND过孔为围设于高速连接器焊盘外周的GND过孔；高速连接器出线区域伴随GND孔为设于高速连接器焊盘出线窄线旁侧的GND孔；外围GND过孔和高速连接器出线区域伴随GND孔用于安装铜柱。且本发明的外围GND过孔和高速连接器出线区域伴随GND孔为对应高速连接器设置的GND孔。当然值得说明的是，本PCB(本文中的PCB指本高速连接器的PCB)还会设置其他与高速连接器不相关或不靠近设置(但不代表与高速连接器不相关)的GND孔。高速连接器焊盘外层铜皮和高速连接器出线外层铜皮设于同一外层铜皮，且外层铜皮为最靠近高速连接器的一层铜皮；而远离高速连接器的其他铜皮均为内层铜皮，内层铜皮可为一层或一层以上。
[0073] 在本发明的另一种实施例中，一种高速连接器的PCB优化系统，包括：建模模块，用以根据PCB层叠建立三维PCB模型；导入模块，用以导入三维高速连接器模型；仿真端口建立模块，用以建立仿真端口并设置高速连接器的工作频率；参数化模块，用以参数化所述PCB的影响阻抗的关键部件；优化模块，用以通过参数扫描优化所述关键部件的结构参数。优选地，优化模块包括对应每一关键部件设置的一个以上参数输入模块，以便于通过
修改每一关键部件的一个以上参数来优化该关键部件的结构参数。具体地，参数输入模块包括：用于输入高速连接器焊盘外层铜皮的挖空直径的第一输入模块；用于输入高速连接器焊盘内层铜皮的挖空直径的第二输入模块；用于输入高速连接器焊盘出线窄线的长度的第三输入模块，用于输入高速连接器焊盘出线窄线的宽度的第四输入模块；用于输入高速连接器出线外层铜皮的挖空宽度的第五输入模块；用于输入外围GND过孔的直径的第六输入模块，用于输入外围GND过孔与高速连接器焊盘的中心距的第七输入模块；用于输入分别设于所述高速连接器焊盘出线窄线的两侧且相对设置的两个所述高速连接器出线区域伴随GND孔之间的中心距的第八输入模块。优选地，建模模块还可建立高速连接器的三维模型。
[0074] 在本发明的另一种实施例中，如图1-8所示，一种高速连接器的PCB，包括：PCB本体11，PCB本体11设有高速连接器焊盘111、高速连接器焊盘外层铜皮1121、高速连接器焊盘内层铜皮113、高速连接器焊盘出线窄线114、高速连接器出线外层铜皮1122、外围GND过孔115或高速连接器出线区域伴随GND孔116；高速连接器焊盘外层铜皮的挖空直径A为60mil；高速连接器焊盘内层铜皮的挖空直径B为40mil；高速连接器焊盘出线窄线的长度C为105mil，高速连接器焊盘出线窄线的宽度K为8mil；高速连接器出线外层铜皮的挖空宽度D为50mil；
外围GND过孔的直径E为10mil，外围GND过孔115与高速连接器焊盘111的中心距F为83mil；
分别设于高速连接器焊盘出线窄线的两侧且相对设置的两个高速连接器出线区域伴随GND孔之间的中心距H为33mil。
[0075] 在本发明的另一种实施例中，如图1-8所示，一种高速连接器的PCB，在上述实施例的基础上，高速连接器焊盘外层铜皮的挖空直径A、高速连接器焊盘内层铜皮的挖空直径B、高速连接器焊盘出线窄线的长度C、高速连接器焊盘出线窄线的宽度K、高速连接器出线外层铜皮的挖空宽度D、外围GND过孔的直径E、外围GND过孔115与高速连接器焊盘的中心距F、分别设于高速连接器焊盘出线窄线的两侧且相对设置的两个高速连接器出线区域伴随GND孔之间的中心距H中的任一数值的可调范围为±50％。
[0076] 示例的，高速连接器焊盘内层铜皮的挖空直径B为40mil，根据PCB的层叠、材料、尺寸以及高速连接器2的工作频率的不同可于20-60mil优化高速连接器焊盘内层铜皮的挖空直径B。优选地，外围GND过孔115和高速连接器出线区域伴随GND孔116的总孔数为9～17个。在实际应用中，外围GND过孔115和高速连接器出线区域伴随GND孔116的数量可相同或不同，且相邻设置的两个外围GND过孔115或高速连接器出线区域伴随GND孔116的中心距可相同或不同；外围GND过孔115为围设于高速连接器焊盘外周的GND过孔；高速连接器出线区域伴随GND孔116为设于高速连接器焊盘出线窄线114旁侧的GND孔；外围GND过孔115和高速连接器出线区域伴随GND孔116用于安装铜柱117。且本发明的外围GND过孔115和高速连接器出线区域伴随GND孔116为对应高速连接器2设置的GND孔。当然值得说明的是，本PCB(本文中的PCB指本高速连接器的PCB)还会设置其他与高速连接器2不相关或不靠近设置(但不代表与高速连接器2不相关)的GND孔。高速连接器焊盘外层铜皮1121(围设于高速连接器焊盘
111外周围的外层铜皮)和高速连接器出线外层铜皮1122(围设于高速连接器出线窄线外周围的外层铜皮)设于同一外层铜皮112，且外层铜皮112为最靠近高速连接器2的一层铜皮；
而远离高速连接器2的其他铜皮均为内层铜皮，内层铜皮可为一层或一层以上。
[0077] 为了说明本发明的PCB信号带宽通行能力高于现有对应高速连接器2设置的现有PCB，图9-11(其中，图9中的横坐标为频率、单位为GHz，纵坐标为回拨损耗；图10中的横坐标为横坐标为频率、单位为GHz，纵坐标为插入损耗；图11中的横坐标为纳秒(ns)，纵坐标为阻抗)为ARDENT的高速TR70连接器所对应的现有PCB通过三维建模模拟高速TR70连接器与现有PCB建立链路后的信号耗损数据：回损整体偏高超出-10db；TDR阻抗波动较大，超出10％规格；信号插损振动明显，线性度差。图12-14(其中，图12中的横坐标为频率、单位为GHz，纵坐标为回拨损耗；图13中的横坐标为横坐标为频率、单位为GHz，纵坐标为插入损耗；图14中的横坐标为皮秒(ps)，纵坐标为阻抗)为通过本发明对现有PCB进行优化后通过三维建模模拟与高速TR70连接器链路后的信号耗损数据：回损S(25，25)明显降低，TDR阻抗波动降低，插损S(25，26)明显变好，线性度变强。进一步地，图15-17(其中，图15中的横坐标为频率、单位为GHz，纵坐标为回拨损耗；图16中的横坐标为横坐标为频率、单位为GHz，纵坐标为插入损耗；图17中的横坐标为纳秒(ns)，纵坐标为阻抗)为
申请人进一步通过实际产品测试以获得实测数据，发现实测数据和仿真数据趋势基本一致，信号的回损和插损均变好。说明本发明有效，且效果明显，显著提升了信号通道的带宽。
[0078] 应当说明的是，上述实施例均可根据需要自由组合。以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。
