显示面板
阅读：553发布：2020-05-13
专利汇可以提供显示面板专利检索，专利查询，专利分析的服务。并且一种 显示面板 包括第一 基板 、第二基板以及配置于第一基板与第二基板之间的显示介质层、 像素 阵列结构以及第一间隙物。像素阵列结构包括第一金属层与第二金属层。第一金属层包括第一 信号 线。像素阵列结构具有第一平台区、第一显示区与第一 支撑 区。第一平台区位于第一信号线上。第一支撑区位于第一平台区及第一显示区之间。第一平台区的第一平台顶面与第一基板相隔第一距离。第一支撑区的支撑顶面与第一基板相隔第二距离。第一显示区的显示顶面与第一基板相隔第三距离。第三距离不大于第二距离，第二距离不大于第一距离，且第一距离与第二距离的差由0微米至0.3微米。第一间隙物的端面 接触 第一平台顶面。，下面是显示面板专利的具体信息内容。
1.一种显示面板，其特征在于，包括：
一第一基板；
一第二基板；
一显示介质层，配置于该第一基板与该第二基板之间；
一像素阵列结构，配置于该第一基板上，且该像素阵列结构包括一第一金属层与一第二金属层，该第一金属层位于该第一基板与该第二金属层之间，且该第一金属层包括一第一信号线，其中该像素阵列结构具有一第一平台区、一第一显示区与一第一支撑区，该第一平台区位于该第一信号线上，该第一支撑区位于该第一平台区及该第一显示区之间，该像素阵列结构在该第一平台区具有的一第一平台顶面与该第一基板相隔一第一距离，该像素阵列结构在该第一支撑区具有的一第一支撑顶面与该第一基板相隔一第二距离，该像素阵列结构在该第一显示区具有的一显示顶面与该第一基板相隔第三距离，该第三距离不大于该第二距离，该第二距离不大于该第一距离且该第一距离与该第二距离的差由0微米至0.3微米；以及
一第一间隙物，配置于该第二基板上，朝该第一基板凸伸，且该第一间隙物的一端面接触该第一平台顶面。
2.如权利要求1所述的显示面板，其特征在于，该像素阵列结构更包括一半导体层，该第一金属层更包括一第一支撑图案，该第一信号线的一部份构成一第一平台图案，该第二金属层包括一第二平台图案以及一第二支撑图案，该半导体层包括位在该第二平台图案与该第一信号线之间的一半导体图案，该第二平台图案在该第一基板上的一正投影面积与该半导体图案在该第一基板上的一正投影面积重叠该第一平台图案在该第一基板上的一正投影面积而定义该第一平台区，且该第二支撑图案在该第一基板上的一正投影面积重叠该第一支撑图案在该第一基板上的一正投影面积而定义该第一支撑区。
3.如权利要求2所述的显示面板，其特征在于，该第一平台部分为一栅极，该第二平台图案包括一源极与一漏极，该源极与该漏极彼此分离，且该源极与该漏极接触该半导体图案。
4.如权利要求2所述的显示面板，其特征在于，该第一金属层更包括连接于该第一信号线的一栅极，该第二金属层更包括一源极与一漏极，该半导体层更包括一通道图案，该源极与该漏极彼此分离，该源极与该漏极接触该通道图案，该通道图案迭置于该栅极上方且该栅极与该第一信号线用以定义该第一平台区的该第一平台图案不同。
5.如权利要求2所述的显示面板，其特征在于，该像素阵列结构更包括一第一绝缘层、一第二绝缘层以及一配向层，该第一绝缘层设置于该第一金属层与该第二金属层之间，该第二绝缘层覆盖该第二金属层且位于该第二金属层与该配向层之间，其中该第一间隙物的该端面接触位于该第一平台区的该配向层。
6.如权利要求5所述的显示面板，其特征在于，该像素阵列结构更包括：一第一电极，该第一电极配置于该第二绝缘层与该配向层之间且该第一电极在该第一基板上的一正投影面积重叠该第一支撑图案在该第一基板上的该正投影面积以定义该第一支撑区。
7.如权利要求6所述的显示面板，其特征在于，该像素阵列结构更包括一第二电极，该第二电极配置于该第一绝缘层与该第二绝缘层之间，且该第二电极在该第一基板上的一正投影面积重叠该第一支撑图案在该第一基板上的该正投影面积以定义该第一支撑区，其中该第二电极接触该第二支撑图案。
8.如权利要求1所述的显示面板，其特征在于，该第一间隙物的一端面于该第一基板上的一正投影面积重叠该第一支撑区。
9.如权利要求1所述的显示面板，其特征在于，更包括一彩色滤光阵列结构，该彩色滤光阵列结构配置于该第二基板上，且位于该第二基板与该显示介质层之间，其中该彩色滤光阵列包括一黑矩阵与位于该黑矩阵旁的一彩色滤光图案，且该黑矩阵于该第一基板上的一正投影面积重叠该第一平台区与该第一支撑区。
10.如权利要求9所述的显示面板，其特征在于，该黑矩阵在该第一基板上的该正投影面积的边缘与该第一间隙物在该第一基板上的一正投影面积的边缘之间间隔7微米至25微米。
11.如权利要求1所述的显示面板，其特征在于，更包括一第二间隙物，该第二间隙物配置于该第二基板上，且朝该第一基板凸伸，其中该像素阵列结构更具有一第二平台区、一第二显示区与一第二支撑区，该第二平台区位于该第一信号线上，该第二支撑区位于该第二平台区及该第二显示区之间，该第二间隙物于该第一基板上的一正投影面积重叠该第一信号线的一第一平台图案在该第一基板上的一正投影面积，该像素阵列结构在该第二平台区具有一第二平台顶面且该第二间隙物的一端面与该第二平台顶面相隔一距离。
12.如权利要求11所述的显示面板，其特征在于，该第二间隙物的一高度实质上相同于该第一间隙物的一高度，该第二金属层完全位于该第二平台区之外，该第二平台顶面与该第一基板相隔第四距离，该像素阵列结构在该第二支撑区具有的一第二支撑顶面与该第一基板相隔第五距离，且该第四距离小于该第五距离。
13.如权利要求11所述的显示面板，其特征在于，该第一金属层更包括一第一支撑图案，该第二金属层包括一第二平台图案以及一第二支撑图案，该第二平台图案在该第一基板上的一正投影面积重叠于该第一信号线的一部分在该第一基板上的一正投影面积而定义该第二平台区，且该第二支撑图案在该第一基板上的一正投影面积重叠该第一支撑图案在该第一基板上的一正投影面积而定义该第二支撑区，其中该第二间隙物的高度小于该第一间隙物的高度。
14.一种显示面板，其特征在于，包括：
一第一基板；
一第二基板；
一显示介质层，配置于该第一基板与该第二基板之间；
一像素阵列结构，配置于该第一基板上，且该像素阵列结构包括一第一金属层与一第二金属层，该第一金属层位于该第一基板与该第二金属层之间，其中该第一金属层包括第一信号线与第一支撑图案，该第二金属层包括一第二支撑图案，且该第二支撑图案在该第一基板的一正投影面积重叠该第一支撑图案在该第一基板的一第一支撑面积而定义一第一支撑区；以及
一间隙物，配置于该第二基板上，朝该第一基板凸伸，该间隙物在该第一基板上的一正投影面积重叠该第一信号线在该第一基板上的一正投影面积，且该第一支撑图案在该第一基板的该正投影面积位于该间隙物在该第一基板的该正投影面积的周边。
15.如权利要求14所述的显示面板，其特征在于，该第二金属层在该第一基板的一正投影面积完全位于该间隙物在该第一基板上的该正投影面积之外。
16.如权利要求14所述的显示面板，其特征在于，该间隙物的一端面到该第一基板的距离不小于该像素阵列结构在该第一支撑区的一支撑顶面到该第一基板的一距离。
17.如权利要求14所述的显示面板，其特征在于，该第二金属层更包括一第二平台图案，该第二平台图案在该第一基板的一正投影面积重叠于该第一信号线的部分在该第一基板的一正投影面积而定义一第一平台区，且该第一平台区与该第一支撑区之间的一距离小于该第一间隙物的一宽度，其中该第一间隙物接触该像素阵列结构在该第一平台区的一第一平台表面。
18.如权利要求17所述的显示面板，其特征在于，该像素阵列结构更包括一第一绝缘层、一第二绝缘层以及一配向层，该第一绝缘层设置于该第一金属层与该第二金属层之间，该第二绝缘层覆盖该第二金属层且位于该第二金属层与该配向层之间，且该第一间隙物接触该配向层位于该第一平台区的一部分。
19.如权利要求14所述的显示面板，其特征在于，该第一间隙物在该第一基板的该正投影面积重叠该第一支撑图案在该第一基板的该正投影面积。
20.如权利要求14所述的显示面板，其特征在于，更包括配置于该第二基板上的一彩色滤光阵列，其中该彩色滤光阵列包括一黑矩阵与位于该黑矩阵旁的一彩色滤光图案，且该黑矩阵于该第一基板上的一正投影面积重叠该第一支撑区。
显示面板
技术领域
背景技术
[0002] 显示面板是一种将显示介质夹于两基板之间而构成的平板状显示装置。夹于两基板之间的显示介质可能包括液晶、电泳材料、电湿润材料、有机发光材料等。在显示面板中，两基板之间的间隔距离被要求维持稳定，以确保显示品质或是产品信赖性。因此，显示面板可包括间隙物之类的构件夹设于两基板之间，以维持两基板之间的间隔距离。间隙物通常是制作于其中一个基板上，并且在两个基板彼此组立之后抵顶于另一个基板。因此，间隙物在显示面板组立过程或是被使用的过程中并非固定不动的，而是可能滑移的。显示面板内部的构件受到间隙物的滑移而损坏的情况下，即有可能对显示品质造成不良的影响。
发明内容
[0003] 本发明提供一种显示面板，可减少因间隙物导致的显示品质不良现象。
[0004] 本发明提供一种显示面板，可具有理想的显示品质。
[0005] 本发明的显示面板包括第一基板、第二基板、显示介质层、像素阵列结构以及第一间隙物。显示介质层配置于第一基板与第二基板之间。像素阵列结构配置于第一基板上，且像素阵列结构包括第一金属层与第二金属层。第一金属层位于第一基板与第二金属层之间，且第一金属层包括第一信号线。像素阵列结构具有第一平台区、第一显示区与第一支撑区。第一平台区位于第一信号线上。第一支撑区位于第一平台区及第一显示区之间。第一平台区的第一平台顶面与第一基板相隔第一距离。第一支撑区的支撑顶面与第一基板相隔第二距离。第一显示区与第一基板相隔第三距离。第三距离不大于第二距离，第二距离不大于第一距离，且第一距离与第二距离的差由0微米至0.3微米。第一间隙物配置于第二基板上，朝第一基板凸伸，且第一间隙物的端面接触第一平台顶面。
[0006] 本发明的显示面板包括第一基板、第二基板、显示介质层、像素阵列结构以及第一间隙物。显示介质层配置于第一基板与第二基板之间。像素阵列结构配置于第一基板上。像素阵列结构包括第一金属层与第二金属层。第一金属层位于第一基板与第二金属层之间。第一金属层包括第一信号线与第一支撑图案。第二金属层包括第二支撑图案，且第二支撑图案在第一基板的正投影面积重叠第一支撑图案在第一基板的第一支撑面积而定义第一支撑区。第一间隙物配置于第二基板上，且朝第一基板凸伸。第一间隙物在第一基板上的正投影面积重叠第一信号线在第一基板上的正投影面积，且第一支撑图案在第一基板的正投影面积位于第一间隙物在第一基板的正投影面积周边。
[0007] 基于上述，在本发明实施例的显示面板中，像素阵列结构由多个膜层堆叠而成，且像素阵列结构具有平台区、支撑区与显示区，其中支撑区、平台区与显示区具有个别的堆叠结构使得像素阵列结构在支撑区的顶面的高度大致介于像素阵列结构在平台区的顶面与在显示区的顶面之间。本发明实施例的显示面板将间隙物设置于平台区，且将支撑区设置于于平台区周边。如此一来，间隙物滑移后不容易直接接触到像素阵列结构在显示区的顶面，有助于避免显示区的构件受到损坏而确保显示面板的显示品质及良率。
附图说明
[0009] 图1为本发明一实施例的显示面板的局部剖面示意图。
[0010] 图2A为本发明一实施例的像素阵列结构的上视示意图。
[0011] 图2B为图2A沿剖线I-I’的剖面示意图。
[0012] 图3A为本发明一实施例的像素阵列结构的上视示意图。
[0013] 图3B为图3A沿剖线II-II’的剖面示意图。
[0014] 图4A为为本发明一实施例的像素阵列结构的上视示意图。
[0015] 图4B为图4A沿剖线III-III’的剖面示意图。
[0016] 图5A为本发明一实施例的像素阵列结构的上视示意图。
[0017] 图5B为图5A沿剖线IV-IV’的剖面示意图。
[0018] 图6A为本发明一实施例的显示面板的局部上视示意图。
[0019] 图6B为沿图6A的剖线V-V’的剖面示意图。
[0020] 图7A为本发明一实施例的显示面板的局部上视示意图。
[0021] 图7B为沿图7A的剖线VI-VI’的剖面示意图。
[0022] 图8A为本发明一实施例的显示面板的局部上视示意图。
[0023] 图8B为沿图8A的剖线VII-VII’的剖面示意图。
[0024] 图9A为本发明一实施例的显示面板的局部上视示意图。
[0025] 图9B为沿图9A的剖线VIII-VIII’的剖面示意图。
[0026] 图10A为本发明一实施例的显示面板的局部上视示意图。
[0027] 图10B为沿图10A的剖线IX-IX’的剖面示意图。
[0028] 图11A为本发明一实施例的显示面板的局部上视示意图。
[0029] 图11B为沿图11A的剖线X-X’的剖面示意图。
[0030] 图12A为本发明一实施例的显示面板的局部上视示意图。
[0031] 图12B为沿图12A的剖线XI-XI’的剖面示意图。
[0032] 图13A为本发明一实施例的显示面板的局部上视示意图。
[0033] 图13B为沿图13A的剖线XII-XII’的剖面示意图。
[0034] 图14A为本发明一实施例的显示面板的局部上视示意图。
[0035] 图14B为沿图14A的剖线XIII-XIII’的剖面示意图。
[0036] 图15A为本发明一实施例的显示面板的局部上视示意图。
[0037] 图15B为沿图15A的剖线XIV-XIV’的剖面示意图。
[0038] 图16A为本发明一实施例的显示面板的局部上视示意图。
[0039] 图16B为沿图16A的剖线XV-XV’的剖面示意图。
[0040] 图17A为本发明一实施例的显示面板的局部上视示意图。
[0041] 图17B为沿图17A的剖线XVI-XVI’的剖面示意图。
[0042] 图18A为本发明一实施例的显示面板的局部上视示意图。
[0043] 图18B为沿图18A的剖线XVII-XVII’的剖面示意图。
[0044] 图19A为本发明一实施例的显示面板的局部上视示意图。
[0045] 图19B为沿图19A的剖线XVIII-XVIII’的剖面示意图。
[0046] 图20A为本发明一实施例的显示面板的局部上视示意图。
[0047] 图20B为沿图20A的剖线XIX-XIX’的剖面示意图。
[0048] 图21A为本发明一实施例的显示面板的局部上视示意图。
[0049] 图21B为沿图21A的剖线XX-XX’的剖面示意图。
[0050] 其中，附图标记：
[0051] 10、100：第一基板
[0052] 20、200A、200B、200C、200D、200E：像素阵列结构
[0053] 202：第一绝缘层
[0054] 204：第二绝缘层
[0055] 206：配向层
[0056] 210、210’：第一金属层
[0057] 212：第一信号线
[0058] 212G：栅极
[0059] 212P：第一平台图案
[0060] 214、214’：第一支撑图案
[0061] 220、220’：第二金属层
[0062] 222D：漏极
[0063] 222L：第二信号线
[0064] 222P：第二平台图案
[0065] 222S：源极
[0066] 224、224’：第二支撑图案
[0068] 230P：掺杂部
[0069] 232：通道图案
[0070] 234：半导体图案
[0072] 240’S：狭缝
[0073] 250：第二电极
[0074] 30、300：第二基板
[0075] 310、310’：彩色滤光阵列
[0076] 312、312’：黑矩阵
[0077] 314：彩色滤光图案
[0078] 320：对向电极
[0079] 330：平坦层
[0080] 400、400’、402、402’、404、404’、406、408：间隙物
[0081] 400T、402T、406T、408T：端面
[0082] 40A：第一间隙物
[0083] 40B：第二间隙物
[0084] 50、500：显示介质层
[0085] D1、D1’：第一距离
[0086] D2、D2’：第二距离
[0087] D3、D3’：第三距离
[0088] D4：第四距离
[0089] D5：第五距离
[0090] DP、DPA、DPB、DPC、DPD、DPE、DPF、DPG、DPH、DPI、DPJ、DPK、DPL、DPM、DPN、DPX、DPY：显示面板
[0091] DR：第一显示区
[0092] DR’：第二显示区
[0093] DRA、DRB：显示区
[0094] G1、G2、G3：间隔距离
[0095] I-I、II-II、III-III、IV-IV、V-V、VI-VI、VII-VII、VIII-VIII、IX-IX、X-X、XI-XI、XII-XII、XIII-XIII、XIV-XIV、XV-XV、XVI-XVI、XVII-XVII、XVIII-XVIII、XIX-XIX、XX-XX：剖线
[0096] PR：第一平台区
[0097] PR’：第二平台区
[0098] PRA、PRB、PRC：平台区
[0099] SR：第一支撑区
[0100] SR’：第二支撑区
[0101] SRA、SRB、SRC、SRD：支撑区
[0102] TDA、TDB：显示顶面
[0103] TFT：有源元件
[0104] TPA、TPB、TPC：平台顶面
[0105] TSA、TSB、TSC：支撑顶面
[0106] W400：宽度
[0107] X：距离
具体实施方式
[0108] 下面结合附图对本发明的结构原理和工作原理作具体的描述：
[0109] 图1为本发明一实施例的显示面板的局部剖面示意图。请参照图1，显示面板DP包括第一基板10、像素阵列结构20、第二基板30、第一间隙物40A、第二间隙物40B以及显示介质层50。第一基板10与第二基板30上下相对，且显示介质层50设置于第一基板10与第二基板30之间。第一基板10与第二基板30可为透明基板，其材质包括石英基板、玻璃基板、高分子基板等。显示介质层50可包括液晶材料、电泳显示材料或是电湿润显示材料。像素阵列结构20配置于第一基板10上且位于第一基板10与显示介质层50之间，用以提供电场来驱动显示介质层50而实现显示功能。第一间隙物40A配置于第二基板30上且朝向第一基板10凸伸直到抵顶像素阵列结构20。换言之，第一间隙物40A与像素阵列结构20接触但并非固定或是黏着在像素阵列结构20表面。第二间隙物40B则配置于第二基板30上且朝向第一基板10凸伸而与像素阵列结构20相隔一距离X。图1中虽仅示出一个第一间隙物40A与一个第二间隙物40B作为范例性的说明，但在实际的应用中，第一间隙物40A与第二间隙物40B的数量可以为多个。
[0110] 在本实施例中，像素阵列结构20例如可划分为第一平台区PR、第一支撑区SR以及第一显示区DR，其中第一支撑区SR位于第一平台区PR与第一显示区DR之间。第一间隙物40A的设置位置可以对应于第一平台区PR。换言之，第一间隙物40A在第一基板10上的正投影面积可以落在第一平台区PR中。第一支撑区SR位在第一平台区PR的周边。另外，像素阵列结构20在本实施例中实际上具有不平坦的顶面。具体来说，像素阵列结构20在第一支撑区SR的顶面高度高于像素阵列结构20在第一显示区DR的顶面高度，且像素阵列结构20在第一平台区PR的顶面高度不低于像素阵列结构20在第一支撑区SR的顶面高度。如此一来，当显示面板DP受外力作用而使第一间隙物40A位移时，第一间隙物40A可在第一支撑区SR受到支撑而不容易接触到像素阵列结构20在第一显示区DR的部分。因此，像素阵列结构20在第一显示区DR的部分不容易受到损坏而可使显示面板DP保有理想的显示品质。
[0111] 像素阵列结构20对应于第二间隙物40B则具有第二平台区PR’、第二支撑区SR’以及第二显示区DR’，其中第二支撑区SR’位于第二平台区PR’与第二显示区DR’之间。第二平台区PR’、第二支撑区SR’以及第二显示区DR’各自的结构可相同于第一平台区PR、第一支撑区SR以及第一显示区DR，但也可彼此不同。举例而言，在部分实施例中，第二间隙物40B的高度小于第一间隙物40A的高度。在部分实施例中，像素阵列结构20在第二支撑区SR’的顶面可以高于像素阵列结构20在第二显示区DR’的顶面，且像素阵列结构20在第二平台区PR’的顶面不低于像素阵列结构20在第二支撑区SR’的顶面。不过，在其他实施例中，像素阵列结构20在第二平台区PR’的顶面也可选择性的低于像素阵列结构20在第二支撑区SR’的顶面高度。此时，第二间隙物40B的高度可以等于第一间隙物40A的高度或小于第一间隙物40A的高度。当显示面板DP受外力作用而使第二间隙物40B位移时，第二间隙物40B可在第二支撑区SR’受到支撑而不容易接触到像素阵列结构20在第二显示区DR’的部分。因此，像素阵列结构20在第一显示区DR的部分不容易受到损坏而可使显示面板DP保有理想的显示品质。
[0112] 图2A为本发明一实施例的像素阵列结构的上视示意图，而图2B为图2A沿剖线I-I’的剖面示意图。在图2A与图2B中，像素阵列结构200A配置于第一基板100，且图2A与图2B中的像素阵列结构200A可作为图1的配置于第一基板10上的像素阵列结构20的实施方式。像素阵列结构200A包括第一金属层210、第二金属层220、半导体层230以及第一电极240。第一金属层210位于第一基板100与第二金属层220之间，且半导体层230位于第一金属层210与第二金属层220之间。第一金属层210与第二金属层220的材质包括导电性良好的金属，例如铝、钼、钛等金属。半导体层230的材质包括硅质半导体材料(例如多晶硅、非晶硅等)、氧化物半导体材料、有机半导体材料。半导体层230接触第二金属层220的表面还可具有掺杂部230P，但不以此为限。
[0113] 在本实施例中，第一金属层210包括第一信号线212以及第一支撑图案214。第一信号线212中重叠于半导体层230的第一平台图案可作为栅极212G。第二金属层220包括源极222S与漏极222D。源极222S与漏极222D彼此分离且构成第二平台图案。半导体层230可包括位于栅极212G与第二平台图案(源极222S与漏极222D)之间的通道图案232，且源极222S与漏极222D接触通道图案232。如此一来，栅极212G、通道图案232、源极222S与漏极222D共同构成有源元件TFT。像素阵列结构200A还包括第一电极240，其中第一电极240可透过接触孔TH电性连接于漏极222D。此外，第二金属层220还包括连接于源极222S的第二信号线222L。
如此一来，有源元件TFT可透过第一信号线212所传递的信号而开启或关闭，并且有源元件TFT开启时可将第二信号线222L上所传递的信号传递给第一电极240。在其他实施例中，位于第一信号线212其中一侧的第一支撑图案214可以为延长的线性导体图案且可以被连接至共用信号以作为共用信号线之用。
如此一来，有源元件TFT可透过第一信号线212所传递的信号而开启或关闭，并且有源元件TFT开启时可将第二信号线222L上所传递的信号传递给第一电极240。在其他实施例中，位于第一信号线212其中一侧的第一支撑图案214可以为延长的线性导体图案且可以被连接至共用信号以作为共用信号线之用。
[0114] 在本实施例中，第二平台图案(源极222S与漏极222D)与半导体层230在第一基板100上的正投影面积重叠第一信号线212的一部分，例如栅极212G，在第一基板100上的正投影面积而定义平台区PRA。也就是说，平台区PRA实质上为有源元件TFT所在区域。第一金属层210还包括第一支撑图案214，且第二金属层220还包括第二支撑图案224。在本实施例中，第二支撑图案224可有两个，且分别位于平台区PRA的的相对两侧，其中邻近漏极222D的第二支撑图案224可以连接漏极222D而为漏极222D的延伸图案，而另一个的第二支撑图案224为独立的导体图案，但不以此为限。在其他实施例中，邻近漏极222D的第二支撑图案224与漏极222D可以彼此分离而为两个独立的结构。第二支撑图案224在第一基板100上的正投影面积重叠第一支撑图案214在第一基板100上的正投影面积而定义支撑区SRA。支撑区SRA例如位在平台区PRA的周边。像素阵列基板200A还具有显示区DRA，其中显示区DRA可以为第一金属层210与第二金属层220都不存在的区域，且支撑区SRA位于显示区DRA与平台区PRA之间。在本实施例中，平台区PRA的相对两侧可设置有支撑区SRA，但不以此为限。
[0115] 另外，像素阵列结构200A还包括第一绝缘层202、第二绝缘层204以及配向层206。第一绝缘层202设置于第一金属层210与第二金属层220之间。第二绝缘层204覆盖第二金属层220且位于第二金属层220与配向层206之间。在此，配向层206可以为像素阵列结构200A的最顶部的膜层。在平台区PRA中，像素阵列结构200A包括第一金属层210、第一绝缘层202、半导体层230、第二金属层220、第二绝缘层204以及配向层206依序堆叠而成的堆叠结构，使得像素阵列结构200A在平台部PRA的平台顶面TPA与第一基板100相隔第一距离D1。在支撑区SRA中，像素阵列结构200A包括第一金属层210、第一绝缘层202、第二金属层220、第二绝缘层204、第一电极240以及配向层206依序堆叠而成的堆叠结构，使得像素阵列结构200A在支撑区SRA的支撑顶面TSA与第一基板100相隔第二距离D2。在显示区DRA中，像素阵列结构
200A包括第一绝缘层202、第二绝缘层204、第一电极240以及配向层206依序堆叠而成的堆叠结构，使得像素阵列结构200A在显示区DRA的显示顶面TDA与第一基板100相隔第三距离D3。在本实施例中，第三距离D3不大于第二距离D2，第二距离D2不大于第一距离D1且第一距离D1与第二距离D2的差可由0微米至0.3微米。在部分的实施例中，支撑顶面TSA与平台顶面TPA可以共平面，且支撑顶面TSA与平台顶面TPA都高于显示顶面TDA。
200A包括第一绝缘层202、第二绝缘层204、第一电极240以及配向层206依序堆叠而成的堆叠结构，使得像素阵列结构200A在显示区DRA的显示顶面TDA与第一基板100相隔第三距离D3。在本实施例中，第三距离D3不大于第二距离D2，第二距离D2不大于第一距离D1且第一距离D1与第二距离D2的差可由0微米至0.3微米。在部分的实施例中，支撑顶面TSA与平台顶面TPA可以共平面，且支撑顶面TSA与平台顶面TPA都高于显示顶面TDA。
[0116] 图3A为本发明一实施例的像素阵列结构的上视示意图，而图3B为图3A沿剖线II-II’的剖面示意图。在图3A与图3B中，像素阵列结构200B类似于像素阵列结构200A，故两实施例相同与相似的构件将以相同与相似的元件符号标示，且可参照前书实施例的描述理解这些构件的具体结构与设计。在本实施例中，像素阵列结构200B包括第一绝缘层202、第二绝缘层204、配向层206、第一金属层210、第二金属层220、半导体层230、第一电极240’以及第二电极250，其中第一绝缘层202、第二绝缘层204、配向层206、第一金属层210、第二金属层220与半导体层230的具体结构与设计可参照前述实施例。第一电极240’与第二电极250重叠，且第一电极240’具有多个狭缝240’S。第二电极250位于第一绝缘层202与第二绝缘层204之间。此外，第二电极250可以接触第二金属层220的第二支撑图案224。第二支撑图案
224可选择型的连接漏极222D，因此第二电极250可用作像素电极，而第一电极240’可用作共用电极。在本实施例中，第一电极240’可以横跨第一信号线212而延伸于不同的像素之间。
224可选择型的连接漏极222D，因此第二电极250可用作像素电极，而第一电极240’可用作共用电极。在本实施例中，第一电极240’可以横跨第一信号线212而延伸于不同的像素之间。
[0117] 在本实施例中，像素阵列结构200B可划分出平台区PRA、支撑区SRB以及显示区DRB。平台区PRA包括第一金属层210的栅极212G、第一绝缘层202、半导体层230的通道图案232、第二金属层220的源极222S与漏极222D、第二绝缘层204以及配向层206依序堆叠而成的堆叠结构。支撑区SRB包括第一金属层210的第一支撑图案214、第一绝缘层202、第二金属层220的第二支撑图案224、第二电极250、第二绝缘层204、第一电极240’以及配向层206依序堆叠而成的堆叠结构。显示区DRB包括第一绝缘层202、第二电极250、第二绝缘层204、第一电极240’以及配向层206依序堆叠而成的堆叠结构。如此一来，像素阵列结构200B在平台部PRA的平台顶面TPA与第一基板100相隔第一距离D1’，像素阵列结构200B在支撑区SRB的支撑顶面TSB与第一基板100相隔第二距离D2’，且像素阵列结构200B在显示区DRB的显示顶面TDB与第一基板100相隔第三距离D3’，其中第一距离D1’与第二距离D2’大致相近，且都大于第三距离D3’。举例而言，第三距离D3’不大于第二距离D2’，第二距离D2’不大于第一距离D1’，且第一距离D1’与第二距离D2’的差由0微米至0.3微米。
[0118] 图4A为为本发明一实施例的像素阵列结构的上视示意图，而图4B为图4A沿剖线III-III’的剖面示意图。图4A与图4B的像素阵列结构200C配置于第一基板100上且包括第一绝缘层202、第二绝缘层204、配向层206、第一金属层210’、第二金属层220’、半导体层230’以及第一电极240。第一金属层210’包括第一信号线212以及第一支撑图案214’，其中第一信号线212的一部份构成栅极212G而另一部分构成第一平台图案212P。第二金属层
220’包括源极222S、漏极222D、第二平台图案222P以及第二支撑图案224’。半导体层230’包括通道图案232与半导体图案234。在本实施例中，栅极212G、通道图案232、源极222S与漏极
222D共同构成有源元件TFT，且有源元件TFT的具体配置方式可参照前述实施例。另外，第二平台图案222P以及半导体图案234在第一基板100上的正投影面积重叠于第一平台图案
212P在第一基板100上的正投影面积而定义平台区PRB。第二支撑图案224'在第一基板100上的正投影面积重叠于第一支撑图案214’在第一基板100上的正投影面以而定义支撑区SRC。并且，第一金属层210’与第二金属层220’都不存在的区域可为显示区DRA。
220’包括源极222S、漏极222D、第二平台图案222P以及第二支撑图案224’。半导体层230’包括通道图案232与半导体图案234。在本实施例中，栅极212G、通道图案232、源极222S与漏极
222D共同构成有源元件TFT，且有源元件TFT的具体配置方式可参照前述实施例。另外，第二平台图案222P以及半导体图案234在第一基板100上的正投影面积重叠于第一平台图案
212P在第一基板100上的正投影面积而定义平台区PRB。第二支撑图案224'在第一基板100上的正投影面积重叠于第一支撑图案214’在第一基板100上的正投影面以而定义支撑区SRC。并且，第一金属层210’与第二金属层220’都不存在的区域可为显示区DRA。
[0119] 在本实施例中，第一平台部212P与栅极212G为第一信号线212的不同部位，因此平台区PRB与有源元件TFT所在区域为不同区域。支撑区SRC例如位在平台区PRB的周边，且支撑区SRC位于显示区DRA与平台区PRB之间。在本实施例中，平台区PRB的相对两侧可设置有支撑区SRC，但不以此为限。
[0120] 具体而言，像素阵列结构200C在平台区PRB包括第一金属层210'的第一平台图案212P、第一绝缘层202、半导体层230’的半导体图案234、第二金属层220’的第二平台图案
222P、第二绝缘层204以及配向层206依序堆叠而成的堆叠结构。像素阵列结构200C在支撑区SRC包括第一金属层210’的第一支撑图案214’、第一绝缘层202、第二金属层220’的第二支撑图案224’、第二绝缘层204、第一电极240以及配向层206依序堆叠而成的堆叠结构。像素阵列结构200C在显示区DRA则包括第一绝缘层202、第二绝缘层204、第一电极240以及配向层206依序堆叠而成的堆叠结构。由于堆叠结构的不同，像素阵列结构200C在显示区DRA的顶面低于在支撑区SRC的顶面也低于在平台区PRB的顶面，且像素阵列结构200C在支撑区SRC的顶面可与在平台区PRB的顶面相近。在其他实施例中，位于第一信号线212其中一侧的第一支撑图案214’可以为延长的线性导体图案且可以被连接至共用信号以作为共用信号线之用。
222P、第二绝缘层204以及配向层206依序堆叠而成的堆叠结构。像素阵列结构200C在支撑区SRC包括第一金属层210’的第一支撑图案214’、第一绝缘层202、第二金属层220’的第二支撑图案224’、第二绝缘层204、第一电极240以及配向层206依序堆叠而成的堆叠结构。像素阵列结构200C在显示区DRA则包括第一绝缘层202、第二绝缘层204、第一电极240以及配向层206依序堆叠而成的堆叠结构。由于堆叠结构的不同，像素阵列结构200C在显示区DRA的顶面低于在支撑区SRC的顶面也低于在平台区PRB的顶面，且像素阵列结构200C在支撑区SRC的顶面可与在平台区PRB的顶面相近。在其他实施例中，位于第一信号线212其中一侧的第一支撑图案214’可以为延长的线性导体图案且可以被连接至共用信号以作为共用信号线之用。
[0121] 图5A为本发明一实施例的像素阵列结构的上视示意图，而图5B为图5A沿剖线IV-IV’的剖面示意图。在图5A与图5B中，像素阵列结构200D包括第一绝缘层202、第二绝缘层204、配向层206、第一金属层210’、第二金属层220’、半导体层230’、第一电极240’以及第二电极250，其中第一绝缘层202、第二绝缘层204、配向层206、第一电极240’以及第二电极250的具体结构与设计可参照前述图3A与图3B的实施例，而第一金属层210’、第二金属层220’与半导体层230’可参照前述图4A与图4B的实施例。
[0122] 在本实施例中，像素阵列结构200D可划分出平台区PRB、支撑区SRD以及显示区DRB。像素阵列结构200D在平台区PRB包括第一金属层210'的第一平台图案212P、第一绝缘层202、半导体层230’的半导体图案234、第二金属层220’的第二平台图案222P、第二绝缘层204以及配向层206依序堆叠而成的堆叠结构。像素阵列结构200D在支撑区SRB包括第一金属层210’的第一支撑图案214’、第一绝缘层202、第二金属层220’的第二支撑图案224’、第二电极250、第二绝缘层204、第一电极240’以及配向层206依序堆叠而成的堆叠结构。像素阵列结构200D在显示区DRB包括第一绝缘层202、第二电极250、第二绝缘层204、第一电极
240’以及配向层206依序堆叠而成的堆叠结构。如此一来，像素阵列结构200D在显示区DRB的顶面低于在支撑区SRD的顶面也低于在平台区PRB的顶面，且像素阵列结构200D在支撑区SRD的顶面可与在平台区PRB的顶面相近。
240’以及配向层206依序堆叠而成的堆叠结构。如此一来，像素阵列结构200D在显示区DRB的顶面低于在支撑区SRD的顶面也低于在平台区PRB的顶面，且像素阵列结构200D在支撑区SRD的顶面可与在平台区PRB的顶面相近。
[0123] 图6A为本发明一实施例的显示面板的局部上视示意图，而图6B为沿图6A的剖线V-V’的剖面示意图。图6A与图6B的显示面板DPA可作为图1的显示面板DP的第一间隙物40A所在处的实施方式。请参照图6A与图6B，显示面板DPA包括第一基板100、像素阵列结构200A、第二基板300、彩色滤光阵列310、对向电极320、间隙物400以及显示介质层500。第一基板100与第二基板300上下相对，且间隙物400以及显示介质层500设置于第一基板100与第二基板300之间。像素阵列结构200A配置于第一基板100上且位于第一基板100与显示介质层
500之间。彩色滤光阵列310配置于第二基板300上且位于第二基板300与显示介质层500之间。对向电极320配置于第二基板300上且位于彩色滤光阵列310与显示介质层500之间。像素阵列结构200A与对向电极320用以提供电场来驱动显示介质层500而实现显示功能。在其他实施例中，对向电极320可被省略而仅以像素阵列结构200A来提供电场以驱动显示介质层500。
500之间。彩色滤光阵列310配置于第二基板300上且位于第二基板300与显示介质层500之间。对向电极320配置于第二基板300上且位于彩色滤光阵列310与显示介质层500之间。像素阵列结构200A与对向电极320用以提供电场来驱动显示介质层500而实现显示功能。在其他实施例中，对向电极320可被省略而仅以像素阵列结构200A来提供电场以驱动显示介质层500。
[0124] 第一基板100与像素阵列结构200A可参照图2A与图2B的相关说明。具体而言，像素阵列结构200A包括第一绝缘层202、第二绝缘层204、配向层206、第一金属层210、第二金属层220、半导体层230以及第一电极240。第一金属层210包括第一信号线212以及第一支撑图案214，且第一信号线212重叠于通道层230的通道图案232并包括了作为栅极212G的第一平台图案。第二金属层220包括作为源极222S与漏极222D的第二平台图案及第二支撑图案224。半导体层230可包括位于作为栅极212G的第一平台图案与作为源极222S与漏极222D的第二平台图案之间的通道图案232。如此一来，栅极212G、通道图案232、源极222S与漏极
222D共同构成有源元件TFT。半导体层230与作为源极222S与漏极222D的第二平台图案在第一基板100上的正投影面积重叠第一信号线212的第一平台图案(栅极212G)在第一基板100上的正投影面积而定义平台区PRA。第二支撑图案224在第一基板100上的正投影面积重叠第一支撑图案214在第一基板100上的正投影面积而定义支撑区SRA。
222D共同构成有源元件TFT。半导体层230与作为源极222S与漏极222D的第二平台图案在第一基板100上的正投影面积重叠第一信号线212的第一平台图案(栅极212G)在第一基板100上的正投影面积而定义平台区PRA。第二支撑图案224在第一基板100上的正投影面积重叠第一支撑图案214在第一基板100上的正投影面积而定义支撑区SRA。
[0125] 在本实施例中，彩色滤光阵列310包括黑矩阵312与位于黑矩阵312旁的彩色滤光图案314。黑矩阵312于第一基板100上的正投影面积重叠平台区PRA与支撑区SRA在第一基板100上的正投影面积且黑矩阵312于第一基板100上的正投影面积围绕出显示区DRA。具体而言，黑矩阵312于第一基板100上的正投影面积重叠平台区PRA与支撑区SRA在第一基板100上的正投影面积的全部。显示区DRA则是指未被黑矩阵312遮挡的区域。由图6A可知，黑矩阵312于第一基板100上的正投影面积重叠了第一金属层210与第二金属层220在第一基板100上的正投影面积。彩色滤光图案314于第一基板100上的正投影面积则落在显示区DRA中。
[0126] 在平台区PRA中，像素阵列结构200A包括第一金属层210、第一绝缘层202、半导体层230、第二金属层220、第二绝缘层204以及配向层206依序堆叠而成的堆叠结构。在支撑区SRA中，像素阵列结构200A包括第一金属层210、第一绝缘层202、第二金属层220、第二绝缘层204、第一电极240以及配向层206依序堆叠而成的堆叠结构。在显示区DRA中，像素阵列结构200A包括第一绝缘层202、第二绝缘层204、第一电极240以及配向层206依序堆叠而成的堆叠结构。在本实施例中，像素阵列结构200A在平台部PRA的平台顶面TPA与在支撑区SRA的支撑顶面TSA都高于在显示区DRA的显示顶面TDA，且支撑顶面TSA与平台顶面TPA可以共平面或两者所在高度差异由0微米至0.3微米。
[0127] 间隙物400配置于第二基板300上且朝向第一基板100凸伸而抵顶于像素阵列结构200A。换言之，间隙物400的端面400T接触平台顶面TPA。由于配向层206为像素阵列结构
200A最顶部的膜层，间隙物400的端面400T接触配向层206位于平台区PRA的部分。另外，配向层206位于支撑区SRA的部分可与配向层206位于平台区PRA的部分位于差不多的高度。
200A最顶部的膜层，间隙物400的端面400T接触配向层206位于平台区PRA的部分。另外，配向层206位于支撑区SRA的部分可与配向层206位于平台区PRA的部分位于差不多的高度。
[0128] 在本实施例中，黑矩阵312在第一基板100上的正投影面积的边缘与间隙物400在第一基板100上的正投影面积的边缘之间的间隔距离G1可为7微米至25微米。另外，用于定义支撑区SRA的第二支撑图案224至用于定义平台区PRA的源极222S之间的间隔距离G2不大于间隙物400在端面400T的宽度W400。如此一来，若显示面板DPA受外力作用导致间隙物400位移时，像素阵列结构200A在支撑区SRA的堆叠结构可以提供支撑作用，避免间隙物400接触像素阵列结构200A在显示区DRA的配向层206。因此，配向层206不容易受损，可正常的提供配向作用。如此一来，显示面板DPA可具有理想的品质，且可呈现符合需求的显示效果。
[0129] 图7A为本发明一实施例的显示面板的局部上视示意图，而图7B为沿图7A的剖线VI-VI’的剖面示意图。图7A与图7B的显示面板DPB类似图6A与图6B的显示面板DPA，且可作为图1的显示面板DP的第一间隙物40A所在处的实施方式。请参照图7A与图7B，显示面板DPB包括第一基板100、像素阵列结构200B、第二基板300、彩色滤光阵列310、平坦层330、间隙物400以及显示介质层500。具体而言，显示面板DPB不同于显示面板DPA之处在于，显示面板DPB不具有图6B中所示的对向电极320，但第二基板300上设置有平坦层330，其中平坦层330的材质可包括透明的绝缘材料，且间隙物400配置于平坦层330上。此外，显示面板DPB以图
3A与图3B的像素阵列结构200B取代显示面板DPA中的像素阵列结构200A。
3A与图3B的像素阵列结构200B取代显示面板DPA中的像素阵列结构200A。
[0130] 像素阵列结构200B包括第一绝缘层202、第二绝缘层204、配向层206、第一金属层210、第二金属层220、半导体层230、第一电极240’以及第二电极250。第一金属层210包括第一信号线212以及第一支撑图案214，且第一信号线212重叠于半导体层230的通道图案232并包括了作为栅极212G的第一平台图案。第二金属层220包括作为源极222S与漏极222D的第二平台图案及第二支撑图案224。栅极212G、通道图案232、源极222S与漏极222D共同构成有源元件TFT。像素阵列结构200B具有平台区PRA、支撑区SRB以及显示区DRB，其中平台区PRA对应于其他构件的关系可参照图6A与图6B的实施例。支撑区SRB以及显示区DRB不同于图6A与图6B的实施例之处在于，显示面板DPB的像素阵列结构200B于支撑区SRB以及显示区DRB中更包括第二电极250，且第一电极240’可具有多个狭缝240’S。
[0131] 图8A为本发明一实施例的显示面板的局部上视示意图，而图8B为沿图8A的剖线VII-VII’的剖面示意图。图8A与图8B的显示面板DPC类似图6A与图6B的显示面板DPA，且可作为图1的显示面板DP的第一间隙物40A所在处的实施方式。请参照图8A与图8B，显示面板DPC包括第一基板100、像素阵列结构200A、第二基板300、彩色滤光阵列310、对向电极320、间隙物400’以及显示介质层500。具体而言，像素阵列结构200A包括第一绝缘层202、第二绝缘层204、配向层206、第一金属层210、第二金属层220、半导体层230以及第一电极240。第一金属层210包括第一信号线212以及第一支撑图案214，且第一信号线212重叠于半导体层230的通道图案232并包括了作为栅极212G的第一平台图案。第二金属层220包括作为源极
222S与漏极222D的第二平台图案及第二支撑图案224。栅极212G、通道图案232、源极222S与漏极222D共同构成有源元件TFT。像素阵列结构200A具有平台区PRA、支撑区SRA以及显示区DRA。显示面板DPC不同于显示面板DPA之处在于，间隙物400’于第一基板100上的正投影面积不但重叠平台区PRA在第一基板100上的正投影面积，还重叠定义支撑区SRA的第二支撑图案224在第一基板100上的正投影面积。
222S与漏极222D的第二平台图案及第二支撑图案224。栅极212G、通道图案232、源极222S与漏极222D共同构成有源元件TFT。像素阵列结构200A具有平台区PRA、支撑区SRA以及显示区DRA。显示面板DPC不同于显示面板DPA之处在于，间隙物400’于第一基板100上的正投影面积不但重叠平台区PRA在第一基板100上的正投影面积，还重叠定义支撑区SRA的第二支撑图案224在第一基板100上的正投影面积。
[0132] 图9A为本发明一实施例的显示面板的局部上视示意图，而图9B为沿图9A的剖线VIII-VIII’的剖面示意图。图9A与图9B的显示面板DPD类似图7A与图7B的显示面板DPB，且可作为图1的显示面板DP的第一间隙物40A所在处的实施方式。请参照图9A与图9B，显示面板DPD包括第一基板100、像素阵列结构200B、第二基板300、包括黑矩阵312的彩色滤光阵列310、平坦层330、间隙物400’以及显示介质层500，其中间隙物400’配置于平坦层330上。具体而言，像素阵列结构200B包括第一绝缘层202、第二绝缘层204、配向层206、第一金属层
210、第二金属层220、半导体层230、第一电极240’以及第二电极250。第一金属层210包括第一信号线212以及第一支撑图案214，且第一信号线212重叠于半导体层230的通道图案232并包括了作为栅极212G的第一平台图案。第二金属层220包括作为源极222S与漏极222D的第二平台图案及第二支撑图案224。栅极212G、通道图案232、源极222S与漏极222D共同构成有源元件TFT。像素阵列结构200B具有平台区PRA、支撑区SRB以及显示区DRB，其中平台区PRA对应于其他构件的关系可参照图7A与图7B的实施例。第一电极240’与第二电极250配置于像素阵列结构200B的支撑区SRB以及显示区DRB中，且第一电极240’可具有多个狭缝240’S。显示面板DPD不同于显示面板DPA之处在于，间隙物400’于第一基板100上的正投影面积不但重叠平台区PRA在第一基板100上的正投影面积，还重叠像素阵列结构200B中用于定义支撑区SRB的第二支撑图案224在第一基板100上的正投影面积。
210、第二金属层220、半导体层230、第一电极240’以及第二电极250。第一金属层210包括第一信号线212以及第一支撑图案214，且第一信号线212重叠于半导体层230的通道图案232并包括了作为栅极212G的第一平台图案。第二金属层220包括作为源极222S与漏极222D的第二平台图案及第二支撑图案224。栅极212G、通道图案232、源极222S与漏极222D共同构成有源元件TFT。像素阵列结构200B具有平台区PRA、支撑区SRB以及显示区DRB，其中平台区PRA对应于其他构件的关系可参照图7A与图7B的实施例。第一电极240’与第二电极250配置于像素阵列结构200B的支撑区SRB以及显示区DRB中，且第一电极240’可具有多个狭缝240’S。显示面板DPD不同于显示面板DPA之处在于，间隙物400’于第一基板100上的正投影面积不但重叠平台区PRA在第一基板100上的正投影面积，还重叠像素阵列结构200B中用于定义支撑区SRB的第二支撑图案224在第一基板100上的正投影面积。
[0133] 图10A为本发明一实施例的显示面板的局部上视示意图，而图10B为沿图10A的剖线IX-IX’的剖面示意图。图10A与图10B的显示面板DPE类似图6A与图6B的显示面板DPA，且可作为图1的显示面板DP的第一间隙物40A所在处的实施方式。请参照图10A与图10B，显示面板DPE包括第一基板100、像素阵列结构200C、第二基板300、彩色滤光阵列310’、对向电极320、间隙物402以及显示介质层500。具体而言，显示面板DPE不同于显示面板DPA之处在于，显示面板DPE以图4A与图4B的像素阵列结构200C取代显示面板DPA中的像素阵列结构200A。
[0134] 像素阵列结构200C包括第一绝缘层202、第二绝缘层204、配向层206、第一金属层210’、第二金属层220’、半导体层230’以及第一电极240。第一金属层210’包括第一信号线
212以及第一支撑图案214’，其中第一信号线212的一部份构成栅极212G而另一部分构成第一平台图案212P。第二金属层220’包括源极222S、漏极222D、第二平台图案222P以及第二支撑图案224’。半导体层230’包括通道图案232与半导体图案234。在本实施例中，栅极212G、通道图案232、源极222S与漏极222D共同构成有源元件TFT。
212以及第一支撑图案214’，其中第一信号线212的一部份构成栅极212G而另一部分构成第一平台图案212P。第二金属层220’包括源极222S、漏极222D、第二平台图案222P以及第二支撑图案224’。半导体层230’包括通道图案232与半导体图案234。在本实施例中，栅极212G、通道图案232、源极222S与漏极222D共同构成有源元件TFT。
[0135] 像素阵列结构200C具有平台区PRB、支撑区SRC以及显示区DRA，其中显示区DRA对应于其他构件的关系可参照图6A与图6B的实施例。第二平台图案222P以及半导体图案234在第一基板100上的正投影面积重叠于第一平台图案212P在第一基板100上的正投影面积而定义平台区PRB。第二支撑图案224'在第一基板100上的正投影面积重叠于第一支撑图案214’在第一基板100上的正投影面以而定义支撑区SRC。显示面板DPE的像素阵列结构200C中，平台区PRB与有源元件TFT位于第一信号线212的不同部位上。另外，支撑区SRC则对应的设置于平台区PRB周边而不在有源元件TFT周边。间隙物402配置于第二基板300上且朝向第一基板100凸伸而抵顶于像素阵列结构200C。换言之，间隙物402的端面402T接触配向层206位于平台区PRB的部分。间隙物402在第一基板100上的正投影面积不重叠有源元件TFT在第一基板100上的正投影面积。另外，配向层206位于支撑区SRC的部分可与配向层206位于平台区PRB的部分位于差不多的高度。
[0136] 在本实施例中，彩色滤光阵列310’的黑矩阵312’的轮廓设置成可遮挡住有源元件TFT、平台区PRB以及支撑区SRC。黑矩阵312’在第一基板100上的正投影面积的边缘与间隙物402在第一基板100上的正投影面积的边缘之间的间隔距离G3可为7微米至25微米。若显示面板DPE受外力作用导致间隙物402位移时，像素阵列结构200C在支撑区SRC的堆叠结构可以提供支撑作用，避免间隙物402接触像素阵列结构200C在显示区DRA的配向层206。因此，配向层206不容易受损，可正常的提供配向作用。如此一来，显示面板DPE可具有理想的品质，且可呈现符合需求的显示效果。
[0137] 图11A为本发明一实施例的显示面板的局部上视示意图，而图11B为沿图11A的剖线X-X’的剖面示意图。图11A与图11B的显示面板DPF类似图10A与图10B的显示面板DPE，且可作为图1的显示面板DP的第一间隙物40A所在处的实施方式。请参照图11A与图11B，显示面板DPF包括第一基板100、像素阵列结构200D、第二基板300、包括黑矩阵312’与彩色滤光图案314的彩色滤光阵列310’、平坦层330、间隙物402以及显示介质层500。具体而言，显示面板DPF不同于显示面板DPE之处在于，显示面板DPF不具有对向电极320，但第二基板300上设置有平坦层330，其中平坦层330的材质可包括透明的绝缘材料，且间隙物402配置于平坦层330上。此外，显示面板DPF以图5A与图5B的像素阵列结构200D取代显示面板DPE中的像素阵列结构200C。
[0138] 像素阵列结构200D包括第一绝缘层202、第二绝缘层204、配向层206、第一金属层210’、第二金属层220’、半导体层230’、第一电极240’以及第二电极250。第一金属层210’包括第一信号线212以及第一支撑图案214’，其中第一信号线212的一部份构成栅极212G而另一部分构成第一平台图案212P。第二金属层220’包括源极222S、漏极222D、第二平台图案
222P以及第二支撑图案224’。半导体层230’包括通道图案232与半导体图案234。在本实施例中，栅极212G、通道图案232、源极222S与漏极222D共同构成有源元件TFT。第二平台图案
222P以及半导体图案234在第一基板100上的正投影面积重叠于第一平台图案212P在第一基板100上的正投影面积而定义平台区PRB。第二支撑图案224'在第一基板100上的正投影面积重叠于第一支撑图案214’在第一基板100上的正投影面以而定义支撑区SRC。像素阵列结构200D未被黑矩阵312’遮蔽的区域为显示区DRB。另外，第一电极240’与第二电极250配置于像素阵列结构200D于支撑区SRD以及显示区DRB中，且第一电极240’可具有多个狭缝
240’S。
222P以及第二支撑图案224’。半导体层230’包括通道图案232与半导体图案234。在本实施例中，栅极212G、通道图案232、源极222S与漏极222D共同构成有源元件TFT。第二平台图案
222P以及半导体图案234在第一基板100上的正投影面积重叠于第一平台图案212P在第一基板100上的正投影面积而定义平台区PRB。第二支撑图案224'在第一基板100上的正投影面积重叠于第一支撑图案214’在第一基板100上的正投影面以而定义支撑区SRC。像素阵列结构200D未被黑矩阵312’遮蔽的区域为显示区DRB。另外，第一电极240’与第二电极250配置于像素阵列结构200D于支撑区SRD以及显示区DRB中，且第一电极240’可具有多个狭缝
240’S。
[0139] 图12A为本发明一实施例的显示面板的局部上视示意图，而图12B为沿图12A的剖线XI-XI’的剖面示意图。图12A与图12B的显示面板DPG类似图10A与图10B的显示面板DPE，且可作为图1的显示面板DP的第一间隙物40A所在处的实施方式。请参照图12A与图12B，显示面板DPG包括第一基板100、像素阵列结构200C、第二基板300、包括黑矩阵312’与彩色滤光图案314的彩色滤光阵列310’、对向电极320、间隙物402’以及显示介质层500。
[0140] 像素阵列结构200C包括第一绝缘层202、第二绝缘层204、配向层206、第一金属层210’、第二金属层220’、半导体层230’以及第一电极240。第一金属层210’包括第一信号线
212以及第一支撑图案214’，其中第一信号线212的一部份构成栅极212G而另一部分构成第一平台图案212P。第二金属层220’包括源极222S、漏极222D、第二平台图案222P以及第二支撑图案224’。半导体层230’包括通道图案232与半导体图案234。在本实施例中，栅极212G、通道图案232、源极222S与漏极222D共同构成有源元件TFT。
212以及第一支撑图案214’，其中第一信号线212的一部份构成栅极212G而另一部分构成第一平台图案212P。第二金属层220’包括源极222S、漏极222D、第二平台图案222P以及第二支撑图案224’。半导体层230’包括通道图案232与半导体图案234。在本实施例中，栅极212G、通道图案232、源极222S与漏极222D共同构成有源元件TFT。
[0141] 像素阵列结构200C具有平台区PRB、支撑区SRC以及显示区DRA，其中显示区DRA对应于其他构件的关系可参照图6A与图6B的实施例。第二平台图案222P以及半导体图案234在第一基板100上的正投影面积重叠于第一平台图案212P在第一基板100上的正投影面积而定义平台区PRB。第二支撑图案224'在第一基板100上的正投影面积重叠于第一支撑图案214’在第一基板100上的正投影面以而定义支撑区SRC。显示面板DPE的像素阵列结构200C中，平台区PRB与有源元件TFT位于第一信号线212的不同部位上。
[0142] 具体而言，显示面板DPG不同于显示面板DPE之处主要在于，间隙物402’于第一基板100上的正投影面积不但重叠平台区PRB在第一基板100上的正投影面积，还重叠支撑区SRC在第一基板100上的正投影面积。具体来说，间隙物402’于第一基板100上的正投影面积重叠了像素阵列结构200C中用于定义支撑区SRC的第二支撑图案224’在第一基板100上的正投影面积。
[0143] 图13A为本发明一实施例的显示面板的局部上视示意图，而图13B为沿图13A的剖线XII-XII’的剖面示意图。图13A与图13B的显示面板DPH类似图11A与图11B的显示面板DPF，且可作为图1的显示面板DP的第一间隙物40A所在处的实施方式。请参照图13A与图13B，显示面板DPH包括第一基板100、像素阵列结构200B、第二基板300、包括黑矩阵312’与彩色滤光层314的彩色滤光阵列310’、平坦层330、间隙物402’以及显示介质层500，其中间隙物402’配置于平坦层330上。
[0144] 具体而言，像素阵列结构200D包括第一绝缘层202、第二绝缘层204、配向层206、第一金属层210’、第二金属层220’、半导体层230’、第一电极240’以及第二电极250。第一金属层210’包括第一信号线212以及第一支撑图案214’，其中第一信号线212的一部份构成栅极212G而另一部分构成第一平台图案212P。第二金属层220’包括源极222S、漏极222D、第二平台图案222P以及第二支撑图案224’。半导体层230’包括通道图案232与半导体图案234。在本实施例中，栅极212G、通道图案232、源极222S与漏极222D共同构成有源元件TFT。第二平台图案222P以及半导体图案234在第一基板100上的正投影面积重叠于第一平台图案212P在第一基板100上的正投影面积而定义平台区PRB。第二支撑图案224'在第一基板100上的正投影面积重叠于第一支撑图案214’在第一基板100上的正投影面以而定义支撑区SRD。像素阵列结构200D未被黑矩阵312’遮蔽的区域为显示区DRB。
[0145] 显示面板DPH不同于显示面板DPF之处在于，间隙物402’于第一基板100上的正投影面积不但重叠平台区PRB在第一基板100上的正投影面积，还重叠像素阵列结构200D中用于定义支撑区SRD的第二支撑图案224’在第一基板100上的正投影面积。
[0146] 图14A为本发明一实施例的显示面板的局部上视示意图，而图14B为沿图14A的剖线XIII-XIII’的剖面示意图。图14A与图14B的显示面板DPI类似图6A与图6B的显示面板DPA。请参照图14A与图14B，显示面板DPI包括第一基板100、像素阵列结构200A、第二基板300、包括黑矩阵312与彩色滤光图案314的彩色滤光阵列310、对向电极320、间隙物404以及显示介质层500。
[0147] 像素阵列结构200A包括第一绝缘层202、第二绝缘层204、配向层206、第一金属层210、第二金属层220、半导体层230以及第一电极240。第一金属层210包括第一信号线212以及第一支撑图案214，且第一信号线212重叠于半导体层230的通道图案232并包括了作为栅极212G的第一平台图案。第二金属层220包括作为源极222S与漏极222D的第二平台图案及第二支撑图案224。栅极212G、通道图案232、源极222S与漏极222D共同构成有源元件TFT。
[0148] 像素阵列结构200A具有平台区PRA、支撑区SRA以及显示区DRA。具体而言，显示面板DPI不同于显示面板DPA之处在于，间隙物404并不接触像素阵列结构200A，且显示面板DPI可作为图1的显示面板DP的第二间隙物40B所在处的实施方式。
[0149] 图15A为本发明一实施例的显示面板的局部上视示意图，而图15B为沿图15A的剖线XIV-XIV’的剖面示意图。图15A与图15B的显示面板DPJ类似图7A与图7B的显示面板DPB。请参照图14A与图14B，显示面板DPJ包括第一基板100、像素阵列结构200B、第二基板300、包括黑矩阵312与彩色滤光图案314的彩色滤光阵列310、平坦层330、间隙物404以及显示介质层500，其中间隙物404配置于平坦层330上。
[0150] 像素阵列结构200B包括第一绝缘层202、第二绝缘层204、配向层206、第一金属层210、第二金属层220、半导体层230、第一电极240’以及第二电极250。第一金属层210包括第一信号线212以及第一支撑图案214，且第一信号线212重叠于半导体层230的通道图案232并包括了作为栅极212G的第一平台图案。第二金属层220包括作为源极222S与漏极222D的第二平台图案及第二支撑图案224。栅极212G、通道图案232、源极222S与漏极222D共同构成有源元件TFT。
[0151] 像素阵列结构200B具有平台区PRA、支撑区SRB以及显示区DRB，其中平台区PRA、支撑区SRB以及显示区DRB可参照前述实施例的描述。第一电极240’与第二电极250配置于像素阵列结构200B的支撑区SRB以及显示区DRB中，且第一电极240’可具有多个狭缝240’S。具体而言，显示面板DPJ不同于显示面板DPB之处在于，间隙物404并不接触像素阵列结构200B，且可作为图1的显示面板DP的第二间隙物40B所在处的实施方式。
[0152] 图16A为本发明一实施例的显示面板的局部上视示意图，而图16B为沿图16A的剖线XV-XV’的剖面示意图。图16A与图16B的显示面板DPK类似图14A与图14B的显示面板DPI，且可作为图1的显示面板DP的第二间隙物40B所在处的实施方式。请参照图16A与图16B，显示面板DPK包括第一基板100、像素阵列结构200A、第二基板300、包括黑矩阵312与彩色滤光图案314的彩色滤光阵列310、对向电极320、间隙物404’以及显示介质层500。具体而言，显示面板DPK不同于显示面板DPI之处在于，间隙物404’于第一基板100上的正投影面积不但重叠平台区PRA在第一基板100上的正投影面积，还重叠支撑区SRA在第一基板100上的正投影面积。具体来说，间隙物404’于第一基板100上的正投影面积重叠了像素阵列结构200A中用于定义支撑区SRA的第二支撑图案224在第一基板100上的正投影面积。
[0153] 图17A为本发明一实施例的显示面板的局部上视示意图，而图17B为沿图17A的剖线XVI-XVI’的剖面示意图。图17A与图17B的显示面板DPL类似图15A与图15B的显示面板DPJ，且可作为图1的显示面板DP的第二间隙物40B所在处的实施方式。请参照图17A与图17B，显示面板DPL包括第一基板100、像素阵列结构200B、第二基板300、包括黑矩阵312与彩色滤光图案314的彩色滤光阵列310、平坦层330、间隙物404’以及显示介质层500，其中间隙物404’配置于平坦层330上。具体而言，像素阵列结构200B具有平台区PRA、支撑区SRB以及显示区DRB，其中显示面板DPL不同于显示面板DPJ之处在于，间隙物404’于第一基板100上的正投影面积不但重叠平台区PRA在第一基板100上的正投影面积，还重叠支撑区SRB在第一基板100上的正投影面积。具体来说，间隙物404’于第一基板100上的正投影面积重叠了像素阵列结构200B中用于定义支撑区SRB的第二支撑图案224在第一基板100上的正投影面积。
[0154] 图18A为本发明一实施例的显示面板的局部上视示意图，而图18B为沿图18A的剖线XVII-XVII’的剖面示意图。图18A与图18B的显示面板DPM类似图10A与图10B的显示面板DPE。请参照图18A与图18B，显示面板DPM包括第一基板100、像素阵列结构200C、第二基板300、包括黑矩阵312’与彩色滤光图案314的彩色滤光阵列310’、对向电极320、间隙物406以及显示介质层500。像素阵列结构200C依据堆叠结构而具有平台区PRB与支撑区SRC，且像素阵列结构200C未被黑矩阵遮蔽的区域为显示区DRA。具体而言，显示面板DPM不同于显示面板DPE之处在于，间隙物406并不接触像素阵列结构200C，且显示面板DPM可作为图1的显示面板DP的第二间隙物40B所在处的实施方式。间隙物406在第一基板100上的正投影面积重叠了定义平台区PRB的第二平台图案222P在第一基板100上的正投影面积。不过，间隙物406的端面406T与像素阵列结构200C在平台部PRB的平台顶面TPB相隔一距离而无接触。在其他的实施例中，间隙物406的宽度随设计需求可增加，使得间隙物406在第一基板100上的正投影面积也重叠定义出支撑区SRC的第二支撑图案224’在第一基板100上的正投影面积。
[0155] 图19A为本发明一实施例的显示面板的局部上视示意图，而图19B为沿图19A的剖线XVIII-XVIII’的剖面示意图。图19A与图19B的显示面板DPN类似图18A与图18B的显示面板DPM，且可作为图1的显示面板DP的第二间隙物40B所在处的实施方式。请参照图19A与图19B，显示面板DPN包括第一基板100、像素阵列结构200D、第二基板300、包括黑矩阵312’与彩色滤光图案314的彩色滤光阵列310’、平坦层330、、间隙物406以及显示介质层500。具体而言，显示面板DPN不同于显示面板DPM之处在于，显示面板DPN不具有对向电极320，但第二基板300上设置有平坦层330，其中平坦层330的材质可包括透明的绝缘材料，且间隙物406配置于平坦层330上。此外，显示面板DPN以图5A与图5B的像素阵列结构200D取代显示面板DPM中的像素阵列结构200C。
[0156] 像素阵列结构200D具有平台区PRB、支撑区SRD以及显示区DRB，其中第一基板100与像素阵列结构200D的具体结构可参照图5A与图5B的相关描述。同时，第二基板300、彩色滤光阵列310’、对向电极320以及显示介质层500可参照图10A与图10B的相关描述，而间隙物406可参照图18A与图18B的相关描述。具体而言，显示面板DPN的像素阵列结构200D于支撑区SRD以及显示区DRB中更包括第二电极250，且第一电极240’可具有多个狭缝240’S。在本实施例与图18A提18B的实施例中，间隙物406在第一基板100上的正投影面积大致对应于定义出平台区PRB的第二平台图案222P在第一基板100上的正投影面积。不过，在其他的实施例中，间隙物406的宽度随设计需求可增加，使得间隙物406在第一基板100上的正投影面积也重叠定义出支撑区SRD的第二支撑图案224’在第一基板100上的正投影面积。
[0157] 图20A为本发明一实施例的显示面板的局部上视示意图，而图20B为沿图20A的剖线XIX-XIX’的剖面示意图。图20A与图20B的显示面板DPX包括第一基板100、像素阵列结构200E、第二基板300、包括黑矩阵312’与彩色滤光图案314的彩色滤光阵列310’、对向电极
320、间隙物408以及显示介质层500。第二基板300、彩色滤光阵列310’、对向电极320以及显示介质层500可参照图10A与图10B的相关描述，而在此不另重述。显示面板DPX中，像素阵列结构200E具有平台区PRC、支撑区SRA以及显示区DRA，其中支撑区SRA以及显示区DRA对应于其他构件的关系可参照图4A与图4B的相关说明。
320、间隙物408以及显示介质层500。第二基板300、彩色滤光阵列310’、对向电极320以及显示介质层500可参照图10A与图10B的相关描述，而在此不另重述。显示面板DPX中，像素阵列结构200E具有平台区PRC、支撑区SRA以及显示区DRA，其中支撑区SRA以及显示区DRA对应于其他构件的关系可参照图4A与图4B的相关说明。
[0158] 具体而言，像素阵列结构200E包括第一绝缘层202、第二绝缘层204、配向层206、第一金属层210’、第二金属层220”、半导体层230以及第一电极240。第一金属层210’、半导体层230、第二金属层220”以及第一电极240依序堆叠于第一基板100上。第一绝缘层202配置于第一金属层210’与第二金属层220”之间，第二绝缘层204配置于第二金属层220”以及第一电极240之间。配向层206则覆盖第一电极240。半导体层230虽未于图20B中示出，但半导体层230可以设置于第一绝缘层202与第二金属层220”之间。
[0159] 第一金属层210’包括第一信号线212以及第一支撑图案214’，其中第一信号线212的一部份构成栅极212G而另一部分构成第一平台图案212P。第二金属层220”包括源极222S、漏极222D以及第二支撑图案224’。半导体层230包括通道图案232。在本实施例中，栅极212G、通道图案232、源极222S与漏极222D共同构成有源元件TFT，且有源元件TFT的具体配置方式可参照前述图2A与图2B的相关说明。
[0160] 在本实施例中，第一信号线212的第一平台图案212P在第一基板100上的正投影面积重叠于间隙物408在第一基板100上的正投影面积而定义平台部PRC。具体而言，第一平台图案212P可定义为第一信号线212在第一基板100上的正投影面积重叠于间隙物408在第一基板100上的正投影面积的部分。第一支撑图案214’则位于第一平台图案212P周边，且第二支撑图案224’在第一基板100上的正投影面积重叠第一支撑图案214’在第一基板100上的正投影面积而定义支撑区SRC。显示区DRA则由黑矩阵312’定义出来，且支撑区SRC位于显示区DRA与平台区PRC之间。第二金属层220”可以都不存在支撑区SRC与显示区DRA，
[0161] 在此，第二金属层220”既不存在显示区DRA中，也完全位于平台区PRC之外。换言之，第二金属层220”在第一基板100的正投影面积完全位于间隙物408在第一基板100上的正投影面积之外。如此，像素阵列结构200E在平台区PRC的平台顶面TPC与第一基板100可相隔第四距离D4，像素阵列结构200E在支撑区SRC具有的支撑顶面TSC与第一基板100相隔第五距离D5，且第四距离D4小于第五距离D5。如此一来，间隙物408的端面408T即使与支撑顶面TSC相同高度，间隙物408仍不会接触像素阵列结构200E。在部分的实施例中，间隙物408的端面408T到第一基板100的距离不小于像素阵列结构200E在支撑区SRC的支撑顶面到第一基板100的距离。另外，显示面板DPX应用于图1的显示面板DP以实施第二间隙物40B的配置方式时，第二间隙物40B可与第一间隙物40A具有相同的高度，这有助于简化显示面板DP的制作流程。
[0162] 图21A为本发明一实施例的显示面板的局部上视示意图，而图21B为沿图21A的剖线XX-XX’的剖面示意图。图21A与图21B的显示面板DPY类似图20A与图20B的显示面板DPX，且可作为图1的显示面板DP的第二间隙物40B所在处的实施方式。请参照图21A与图21B，显示面板DPY包括第一基板100、像素阵列结构200F、第二基板300、包括黑矩阵312’与彩色滤光图案314的彩色滤光阵列310’、平坦层330、间隙物408以及显示介质层500，其中间隙物408配置于平坦层330上。第一基板100、第二基板300、彩色滤光阵列310’、对向电极320、间隙物408以及显示介质层500可参照图20A与图20B的相关描述，而在此不另重述。具体而言，显示面板DPY不同于显示面板DPX之处在于，像素阵列结构200F具有平台区PRC、支撑区SRD以及显示区DRB，其中平台区PRC对应于其他构件的关系可参照图20A与图20B的实施例。支撑区SRD以及显示区DRB不同于图20A与图20B的实施例之处在于，显示面板DPY的像素阵列结构200F于支撑区SRD以及显示区DRB中更包括第二电极250，且第一电极240’可具有多个狭缝240’S。
[0163] 根据前述实施例，像素阵列结构200A、200B、200C与200D中的任一者可应用于图1的显示面板DP中对应于第一间隙物40A中的像素阵列结构20，而像素阵列结构200A、200B、200C、200D、200E与200F中的任一者可应用于图1的显示面板DP中对应于第二间隙物40B中的像素阵列结构20。具体而言，图1的显示面板DP中对应于第一间隙物40A中的结构可由显示面板DPA、DPB、DPC、DPD、DPE、DPF、DPG、DPH或其替代者来实施，而图1的显示面板DP中对应于第二间隙物40B中的结构可由显示面板DPI、DPJ、DPK、DPL、DPM、DPN、DPX、DPY或其替代者来实施。当图1的显示面板DP中对应于第一间隙物40A中的结构可由显示面板DPA、DPC、DPE、DPG或其替代者来实施时，图1的显示面板DP中对应于第二间隙物40B中的结构可由显示面板DPI、DPK、DPM、DPX或其替代者来实施。当图1的显示面板DP中对应于第一间隙物40A中的结构可由显示面板DPB、DPD、DPF、DPH或其替代者来实施时，图1的显示面板DP中对应于第二间隙物40B中的结构可由显示面板DPJ、DPL、DPN、DPY或其替代者来实施。
[0164] 综上所述，本发明实施例的显示面板中，利用像素阵列结构的多个膜层堆叠出对应于间隙物的平台区以及位于平台区周边的支撑区，且使得像素阵列结构在显示区的顶表面低于支撑区的顶表面。如此一来，间隙物位移时，不容易接触于像素阵列结构在显示区的顶表面，这有助于避免像素阵列结构在显示区的顶表面受损而可使显示面板具有理想的品质。
| 标题 | 发布/更新时间 | 阅读量 |
|---|---|---|
| 像素阵列、聚合物稳定配向液晶显示面板以及光电装置 | 2020-05-11 | 341 |
| 液晶显示面板及液晶显示装置 | 2020-05-12 | 129 |
| 一种阵列基板制备方法、阵列基板及液晶显示面板 | 2020-05-08 | 989 |
| 环形波长渐变滤光片和压缩感知的高光谱成像系统及方法 | 2020-05-11 | 971 |
| 一种显示面板及电子装置 | 2020-05-12 | 744 |
| LCD显示装置、OLED显示装置 | 2020-05-12 | 370 |
| 图像拾取设备、图像拾取方法和图像处理设备 | 2020-05-11 | 362 |
| 触控面板及其制造方法 | 2020-05-11 | 796 |
| 显示面板 | 2020-05-12 | 586 |
| 一种彩色电子墨水显示屏的上层结构 | 2020-05-08 | 783 |
高效检索全球专利专利汇是专利免费检索,专利查询,专利分析-国家发明专利查询检索分析平台，是提供专利分析，专利查询，专利检索等数据服务功能的知识产权数据服务商。
我们的产品包含105个国家的1.26亿组数据，免费查、免费专利分析。
分析报告
专利汇分析报告产品可以对行业情报数据进行梳理分析，涉及维度包括行业专利基本状况分析、地域分析、技术分析、发明人分析、申请人分析、专利权人分析、失效分析、核心专利分析、法律分析、研发重点分析、企业专利处境分析、技术处境分析、专利寿命分析、企业定位分析、引证分析等超过60个分析角度，系统通过AI智能系统对图表进行解读，只需1分钟，一键生成行业专利分析报告。
QQ群二维码
意见反馈
意见反馈