技术领域
[0001] 本
发明涉及一种编解码方法，特别是涉及一种YUV4:4:4数据的编解码方法。
背景技术
[0002] 日新月异的视频需求，催生了大压缩率H.264/265等
算法的发展。但是现在主流的压缩数字视频编解码芯片，比如海思，安霸等厂商的芯片主要用于安防监控行业，而该行业对于色彩仅仅使用YUV4:2:2甚至YUV4:2:0就可以了。而对于会议，控制中心等行业的桌面应用，YUV4:4:4色彩是刚性需求。而主流的压缩数字视频编解码芯片无法单独完成YUV4:4:4数据的编解码。
发明内容
[0003] 如何使用现有的主流压缩数字视频编解码芯片，实现YUV4:4:4
质量信号的编解码，是一项亟待解决的技术问题。
[0004] 为解决上述技术问题，本发明提供的技术方案为：
[0005] 本发明提供一种YUV4:4:4数据的编解码方法，包括步骤S1～步骤S7：
[0006] 步骤S1:获得YUV4:4:4
采样格式的24bit的第一时序数据；
[0007] 步骤S2:将第一时序数据进行缓存、重新排序，得到两组YUV4:2:2采样格式的16bit的第二中间数据；其中，两组第二中间数据的信息组合包含第一时序数据的所有
像素点的信息；
[0008] 步骤S3:将两组第二中间数据分别进行BT1120时序输出，得到两组YUV4:2:2采样格式、以BT1120输出的16bit的第二时序数据；输出的第二时序数据的时钟和第一时序数据的时钟完全一致，且两组第二时序数据的内嵌时序完全一致；
[0009] 步骤S4:将每组第二时序数据分别进行
数据压缩，得到相应的YUV4:2:0采样格式、12bit的第三时序数据；
[0010] 步骤S5:解压缩两组第三时序数据，并进行BT1120时序输出，还原得到两组YUV4:2:2采样格式、以BT1120输出的16bit的第二时序数据；
[0011] 步骤S6:通过内部数据重整，将两组第二时序数据反向还原为YUV4:4:4采样格式的24bit的第一时序数据。
[0012] 优选地，本发明的YUV4:4:4数据的编解码方法，
[0013] 第一时序数据的存储格式为：8列Y，8列U，8列V；
[0014] 第一组的第二时序数据的存储格式为：第一行全部Y，第二行全部的偶数列V构成的4项有效V和全部的偶数列V的副本构成的4项冗余V；
[0015] 第二组的第二时序数据的存储格式为：第一行全部U，第二行全部的奇数列V构成的4项有效V和全部的奇数列V的副本构成的4项冗余V；
[0016] 两组第三时序数据的存储格式均在对应的第二时序数据的存储格式的
基础上删除了第二行的4项冗余V。
[0017] 优选地，本发明的YUV4:4:4数据的编解码方法，两组第二时序数据和两组第三时序数据的存储格式的第二行中每一有效V及其相应的冗余V之间均间隔一项V。
[0018] 优选地，本发明的YUV4:4:4数据的编解码方法，
[0019] 第一时序数据的存储格式为第一行：{Y0、Y1、Y2、Y3、Y4、Y5、Y6、Y7}第二行：{U0、U1、U2、U3、U4、U5、U6、U7}，第三行：{V0、V1、V2、V3、V4、V5、V6、V7}；
[0020] 第一组的第二时序数据的存储格式为：{Y0、Y1、Y2、Y3、Y4、Y5、Y6、Y7}第二行：{V0、V2、V0、V2、V4、V6、V4、V6}；
[0021] 第二组的第二时序数据的存储格式为：{U0、U1、U2、U3、U4、U5、U6、U7}第二行：{V1、V3、V1、V3、V5、V7、V5、V7}；
[0022] 第一组的第三时序数据的存储格式为：{Y0、Y1、Y2、Y3、Y4、Y5、Y6、Y7}第二行：{V0、V2、V4、V6}；
[0023] 第二组的第三时序数据的存储格式为：{U0、U1、U2、U3、U4、U5、U6、U7}第二行：{V1、V3、V5、V7}。
[0024] 优选地，本发明的YUV4:4:4数据的编解码方法，步骤S1包括通过HDMI phy芯片将输入的HDMI源信号转换为YUV4:4:4采样格式的24bit的第一时序数据；步骤S6还包括将反向还原得到的第一时序数据通过HDMI phy芯片将第一时序数据还原为HDMI源信号。
[0025] 优选地，本发明的YUV4:4:4数据的编解码方法，步骤S2、步骤S3和步骤S6均通过FPGA实现。
[0026] 优选地，本发明的YUV4:4:4数据的编解码方法，步骤S4和步骤S5具体通过压缩数字视频编解码芯片实现。
[0027] 优选地，本发明的YUV4:4:4数据的编解码方法，所述压缩数字视频编解码芯片包括海思Hi3559AV100芯片、海思Hi3519AV100芯片、海思Hi3516DV300芯片、海思Hi3516CV500芯片、安霸A7LA50芯片、安霸A7LA70芯片、安霸A12LA55芯片和安霸A12LA75芯片中的任一种。
[0028] 本发明具有的优点或者有益效果：
[0029] 本发明提供的YUV4:4:4数据的编解码方法，通过将YUV4:4:4数据经缓存、重新排序，BT1120时序输出得到主流压缩数字视频编解码芯片能够接受的两组YUV4:2:2采样格式、以BT1120输出的16bit的第二时序数据，然后通过主芯片的压缩和解压缩处理，最终反向还原成原YUV4:4:4数据。其中，通过主流压缩数字视频编解码芯片的编解码处理可以实现在相同的带宽下提供更加优质的图象质量；本发明提供的YUV4:4:4数据的编解码方法可以实现最低的码率达到最少的失真；通过牺牲一定的存储空间换取连续、流畅的高质量图像性能，提供了更加优质的视频播放体验。使用现有主流压缩数字视频编解码芯片，完成YUV4:4:4数据的编解码，特别适用于对于图像质量具有更高要求(YUV4:4:4图像数据)的会议、控制中心等行业的桌面应用等场景。
附图说明
[0030] 通过阅读参照以下附图对非限制性
实施例所作的详细描述，本发明及其特征、外形和优点将会变得更加明显。在全部附图中相同的标记指示相同的部分。并未刻意按照比例绘制附图，重点在于示出本发明的主旨。
[0031] 图1是本发明的一个具体实施例的YUV4:4:4数据的编解码的
流程图；
[0032] 图2是本发明的一个具体实施例的YUV4:4:4数据的编解码的流程简图。
具体实施方式
[0033] 下面结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整的说明，显然所描述的实施例仅仅是本发明的一部分实施例，而不是全部的实施例。因此，以下对附图中提供的本发明实施例中的详细描述并非旨在限制要求保护的本发明的范围，而是仅仅表示本发明的
选定实施例。基于本发明的实施例，本领域技术人员在没有作出创造性劳动的前提下所获得的所有其他实施例，都属于本发明的保护范围。
[0034] 如何使用现有的主流压缩数字视频编解码芯片，实现YUV4:4:4质量信号的编解码，是一项亟待解决的技术问题。
[0035] 实施例1
[0036] 为解决上述技术问题，实施例1提供一种YUV4:4:4数据的编解码方法，其流程图如图1所示，具体包括如下步骤：
[0037] 本发明提供一种YUV4:4:4数据的编解码方法，包括步骤S1～步骤S6：
[0038] 步骤S1:获得YUV4:4:4采样格式的24bit的第一时序数据1；
[0039] 步骤S2:将第一时序数据1进行缓存、重新排序，得到两组YUV4:2:2采样格式的16bit的第二中间数据；其中，两组第二中间数据的信息组合包含第一时序数据1的所有像素点的信息；
[0040] 步骤S3:将两组第二中间数据分别进行BT1120时序输出，得到两组YUV4:2:2采样格式、以BT1120输出的16bit的第二时序数据21、22；输出的第二时序数据21、22的时钟和第一时序数据1的时钟完全一致，且两组第二时序数据21、22的内嵌时序完全一致；
[0041] 步骤S4:将第一组的第二时序数据21进行数据压缩，得到相应的YUV4:2:0采样格式、12bit的第一组的第三时序数据31；将第二组的第二时序数据22进行数据压缩，得到相应的YUV4:2:0采样格式、12bit的第二组的第三时序数据32；
[0042] 步骤S5:解压缩第一组的第三时序数据31，并进行BT1120时序输出，还原得到YUV4:2:2采样格式、以BT1120输出的16bit的第一组的第二时序数据21’；解压缩第二组的第三时序数据32，并进行BT1120时序输出，还原得到YUV4:2:2采样格式、以BT1120输出的16bit的第二组的第二时序数据22’；
[0043] 步骤S6:通过内部数据重整，将两组第二时序数据21’和22’反向还原为YUV4:4:4采样格式的24bit的第一时序数据1’。
[0044] 本发明提供的YUV4:4:4数据的编解码方法，通过将YUV4:4:4数据经缓存、重新排序，BT1120时序输出得到主流压缩数字视频编解码芯片(即图1和图2中的主芯片)能够接受的两组YUV4:2:2采样格式、以BT1120输出的16bit的第二时序数据，然后通过主芯片的压缩和解压缩处理，最终反向还原成原YUV4:4:4数据。其中，通过主流压缩数字视频编解码芯片的编解码处理可以实现在相同的带宽下提供更加优质的图象质量；本发明提供的YUV4:4:4数据的编解码方法可以实现最低的码率达到最少的失真；通过牺牲一定的存储空间换取连续、流畅的高质量图像性能，提供了更加优质的视频播放体验。使用现有主流压缩数字视频编解码芯片，完成YUV4:4:4数据的编解码，特别适用于对于图像质量具有更高要求(YUV4:4:4图像数据)的会议、控制中心等行业的桌面应用等场景。
[0045] 优选地，本发明的YUV4:4:4数据的编解码方法，
[0046] 第一时序数据1、1’的存储格式为：8列Y，8列U，8列V；
[0047] 第一组的第二时序数据21、21’的存储格式为：第一行全部Y，第二行全部的偶数列V构成的4项有效V和全部的偶数列V的副本构成的4项冗余V；
[0048] 第二组的第二时序数据22、22’的存储格式为：第一行全部U，第二行全部的奇数列V构成的4项有效V和全部的奇数列V的副本构成的4项冗余V；
[0049] 第一组的第三时序数据31的存储格式在第一组的第二时序数据21的存储格式的基础上删除了第二行的4项冗余V；第二组的第三时序数据32的存储格式在第二组的第二时序数据22的存储格式的基础上删除了第二行的4项冗余V。
[0050] 优选地，本发明的YUV4:4:4数据的编解码方法，两组第二时序数据21、22和两组第三时序数据31、32的存储格式的第二行中每一有效V及其相应的冗余V之间均间隔一项V。
[0051] 其中，两组YUV4:2:2采样格式、以BT1120输出的16bit的第二时序数据中的4项冗余V与位于同一行的4项有效V的数据集合完全相同，对于数据的缓存和读取而言，数据提取更加方便，读取数据时基本无需等待，有利于提高运算效率，缩短步骤S2和步骤S5的耗时，同时提高了容错能
力，；另一方面，对于步骤S4而言，只需要在第二时序数据21的存储格式的第二行的基础上进行查找重复值、去除重复值处理，即可快速地删除其中的4项冗余V，得到YUV4:2:0采样格式、12bit的第三时序数据31，有利于提高运算效率，缩短步骤S4的耗时，从而提高YUV4:4:4数据的编解码的效率。
[0052] 优选地，本发明的YUV4:4:4数据的编解码方法，其中，如图1和图2所示，[0053] 第一时序数据1、1’的存储格式为第一行：{Y0、Y1、Y2、Y3、Y4、Y5、Y6、Y7}第二行：{U0、U1、U2、U3、U4、U5、U6、U7}，第三行：{V0、V1、V2、V3、V4、V5、V6、V7}；
[0054] 第一组的第二时序数据21、21’的存储格式为：{Y0、Y1、Y2、Y3、Y4、Y5、Y6、Y7}第二行：{V0、V2、V0、V2、V4、V6、V4、V6}；
[0055] 第二组的第二时序数据22、22’的存储格式为：{U0、U1、U2、U3、U4、U5、U6、U7}第二行：{V1、V3、V1、V3、V5、V7、V5、V7}；
[0056] 第一组的第三时序数据31的存储格式为：{Y0、Y1、Y2、Y3、Y4、Y5、Y6、Y7}第二行：{V0、V2、V4、V6}；
[0057] 第二组的第三时序数据32的存储格式为：{U0、U1、U2、U3、U4、U5、U6、U7}第二行：{V1、V3、V5、V7}。
[0058] 为了更好地贴合实际的场景使用需求，优选地，本发明的YUV4:4:4数据的编解码方法，步骤S1包括通过HDMI phy芯片将输入的HDMI源信号转换为YUV4:4:4采样格式的24bit的第一时序数据；步骤S6还包括将反向还原得到的第一时序数据通过HDMI phy芯片将第一时序数据还原为HDMI源信号。HDMI格式的
视频信号是一种使用最广泛的视频格式之一，并且能够方便地进行输入和输出。通过添加HDMI phy芯片可以实现HDMI源信号与YUV4:
4:4采样格式的24bit的第一时序数据之间的相互转换，能够更好地贴合实际的场景使用需求，进一步提高了使用体验。
[0059] 为了降低成本，优选地，本发明的YUV4:4:4数据的编解码方法，步骤S2、步骤S3和步骤S6均通过FPGA实现。FPGA作为一种发展最为成熟的可编程
电路元件，其在YUV4:4:4数据与YUV4:2:2数据之间的转换的方法已经十分成熟，采用小容量的FPGA即可满足本发明的使用需求，从而节省了成本。
[0060] 本发明的YUV4:4:4数据的编解码方法，步骤S4和步骤S5具体通过压缩数字视频编解码芯片(主芯片)实现。优选地，本发明的YUV4:4:4数据的编解码方法，压缩数字视频编解码芯片包括海思Hi3559AV100芯片、海思Hi3519AV100芯片、海思Hi3516DV300芯片、海思Hi3516CV500芯片、安霸A7LA50芯片、安霸A7LA70芯片、安霸A12LA55芯片和安霸A12LA75芯片中的任一种。海思和安霸的上述压缩数字视频编解码芯片均可以实现YUV4:2:2数据的编解码，并且性能稳定，性价比较高，进一步提高了YUV4:4:4数据的编解码方法的可靠性。
[0061] 以上所述仅为本发明的优选实施例，并非因此限制本发明的
专利范围，凡是利用本发明
说明书及附图内容所作的等效结构变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。
