무선디지탈 전화시스템용 가입자 유닛

제1도는 본 발명을 사용한 가입자 유닛을 도시한 도면.

제2도는 제1도에 도시된 변복조처리기의 변조기 블록선도.

제3도는 제2도에 도시된 DPSK변환 유닛의 블록선도.

제4도는 제2도에 도시된 FIR필터의 구조 및 기능 설명도.

제5도는 제1도에 도시된 보극기(補極器)의 블록선도.

제6도는 제1도에 도시된 합성장치의 블록선도.

제7도는 제1도에 도시된 시스템 입력부의 변경된 형태를 도시한 도면.

제8도는 제1도에 도시된 변복조처리기 복조기부의 볼록선도.

제9도는 제8도에 도시된 코스(course)주파수 제어 변조기의 블록선도.

제10도는 제8도에 도시된 AFC 및 기호 타이밍 모듈의 블록선도.

* 도면의 주요부분에 대한 부호의 설명

10 : 연결자 14 : SLIC

20 : codec 22 : 기저대처리기

26 : UART 30 : EEPROM

32 : RAM 38 : DAM

40 : 변복조처리기 44 : PROM

48 : 인터폴레이터(interpolator) 51 : 타이밍발생기

52 : D/A변환기 54 : 믹서(mixer)

70 : 증폭기 80 : 가변이득 증폭기

84 : 전력증폭기 88 : 안테나

100 : 수정필터 102 : IF증폭기

110 : 홀드(hold)회로 112 : A/D변환기

120,122 : 릴레이 150 : DPSK변환기

154 : FIR필터 164 : 위상정량기

200 : VCXO 모듈 204 : 합성장치

212 : 동기번역기 226 : 동기탐지기

302 : 아아크 탄젠트모듈 320 : 기호타이밍트랙킹(tracking)모듈

A/D : 아날로그/디지탈변환기 ADJ : 조정입력

AFC : 가동주파수제어 AGC :자동이득제어

BLANKING : 제어장치실행중 예정된 증폭수준으로 신호가 유지되도록 하기 위한 제어장치

CODEC : 암호기/해독기 CPE : 거래자제공의 전화기

D/A : 디지탈/아날로그 변환기 DMA : 직접 메모리접근

DPSK : 차동위상 이동입력변조 DS : 데이타선택

EEPROM : 전기적으로 지울 수 있는 판독전용기억장치

EPROM : 지울 수 있는 프로그램가능 판독전용기억장치

FIRO : 선입 선출 기억장치 FIR : 무한정 임펄스 응답

GLITCH : 바람직하지 않는 전이신호 HOLD : 보류

I : 입력위상 IF : 중간주파수

Kbps : 초당 킬로비트 nS : 나노세컨드

PAL : 프로그램가능 배열논리 PCM : 펄스코드변조

PROM : 프로그램가능 판독전용기억장치 PSK : 위상이동 입력변조

Q : 구상 RAM : 임의접근 기억장치

RELP : 잔여 여기된 선형 추정 RF : 무선주파수

R/W : 판독/기록 S/H : 표본 및 보류

SLIC : 가입자 루우프 접속회로 STROBE : 표본추출신호

UART : 법 비등기식 수신/송신기 VCXO : 전압제어 수정 발진기

XF : 다른 처리기호 신호를 전송시키기 위해 사용되는 외부 플러그 출력

본 발명은 가입자장치가 기저국과 무선연결되도록 적용되는 디지탈식 무선전화장치용 가입자장치를 제공한다. 가입자장치는 한 형태의 비트스트림(bit stream)으로부터 다른 한형태의 비트스트림으로 입출력 신호를 상호 코드화함과 에코 취소의 준비를 포함하는 다수 기능을 수행하는 기저대처리기를 갖는다. 가입자 장치는 예를 들어 사용되어질 바람직한 동작주파수에 대해 장치내 합성장치에 알리므로써 제어 마이크로프로세서로도 동작한다.

가입자장치는 또한 이에 따라 수행되거나 수신될 여러기능을 수신하고 저장하기 위한 저장수단에 연결된다.

기저대처리기는 두 처리기에 의해 동시 접속되는 것을 막는 한편 두 처리기가 상호 통신되는 직접 접속수단으로 변복조처리기에 연결되며, 이같은 장치내에서 마스터(master)로 동작하는 변복조처리기는 직접 접속수단을 통해 기저대처리기 기억장치에 접속될 수 있다.

그러나 어떤 상황에 있어서는 폐쇄수단이 제공되므로써 변복조처리기에 의한 기저대처리기의 제어가 방해를 받는다.

변복조처리기는 아날로그 신호로 변환된 주파수 번역 복합신호를 통하여 예정된 샘플속도는 그 신호를 전송한다. 이같은 아날로그 신호는 공백처리(blanking process)에 의해 일시적 중단의 영향을 받는다. 일시적 중단된 신호는 변환되고 필터되어 IF신호를 만들며 다음으로 증폭된다. 중폭된 IF신호의 주파수는 앞서 언급한 합성장치에 의해 발생된 주파수에 가산되며 결과로 발생된 RF신호는 증폭되어 안테나로 보내어진다.

가입자 유닛은 계속되는 반복 프레임을 사용하며, 각 프레임의 한 부분중에 전송하고 각 프레임의 다른 한 부분중에 수신하며, 이들 부분들이 슬롯(Slots)으로 지정된다. 기저국으로부터 수신된 어떤 신호를 기초로 하여, 기저대처리기는 가입자 유닛이 전공방식일 것인지 또는 수신방식일 것인지를 결정하는 개시신호를 발생시킨다.

시스템의 작용간 간격에는 변복조처리기로부터의 알려진 신호가 온도구성소자 크기 따위의 변동때문에 발생하는 IF신호에서의 불필요한 변동을 보상하기 위한 보정상수를 발생시키도록 귀환신호와 비교된다. 이같은 보정상수는 실제수신된 신호를 보정시키는데 사용하기 위해 저장된다.

복조중에 변조된 디지탈 신호는 시분할 다중화된 샘플 I 및 Q형태로 변복조처리기로 공급되며 디멀티플렉스된다. 디멀티플렉스된 샘플 I 및 Q는 오류를 최소화하기 위해 균등자 및 주파수 보정회로로 공급되며, 결국 시스템의 타이밍과 합성장치의 출력에서의 어떤 오류도 보정하도록 사용되는 주파수 보정신호를 만들어내는 결과를 초래케 한다.

본 발명은 기저국과 하나 또는 그 이상의 가입자국 사이에서 디지탈 시분할 회로를 사용하여 다중 정보신호를 무선전송하기 위한 통신 시스템에 관한 것이며, 특히 이와 같은 가입자국의 구조 및 기능에 관한 것이다.

하기에서는 도면을 참조하여 본 발명을 상세히 설명한다. 제1도에는 주문식 제조장치(CPE)로의 연결을 위한 연결자(10)가 도시되어 있다. 라인 페어(12)는 연결자(10)로부터 SLIC(14)로 이어져 있으며 릴레이(18)를 통하여 신호회로(16)로 연결가능하다. SLIC(14)는 회전식 다이얼, 송수화기상태, 라인검사 등등으로부터 전지전압, 과전압 보호, 신호발생, 신호탐지와 같은 여러 다양한 기능을 제공하기 위한 스탠다드 칩이다. 이는 다수 음성은 다수 음성을 입출력 신호로 분리하는 하이브리드를 내포한다.

SLIC(14)는 기저밴드(22)로부터 그리고 기저밴드로의 입출력 라인을 갖는 codec(20)에 연결되며 기저밴드로의 입력에서 아날로그 음성신호를 아날로그 음성신호 즉 64kbps u-law PCM로 변환시키며, 기저밴드로부터의 출력에서 디지탈신호를 아날로그 음성신호로 변환시킨다. 때로는 codec를 우회시킴으로 해서 SLIC(14)가 기저대처리기(22)에 직접 연결되도록함이 바람직하다. 기저대처리기는 연결자(24) 및 UART(26)를 통한 양자 택일의 접근이 있으며, 이들 연결자 및 UART는 기저대처리기는 직접적인 디지탈 연결을 제공하여 SLIC 및 codec을 우회하게 된다. 이같은 직접적인 접근연결은 두가지 목적에 기여하는 것으로, (1) 필요한 때에 디지탈신호만을 통과시키어 모든 아날로그 연결을 우회시키도륵 하며, (2) 용이한 유지 및 검사목적을 위해 처리기 및 기억장치로 직접 접근을 허용하도록 하는 것이다.

기저대처리기(22)는 여러 기능을 가지며, 그중 하나가 64kbps PCM신호를 예를 들어 잔여 여기 선형추정(RELP)에 의GO 제공되는 바와 같은 번역기록기능에 의해 14.57‥‥kbps로 변환시키는 것이다. 이는 메아리 취소를 제공하며, 추가로 예를 들어 시스템에서 사용된 합성장치로 바람직한 동작주파수에 대해 알리므로써 제어 마이크로프로세서와 같이 동작한다. 기저대처리기(22)는 선택된 비트가 그속에 저장된 다른 비트를 지우지 않고 전기적으로 지워질 수 있는 비지구성 기억장치인 일련의 EEPROM(30)뿐 아니라 자력에 의한 기억장치칩(28)에 연결된다. 이같은 EEPROM(30)은 가입자 확인번호 및 네트워크 확인번호(함께 사용되는 기저국) 모두를 저장하도록 상용된다. 추가하여, 기저대처리기(22)는 최초속도 RAM(32)에 연결되며, 이같은 최고속도 RAM으로 기저대처리기는 그 속에서 수신된 신호를 저장한다.

RAM(32)은 또한 캐쉬(cache)장치를 포함하며 추가로 RELP변환, 메아리 취소 그리고 다른 제어기능을 위한 임의접근 기억장치로 상용된다. 기저대처리기(22)는 또한 반속도(half-speed) EPROM(34)와 RELP 및 메아리 취소 기능뿐아니라 제어기능과 같은 다른 여러기능을 저장하는 전속도(full-speed) PROM(36)에 연결된다.

추가로 기저대처리기(22)는 직접 메모리 접근(DMA)(38)을 통하여 변복조처리기(40)로 연결된다.

DMA(38)는 기저대 변복조처리기 모두에 의해 RAM(32)의 동시 접근 발생을 막는다.

DMA접속은 기저대와 변복조처리기 사이에서 음성과 제어데이타를 운반하도록 사용된다. 변복조처리기(40)는 마스터로 작용하며 홀드(hold)라인(도시되지 않음)을 통하여 기저대처리기(22)를 제어한다. 변복조처리기(40)는 기저대처리기(22)에 접근하여 그 처리를 중지시키고 제어선, 주소 및 데이타버스가 삼상출력의 임피던스가 높은 상태에 있도록 하는 능력을 갖는다. 이와같이 하여 변복조처리기(40)가 DMA 공유접촉을 통하여 기저대처리기의 DMA 기억장치에 접근할 수 있도록 한다.

이는 기저대처리기의 홀드입력으로 통과된 XF 비트를 주장하는 변복조처리기에 의해 성취된다. 기저대처리기가 그 명령을 수신한 때 처리기는 현재 지시를 수행함을 끝마칠 것이며, 그 처리를 중단하고 제어데이타 및 제어버스가 높은 임피던스 상태의 삼상출력을 떠맡도록할 것이고, 홀드인정신호를 변복조처리기로 되돌려 보내도록 한다.

변복조처리기가 홀드명령을 발생시킨 직후에 기저대처리기가 홀드인정신호를 보내는 동안 변복조처리기는 계속하여 다른 작업을 수행한다. 일단 변복조처리기가 홀드인정신호를 수신하기만 하면 변복조처리기는 기저대처리기의 제어, 데이타, 그리고 주소버스를 제어하게 되며 DMA RAM(32)로 판독 또는 기록시킨다.

변복조처리기가 DMA RAM에 접근함을 끝마친 뒤에 기저대처리기에서 홀드입력을 없애며, 기저대처리기는 그만둔 처리를 다시 시작할 것이다. 기저대처리기는 또한 그 자신의 XF 비트 높이로 고정시키므로써 변복조처리기를 폐쇄시키는 가능성을 갖는다.

이같은 비트는 변복조처리기로부터 홀드와 함께 통과되어 기저대처리기가 홀드상태로 가기전 어느 점에서도 홀드라인을 무시할 수 있다. 변복조처리기는 10비트의 주소버스를 사용하며 16비트의 데이타버스를 사용한다. 변복조처리기는 또한 세개의 제어라인 strobe, R/W 그리고 DS을 사용한다. 어느 한 방향으로 작용하는 기저대처리기(22) 또는 변복조처리기(40)중 어느 하나는 상기 설명된 신호에 따라 RAM(32)으로부터 신호를 획득할 수 있다. 두 처리기는 캐쉬로 사용되도록 밑에 제쳐두었던 RAM(32)의 일부에 의해 상호통신된다. 변복조처리기(40)는 이같은 처리기를 위한 프로그램을 내포하는 접속 PROM(44)에 연결된다.

변복조처리기(40)는 변조방식으로 FIFO(46)을 통하여 보극(補極)장치(46)로 신호를 보내며, 이들 신호는 320KHz의 표본추출율을 갖는다. 보극장치(48)는 이같이 수신된 신호를 1600킬로 표본추출/초(1.6메가 표본추출/초)로 변환시키기 위해 5배하여 표본추출율을 효과적으로 증가시킨다. 적분기로 작용하는 수정필터(하기에 설명됨)와 협력하여 보극장치는 효과적으로 5개의 중간접점을 갖는 FIR필터와 비슷하다. 보극장치는 PAL(50)로 공급된다.

PAL은(50)으로 표시되며 1600킬로 표본추출/초 신호뿐 아니라 타이밍발생기(51)로부터 오는 400KHz 구형파가 공급되는 일종의 믹서(mixer)로 간주된다.

1600킬로 표본추출/초 신호는 제로 반송자와 바람직한 20KHz 대역폭을 갖는 16킬로 표본추출/초 PSK를 나타낸다. 효과적으로 PAL은 주파수 번역기로 간주될 수 있다. 400KHz 구형파로 제어되는 2 보수기능을 수행하는 것으로 배치되는 때 PAL회로는 시 다중화된 구적혼합을 효과적으로 수행하며, 200KHz너비 기저대신호에서 400KHz까지를 번역한다.

PAL(50)로부터의 출력은 디지탈신호를 아날로그 신호로 변환시키는 D/A변환기(52)로 보내어지는 시 다중화 및 주파수번역의 복소신호이다. D/A변환기(52)로부터의 출력은 믹서(54)로 공급되며, 공백발생모듈(58)로부터 장해신호 제거/공백펄스(56)가 역시 믹서(54)내로 공급된다. 장해신호에너지는 표본추출된 데이타 시스템에서 잡음에 큰 영향을 미치며, 장해신호에너지는 한 입력단어로부터 다른 한 입력단어로의 전이중에 발생된다. D/A변환기에서 각 입력비트는 그 상태에 따라 출력아날로그 수준에서의 변경을 야기시킬 수 있다. 여러 비트로부터 기인된 이같은 변경은 통상 동시에 발생하지 않으며 따라서 장해 신호를 만들지 않는다. 이같은 문제점에 대한 종래의 해결이란 D/A에 뒤이어 표본추출 및 홀드를 사용하거나 또는 장해 신호 제거 D/A를 사용하는 것이다. 그러나 이들 모두는 가격면에서 적합하지 않다.

"블랭킹(Blanking)"은 믹서의 출력을 대체로 디지탈 스위치 시간 35nS전, 130nS 후 전이 기간중에 중간 기준 수준으로 믹서의 출력을 되돌려 보내므로써 D/A출력에 발생되는 많은 장해신호를 억압시키도록 한다. 비록 블랭킹이 관건의 중심주파수로부터 떨어진 조파를 발생시킨다하더라도 비교적 빈틈없는 IF필터의 사용이 이들 조파를 제거시킨다. 이같은 블랭킹방법은 출력에서 푠본추출율 내용을 줄인다.

(60)으로 표시된 믹서로부터의 출력(54)은 잎-변환기(upconverter)(64)내의 믹서(62)로 공급된다.

믹서(62)는 (65)로 표시된 20MHz 입력을 가지며 20MHz 라인(66)과 공통이다. 믹서(62)의 출력은 20.4MHz의 결과로 생기는 출력과 함께 입력(65)로부터 20MHz와 믹서(54)로부터 수신된 400KHz 신호의 합계이다. 이같은 출력은 IF신호를 구성하며 증폭기(70)로 단지 그 합계만을 통과시키는 수정필터(68)로 공급된다.

합성장치가 (72)로 표시되며, 이같은 합성장치(72)내에는 출력(LO1)을 제공하는 합성장치 모듈이 있고,

합성장치 모듈내에는 제2회로가 제2출력(LO2)을 끌어내며 LO2의 출력은 LO1 주파수보다 5MHz가 작은 주파수로 LO1의 출력의 뒤를 좇는다. 합성장치는 기준으로서 80MHz VCOX를 사용하며, 출력(LO1)은 라인(74)을 통하여 증폭기(70)로부터 IF출력을 수신하기도 하는 믹서(76)로 공급된다. IF신호가 20.4MHz의 크기를 갖기 때문에, 예를 들어 만약 455.5MHz의 주파수가 믹서(76)의 출력에서 필요하다면, 합성장치는 435.1MHz의 주파수를 발생시키도록 동작되고 20.4MHz로 가산되는 때 필요한 주파수인 455.5MHz를 제공한다. 이같은 출력은 여러 이들 증폭기(80)에 의해 증폭된다. 기저국으로부터의 특정신호를 해독함에 있어서, 기저대처리기(22)는 라인(81)을 통하여 D/A변환기(82)를 거쳐 다양한 이득 증폭기(80)로 이득 제어 신호를 보내며, 다양한 이득증폭기(80)는 한정된 대역폭을 갖기 때문에 믹서(76)에 의해서도 발생되는 바람직하지 않은 차이 주파수를 통과시키지 않는다. 증폭기(80)의 출력은 라인(83)을 통하여 전력증폭기(84)로 보내어지며, 이같은 전력증폭기는 RF신호가 릴레이(86)를 통하여 안테나(88)로 통과하기 전에 최종 증폭을 달성한다.

유닛은 프레임이 매 45밀리세컨드마다 반복되는 시스템을 사용하며, 이같은 시스템에서 유닛은 각 프레임의 두번째 반부분중에 전송하며 첫번째 반부분중에 수신한다.

한 배치에서 반의 두 부분들은 그 길이가 같다(이들이 같은 길이를 갖을 필요는 없다). 또 다른 배치(16-장소)는 4개의 동일한 길이부분이 전체길이 전프레임 기간중에 가입자국에 이용가능하다. 4부분 각각은 슬롯으로 언급되며, 각 슬롯은 그 최초 데이타의 부분으로 슬롯내에 남아있는 데이타의 수신을 위한 타이밍을 성취하기 위해 유닛에 의해 사용되는 독특한 단어를 포함한다. 4개의 슬롯중 그 첫번째는 제1슬롯으로 기저국에 의해 임의로 지정된 슬롯을 결정하도록 사용되는 AM구멍(hole)에 의해 선행된다. AM구멍 및 독특한 단어는 기저국으로부터의 입력신호 일부이며, AM구멍의 지속시간은 특별한 RF채널이 제어채널인지 또는 음성채널인지를 결정하도록 사용된다.

데이타신호는(116)으로 표시되는 평균 신호 크기로부터 유도되며, 전술한 평균크기와 비례한 임계값은 평균화되지 않은 크기와 비교된다. 만약 임계값이 예정된 시간 기간동안 평균화되지 않은 크기 이상으로 초과되지 않는다면 AM구멍은 탐지되었던 것으로 추측된다. 변복조처리기(40)는 AM구멍이 RAM(32)에서 발생할 것으로 결정된 시간을 저장한다. (a) 변조방식(4장소 또는 16장소), (b) RAM(32)에 저장된 AM구멍이 발생하는 시간, 그리고 (c) 기저대처리기에 의해 각기 결정된 독특한 단어가 수신된 시간을 기초로 한 기저대처리기는 유닛이 언제전송방식 또는 수신방식으로 되어야 하는지를 나타내는 최초의 신호를 만들어낸다. 그같은 최초신호는 라인(90)을 통하여 프레임타이밍모듈(91)로 연결된다.

이같은 프레임타이밍모듈(91)은 최초신호를 두개의 연속펄스로 변환시킨다. 한 연속의 펄스는 라인(92)을 통하여 전력증폭기(84)를 가능하게 하고 증폭기(84)의 출력을 안테나(88)로 연결시키도록 릴레이(86)을 작동시키도록 연결된다. 라인(92)을 통한 펄스 기간중에 유닛은 전송모드인 것으로 지정된다. 릴레이(86)가 그와 같이 작동되지 않는 때 안테나(88)를 예비증폭기(94)의 입력에 연결시키도록 배치된다.

프레임타이밍모듈(91)로부터의 다른 한 연속펄스는 라인(93)을 통하여 예비증폭기(94)에 연결되어 예비증폭을 가능하게 한다. 유닛은 이같은 연속펄스인 동안 수신방식인 것으로 지정된다. 예비증폭기(94)는 수신된 신호를 믹서(96)로 보내며, 믹서는 또한 라인(98)을 통하여 합성장치(72)로부터 출력(LO2)을 수신한다.

믹서(96)의 출력은 수정필터(100)로 공급되며, 수정필터의 출력은 IF증폭기(102)로 공급된다.

변복조처리기(40)는 라인(89)을 통하여 (116)에 나타난 신호의 평균크기로부터 끌어내어진 앞서 언급한 데이타 신호를 라인(106)을 통하여 증폭기(102)로 보내므로써 IF신호가 항상 같은 크기로 있도록 보상시키기 위해 얼마나 많은 이들이 요구되는지를 증폭기에 알리는 아날로그 AGC 전압신호를 발생시키는 D/A변환기(104)로 보낸다.

이같은 증폭기는 수정필터(100)로부터 출력을 수신한다. 증폭기(102)로부터의 출력은 믹서(108)로 보내어지며, 결과로 발생되는 400MHz 신호를 발생시키기 위해 라인(109)으로부터 20KHz의 입력이 믹서(108)내로 적용된다. 이같은 400KHz 신호는 표본추출 및 홀드회로(110), 그리고 A/D변환기(112) 및 FIFO(114)로 이루어진 A/D모듈로 보내진다.

A/D변환 모듈로부터의 출력은 64킬로 표본추출/초이며, 이같은 출력은 라인(116)을 통하여 변복조처리기(40)로 공급된다. 변복조처리기(40)는 이같은 신호를 복조시키며 복조된 데이타를 RELP변환이 발생하는 기저대처리기(22)에 의해 접근되는 RAM(32)의 캐쉬부분으로 보낸다. 결과로 발생되는 출력은 계속된 일련의 64kbps PCM을 갖는다. 이같은 출력은 codec로 공급되며, codec은 그 출력을 SLIC로 공급되는 아날로그 신호로 변환시키며, 다시 SLIC은 그같은 아날로그 신호를 전환장치로 공급하거나 혹은 캐쉬로부터의 16kbps가 UART(26)으로 공급되는 디지탈신호를 해독될 수 있다.

훈련방식으로 사용되는 때 역순환이 두 릴레이(120 및 122)사이(118)에 제공된다. RF측에서 보다는 IF측에 있는 이같은 역순환은 요구되는 다수 요소를 감소시킨다. IF 증폭기(70)에 붙여진 전송기 요소 나머지를 통하여 변복조 처리기에 의해 훈련방식으로 잘알려진 신호가 보내어진다. 릴레이(120 및 122)가 동작되기 때문에 증폭기(70)의 출력이 수정필터(100)의 입력으로 연결된다.

추가로 기저대처리기(22)의 출력은 라인(90)을 통해 프레임타이밍(91)로 융합되며, 훈련방식인 동안 라인(93)을 통한 펄스가 증폭기(94)를 완전히 무능하게 하도록 한다. 또한 훈련방식인 동안은 프레임타이밍(91)이 라인(92)를 통하여 증폭기(84)를 완전히 무능하게 하는 또다른 펄스를 발생시킨다. 변조기에 발생된 알려진 신호는 복조기로 되돌려 보내진 실제신호와 비교된다. 다음으로 보조프로그램이 온도, 구성성분 크기 등등의 변동과 같은 여러요소로 인한 변동을 보상하도록 만들어진다. 교정 상수는 RAM(32)에 저장된다.

변부조기는 이들 저장된 교정값을 수신된 신호에 적용시킨다. 훈련방식은 시스템 작동간의 간격에서 발생된다.

합성장치 모듈(72)은 수신된 신호로부터 끌어내어진 80MHz의 발진기(VCXO)를 포함한다. 발진시에 의해 발생된 80MHz 신호는 라인(124)을 통해 4-제산회로(126)로 가며 분할회로의 출력은 믹서(62 및 108)로 간다.

여기서의 출력은 클록펄스(구형파)를 제공하도록 두 처리기로 간다. 추가로, 여기서의 신호는 라인(124)를 통하여 5-제산회로로 가며 다음에는 타이밍 변복조기(51)로 간다. 변복조 처리기는 입력신호 중심주파수와 클록주파수의 서브멀티들 사이의 주파수 차이를 결정한다.

결과로 발생되는 차이는 변복조 처리기에 의해 라인(132)을 통하여 D/A변환기(134)로 적용된다. D/A변환기(134)의 출력은 라인(136)을 통하여 그리고 인접한 입력(138)을 통하여 앞서 결과로 발생된 차이를 최소로 하는 필요한 방향으로 변경시키도록 VCXO에 적용된다.

로크(lock)손실 탐지기 신호는 합성장치내 동기손실이 있는 때를 표시하기 위해 라인(140)을 통하여 기저대처리기(22)로 적용된다.

제2도에 도시된 바와 같이 변복조 처리기(40)는 데이타가 라인(152)을 통하여 공급되는 DPSK 변환기(150)를 포함한다. 다음으로 데이타는 16kHg 표본 추출율/초로 FIR 필터(154)로 공급된다. (156)으로 표시된 FIR 필터(154)로부터의 출력은 비동기 데이타로서 10 복소 샘플/기호, 시 다중화 IQ 쌍을 포함한다.

이같은 출력은 상기 설명된 비동기에서 동기로의 변환이 발생하는 FIFO로 공급된다. FIFO(46)로부터 160, 000쌍의 데이타 단어/초 형태인 출력은 상기 설명된 바 10쌍을 디멀티플렉스하고 1.6MHz 속도의 IQ 샘플을 다시 다중화하는 인터폴레이터(interpolator)(48)로 공급된다.

16장소 변조기법에서, 이진입력 결과는 4비트 기호로 나뉘었다. 16장소 PSK에서 4비트 기호는 주어진 기호기간중에 반송자의 위상을 결정한다. 이진 입력을 PSK 파형으로 변환시키는 작업은 변조기에 의해 수행된다.

제3도는(160)으로 표시된 샘플(5)의 결과가 변복조 처리기(40)의 DPSK 변환기(150)에서 인-페이스(In-Phase)(I) 및 구상(Quadrature)(Q)샘플의 결과로 어떻게 변형되는지를 보여주고 있다.

기호는 먼저(162)로 도시된 바, 암호화된 인버스(inverse)그레이이며, 복조기에서 있기 쉬운 부정확한 기호 결정때문에 발생되는 비트 오류의 숫자를 최소화하기 위해 행하여진다.

인버스 그레이 암호화(162)의 출력은 전류 기호에 의해 소개된 절대 위상값(Q)을 결정하는 위상 정량기(164)로 공급된다. 다음으로 이같은 위상값은 절대위상값(Qi')을 계산하는 차등 암호기(166)로 공급되며, Qi'는 실제 차등위상(Q)의 모듈로 (16)과 앞선 위상(Qi-i')의 합계를 나타낸다.

모듈로 16가산은 각을 가산하는 때 수행되는 모듈로 360가산과 상응하는 것이다.

차등위상(Qi')은 전류기호의 I 및 Q 성분을 계산하기 위해 코사인 및 사인 룩엎(lookup)표로 공급된다.

I 및 Q 샘플은 제4도에 보다 상세히 도시된 6개 중간접점의 무한정 임펄스 응답(FIR)필터로 공급된다.

FIR 필터의 기능은 I 및 Q 샘플로부터 과표본추출된 PSK파형을 발생시키는 것이다. Q샘플은 "hi,j"(j=1에서 10까지)로 표시된 6개 중간접점의 FIR 필터 뱅크로 공급된다 유사하게 I샘플은 "h _Qj "로 표시된 10개 필터 뱅크로 공급된다. 20개 필터의 이들 출력은 필터의 입력에서 I,Q 쌍의 표본 추출을 10배인 표본추출율로 움직이는 단일 평행버스에 도시된 바 시분할 다중화 된다.

제5도에 상세히 도시된 인터폴레이터(48)는 입력(180) 그리고 라인(183)에 의해 PAL(50)로 연결된 릴레이(182)를 포함하며, 릴레이(182)는 입력(108)과 라인(184)사이에서 이동 가능하다. 변복조 처리기 또는 어떤 바람직한 보조기억장치로부터 적용될 수 있는 선택적 입력(187)뿐 아니라 라인(183)으로부터 입력을 승산하기 위해 사용될 수 있는 승산기(185)가 라인(183)내에 선택적으로 삽입가능하다. 릴레이(182)는 라인(183)에 의해 PAL(50)에 연결되며, 라인(184)은 Q 기억장치(190)로의 입력(188)을 갖는 I 기억장치(186)로 안내된다. 1.6MHz 입력은(192) 및 (194)로 각각 표시된 1/Q 및 Q/I 기억장치 모두를 위해 제공된다.

인터폴레이터는 160kHz속도의 다중화된 I,Q 샘플을 디멀티플렉스하며 800kHz 속도로 다시 표본 추출시키고 다중화시킨다.

앞서 기능적으로 설명이된 합성장치(72)는 제6도에 도시되어 있으며, 여기서 ADJ 입력(138)으로부터 신호를 수신하는 80MHz VCXO 모듈(200)이 도시되어 있다. 이같은 입력은 VCXO 모듈의 정확한 주파수를 제어한다.

VCXO 모듈로부터의 출력은 라인(202)을 통하여 합성장치(204)로 연결된다. 이같은 합성장치(204)는 라인(202)을 통한 신호와 적절히 동기되어 438.625 및 439.65MHz 사이의 주파수를 합성시킬 수 있다. 라인(128)을 통하여 특정 주파수가 입력 신호에 의해 선택된다(제1도에 도시됨).

합성장치(204)의 출력은 라인(206) 및 필터(208)를 통하여 LO1이 되도록 공급된다. 합성장치(204)의 출력은 또한 라인(210)을 통하여 동기 번역기(212)로 공급된다. VCXO(200)의 출력은 라인(214)을 통하여 16에 의한 제산모듈(216)로 되며, 5MHz의 그 출력은 라인(218)을 통해 동기 번역모듈(212)로 공급된다.

라인(214)을 통만 출력은 또한 기준출력(221)로 연결된다.

모듈(212)은 라인(218)로부터의 입력인 라인(210)을 통한 주파수에서 5MHz를 감산시키어 필터(220)를 통하여 LO2가 되도록 필터(220)를 통하여 공급되는 차이 주파수를 만들어낸다. 이와 같이 하여 LO2에 나타난 주파수는 433.625와 434.65MHz 사이에서 변동하며, 따라서 LO2에서의 주파수는 LO1에서의 주파수보다 항상 5MHz 아래이다.

또한 라인(222)을 통한 합성장치로부터의 출력, 그리고 라인(224)을 통한 동기 번역기(212)로부터의 출력은 만약 라인(206)에서의 어느 한 주파수가 라인(202)에서의 주파수와 동기되지 않거나 동기 번역기(212)의 주파수 출력이 라인(206)에서의 주파수와 16 제산 모듈(216)의 출력 주파수의 결합과 동기되지 않는다면 동기화 신호(로크 손실)의 손실이 라인(140)을 통하여 보내어지도록(제1도에도 도시됨). 동기화 탐지기(226)에서 결합된다.

한 합성장치(204)와 16 제산 모듈(216) 그리고 동기화 번역기(212)의 독특한 결합은 앞서 사용된 두개의 분리합성장치와 똑같은 기능을 제공할뿐 아니라 소수의 부품, 큰안정도, 용이한 허용오차 등등을 갖는다.

제7도는 주문식 접속기를 검사하기 위한 적합한 회로를 설명한다. 이와 관련하여 변복조 처리기(22)(제1도에 도시됨)는 codec(20)으로 보내어지는 1kHz 사인파를 디지탈식으로 발생시키며, codec은 이같은 사인파를 아날로그 사인파로 변환시키고, 아날로그 사인파는 다시 SLIC(14)의 하이브리드 기능을 통하여 라인쌍(12)으로 보내어진다.

릴레이 K(제1도에 도시되지 않음)는 연결자(10)에 바로 인접하여 릴레이가 회로로부터 연결자를 끊을 수 있도록 삽입된다. 릴레이 K에서 끝나지 않은 라인쌍(12)로부터 반영된 신호는 SLIC의 하이브리드 기능을 통하여 되돌려 보내지며 codec(20)에 의해 디지탈 신호로 변환된다.

이같은 디지탈 신호는 반영된 신호를 본래의 신호와 비교하며, 예를 들어 접지와 같은 어떤 바람직하지 않은 임피던스 또는 연결이 라인쌍(12)에 존재하는지를 결정하는 기저대처리기(22)로 공급된다.

제8도는 변복조 처리기(40)의 복조기부를 설명하며, 고정밀샘플과 구멍회로(110)로 적용되는 믹서(108)(제1도에 도시됨)로부터의 400kHz를 도시한다. 여기서 구멍회로(110)는 25 나노세컨드 또는 그 이하의 개구 불확정성을 가지며, 그 출력은 A/D 변환기(112)로 보내어진다.

A/D 변환기(112)의 출력은 라인(116)을 통해 변복조 처리기로 공급된다(모두 제1도에 도시된 바와 같다). 라인(116)에서의 입력은 두 복소샘플 쌍/기호형태로의 시 다중화된 I 및 Q 샘플(벡터곱 왜곡을 갖는다)을 포함한다.

전술한 시 다중화된 I 및 Q 샘플은 이들이 디멀티플렉스 되어지는 디멀티플렉스(298)로 적용된다. 디멀티플렉스된 I 및 Q 샘플은 균등자 모듈(300)로 적용되며, 이와 같은 균등자의 목적은 : (a) 수신데이타 스트림의 오류에너지, (b) 0.05T 지연된 데이타 스트림의 변경된 오류에너지(T는 1초의 1/16000), (c) 0.05T 앞선 데이타 스트림의 변경된 오류에너지, (d) 인접한 위쪽 채널로부터의 데이타 스트링 에너지(요구되는 수신 주파수에 2kHz 가산), 그리고 (e) 인접한 아래쪽 채널 데이타 스트림으로부터의 에너지(요구되는 수신 주파수에 25kHz 감산)를 최소화하는 것이다.

균등자는 합성의 28개 중간접점을 갖는 FIR 필터로 이같은 필터의 무게는 상기 5개의 목적을 최소화하므로써 결정된다. 이같은 목적을 위해 5개의 훈련신호가 변조기에 의해 발생된다. 이들은 : (a) 수신기 및 전송기 클록이 동기화되는 요구되는 주파수의 신호, (b) 수신기 클록이 전송기 클록에 대해 0.05T 만큼 앞선 것을 제외하고는 (a)와 같은 신호, (c) 0.057 만큼 지연된 것을 제외하고는 (b)와 같은 신호, (d) 반송자 주파수가 25kHz 만큼 증가된 것을 제외하고는 (d)와 같은 신호, 그리고 (e) 반송자 주파수가 25kHz 만큼 감소된 것을 제외하고는 (d)와 같은 신호 등이다. (d) 및 (e)의 경우에는 25kHz 편차를 갖는 훈련신호를 발생시키기 위해 변복조 처리기가 전송 FIR 필터 계수를 25kHz 만큼 이동시킨다.

5개 훈련 신호 각각의 제시중에 실제입력과 한 세트의 요구되는 출력을 비교하므로써 한세트의 무게 계수가 획득되며 균등자에서 실시되는 때 이같은 계수가 상기 언급한 목적을 달성한다. 이들 무게 계수는 RAM(32)내에 저장된다.

균등하게된 I 및 Q 샘플은 균등하게된 Q 및 I 샘플비의 arc tan 이다. (304)로 표시된 이같은 출력은 수신된 신호의 위상을 나타낸다.

균등하게된 I 및 Q 샘플은 또한 제9도에 상세히 도시된 코스 주파수 모듈(306)으로 동시에 공급된다.

I 및 Q 샘플은 하측의 측파대(308)(제9도에 도시됨)를 만들도록 합계되며, 동시에 I 및 Q 샘플사이의 차이는 상측의 측파대(310)을 만들도록 형성된다. 크기 계산은 (312) 및 (314)로 표시된 것과 같이 상측 및 하측 측파대 모두에서 수행된다. 크기들 사이의 차이동작은 (316)에서 발생된다. (318)로 표시된 이같은 차이는 주파수 오류를 나타낸다.

제8도에 도시된 것과 같이 arc tan 모듈(302)의 출력(304)은 AFC로 공급되며 기호시간이 모듈(320)을 뒤따른다(제10도에 상세히 도시됨) 제10도에서 (322)로 표시된 위상 교정값이 탐지된 위상(304)으로부터 감산되며 결국 라인(324)에서 표시된 교정된 위상이 된다. 교정된 위상(324)은 위상값에 의해 전류 기호를 탐지하며 약 22.5 정도의 증가로 위상을 양적화시키는 기호탐지기(326)로 공급된다. 양(量)적화된 (328)로 표시된 위상은 (330)에서 교정된 위상(324)로부터 감산된다. 이것은 결국 (332)에서 표시된 위상오류 신호가 된다. 이같은 오류신호 (332)는 (334)로 표시되며 (338)의 주파수 교정신호 뿐아니라 (336)으로 표시된 위상교정 값을 계산하는 제2명령 루우프 필터내로 공급된다. 이같은 주파수 교정신호는 제1도에 도시된 라인을 통하여 VCXO에 적용된다.

오류신호(332)는 라인(344)을 통하여 기호 탐지모듈(326)로부터의 출력을 수신하기도 하는 기호 타이밍 트랙킹 모듈(342)로 과잉(340)을 통하여 공급된다. 기호 타이밍 트랙킹 모듈(342)은 첫번째 기호의 출발위상 및 마지막 기호의 위상을 고찰하면서 많은 예정된 기호에 대해 위상을 추적하는 알고리즘을 내포하며 슬로프(Slope)를 결정한다.

이같은 모듈은 위상대 타임기능으로부터 실제 발생됐던 제로교차 및 이들 교차와 이들이 발생했어야 할 곳을 비교, 차이를 교정할 타이밍 조절이 계산될 것을 결정한다. 기호 클록은 다음 슬롯의 시작에서 조절될 것이다. 기호 타이밍 트랙킹 모듈(342)는 타이밍 모듈(51)(제1도에 도시됨)에 적용될 출력(346)을 제공한다.

AFC 및 신호 타이밍 모듈(32)로부터의 주파수 교정신호(338)는 신호가 적재되어지는 적재(weight) 모듈(348)(제8도에 도시됨)에 적용된다. 모듈(348)로부터의 출력(350)은 D/A 변환기(134)에 적용되는 출력(354)을 제공하기 위해 신호(350)가 모듈(306)의 출력(318)과 합계되는 합계 모듈(summing module)(306)로 공급된다.

D/A 변환기로부터의 출력은 제1도에서(138)의 합성장치로 적용되는 것으로 도시되어 있다.

상기 설명에서 비록 본 발명은 여러 분리의 요소들을 제공하나, 본 발명은 충분히 큰 용량의 변복조 처리기내에 예를 들어 전속도 PROM(44), FIFO(46), 인터플레이터(48) 그리고 PAL(50)등과 같이 많은 요소들을 포함시킴이 가능하며, 프레임타이밍(91), 볼랭킹발생(58), 타이밍수단(51), 4-제산, 5-제산, 그리고 몇몇 또는 모든 합성장치(72)등과 같은 요소에 대해서도 해당되기는 마찬가지이다.

더우기, 기저대처리기 및 변복조 처리기는 codec 및 UART를 포함하는 간단한 유닛내에 결합될 수도 있다.