技术领域
[0001] 本
发明涉及卫星导航技术领域，特别是涉及一种卫星系统的抗干扰天线。
背景技术
[0002] 卫星导航
信号本身的功率小，信号体制的抗干扰能
力弱，在
电子对抗的导航战环境下，电磁空间干扰恶劣，没有抗干扰天线的导航设备将失效。即使在平时，各种无意干扰也会降低导航
定位装备的性能指标，因此装备抗干扰智能天线是一种抑制恶意干扰和消除无意干扰的简单有效手段。
[0003] 目前，用于卫星导航定位的抗干抗天线信号链架构均为中频方式，其中，射频信道部分设计为一次变频或两次变频，通过ADC(Analog-to-Digital Converter，
模数转换器)低通或者带通
采样后，变成
数字量化数据，再通过DDC(Digital Down Converter，数字下变频)完成从模拟射频到数字基带的变换。这种架构，需要设计多个
本振(Local Oscillator，LO)、
混频器、
滤波器、匹配网络等
硬件资源，成本高。
发明内容
[0004] 基于此，有必要针对成本高的问题，提供一种卫星系统的抗干扰天线。
[0005] 一种卫星系统的抗干扰天线，包括：
[0006] 天线阵列，多个零中频解调装置，
基带处理装置和零中频调制装置；
[0007] 所述天线阵列包括多个天线阵元，各个天线阵元分别与一个零中频解调装置相连接，各个零中频解调装置分别通过所述基带处理装置与所述零中频调制装置相连接；
[0008] 所述天线阵元接收所述卫星通信系统发射的卫星通信信号，所述零中频解调装置对所述卫星通信信号进行解调，得到基带解调信号；
[0009] 所述基带处理装置对所述基带解调信号进行干扰抑制处理，得到抗干扰基带信号；
[0010] 所述零中频调制装置对所述抗干扰基带信号进行调制，得到抗干扰
输出信号后输出。
[0011] 上述卫星系统的抗干扰天线，对常规抗干扰天线阵的架构进行优化改进，在实现抗干扰天线功能
基础上，将原来的中频变频架构改为零中频架构，射频模拟部分节省了大量的射频和中频
放大器、
滤波器组件；数字基带处理中减少了DDC和DUC(Digital Up Converter，数字上变频)单元模
块，节省了大量的逻辑资源。使得抗干扰天线在小型化、低功耗和低成本三方面的指标明细提高，降低了抗干扰天线的应用
门槛，扩展了抗干扰天线的应用范围。
附图说明
[0012] 图1为一个
实施例的抗干扰天线的功能模块图；
[0013] 图2为一个实施例的抗干扰天线信号链处理示意图；
[0014] 图3为抗干扰天线零中频下变频解调和上变频调制的简化原理图；
[0015] 图4为抗干扰预处理原理示意图；
[0016] 图5为抗干扰后处理原理示意图；
[0017] 图6为抗干扰预处理校正流程示意图；
[0018] 图7为模拟域校正原理示意图；
[0019] 图8为抗干扰后处理校正原理示意图。
具体实施方式
[0020] 下面结合附图对本发明的技术方案进行说明。
[0021] 如图1所示，本发明提供一种卫星系统的抗干扰天线，可包括：
[0022] 天线阵列，多个零中频解调装置，基带处理装置和零中频调制装置；
[0023] 所述天线阵列包括多个天线阵元，各个天线阵元分别与一个零中频解调装置相连接，各个零中频解调装置分别通过所述基带处理装置与所述零中频调制装置相连接；
[0024] 所述天线阵元接收所述卫星通信系统发射的卫星通信信号，所述零中频解调装置对所述卫星通信信号进行解调，得到基带解调信号；
[0025] 所述基带处理装置对所述基带解调信号进行干扰抑制处理，得到抗干扰基带信号；
[0026] 所述零中频调制装置对所述抗干扰基带信号进行调制，得到抗干扰输出信号后输出。
[0027] 在一个实施例中，各个天线阵元可分别通过一个
射频信号放大装置与对应的零中频解调装置相连接；各个零中频解调装置分别通过一个零中频信号放大装置与所述基带处理装置相连接；所述射频信号放大装置将对应天线阵元接收的卫星通信信号进行放大处理后输出至所述零中频解调装置；所述零中频放大装置将对应零中频解调装置输出的基带解调信号进行放大处理后输出至所述基带处理装置。
[0028] 为了进一步提升干扰滤除效果，各个射频信号放大装置可分别通过一个第一
带通滤波器与对应的天线阵元相连接，并分别通过一个第二带通滤波器与对应的零中频解调装置相连接；各个零中频信号放大装置可分别通过一个第一
低通滤波器与对应的零中频解调装置相连接，并分别通过一个第三带通滤波器与所述基带处理装置相连接；所述第一带通滤波器将对应天线阵元接收的卫星通信信号进行带外干扰滤除后输出至对应的射频信号放大装置，所述第二带通滤波器将对应的射频信号放大装置的输出信号进行带外干扰滤除后输出至对应的零中频解调装置；所述第一低通滤波器将对应零中频解调装置输出的基带解调信号中的高频分量滤除后输出至对应的零中频信号放大装置，各个第三带通滤波器将对应的零中频信号放大装置的输出信号进行带外干扰滤除后输出至所述基带处理装置。
[0029] 进一步地，各个第三带通滤波器可分别通过一个模数转换装置与所述基带处理装置相连接；所述基带处理装置通过
数模转换装置与所述零中频调制装置相连接；各个模数转换装置将对应的第三带通滤波器的输出信号进行模数转换后输出至所述基带处理装置；所述数模转换装置将所述基带处理装置输出的抗干扰基带信号进行数模转换后输出至所述零中频调制装置。其中，所述数模转换装置了通过第二低通滤波器与所述零中频调制装置相连接，所述零中频调制装置与第四带通滤波器相连接；所述第二低通滤波器将所述数模转换装置的输出信号中的高频分量滤除后输出至所述零中频调制装置，所述第四带通滤波器对所述零中频调制装置输出的抗干扰输出信号进行滤波后输出。
[0030] 一个实施例的抗干扰天线信号链处理示意图如图2所示，图2所示的抗干扰天线零中频下变频解调和上变频调制的简化原理图如图3所示。
[0031] 为了使上述各个装置的性能满足实际需要，需对上述各个装置的参数进行设置。下面根据图2所示的结构对各个装置的设计过程进行说明，具体设置如下：
[0032] (1)天线阵元设计：可根据抗干扰的功率大小、干扰个数N、干扰种类和尺寸等信息，确定天线阵列流形，如方形阵或均匀圆阵；根据干扰类型和个数N，确定阵元数，例如，天线阵元的数量可设为M＝N+1；其中，M为天线阵元的个数，N为干扰的个数；根据
卫星信号的工作
频率、带宽B等确定天线阵元之间最大互耦等技术指标。还可在天线阵元后，设计第一带通滤波器BPF1(Band Pass Filter)
电路，滤除带外干扰。
[0033] (2)射频信号放大装置与零中频信号放大装置设计：各个射频信号放大装置和零中频信号放大装置可均为
低噪声放大器LNA(Low Noise Amplifier)。在LNA后面，可设计第二带通滤波器BPF2电路，滤除带内干扰。所述低噪声放大器的二阶交调失真和三阶截止点分别满足以下条件：
[0034] LNAIMD2＝2PMAX-IIP2；
[0035]
[0036] 其中，IM3＝G+PMAX-ADCSDFR；
[0037] 式中，LNAIMD2为低噪声放大器的二阶交调失真值，PMAX为干扰最大输入功率，IIP2为所述低噪声放大器的输入双音二阶交调点，IP3为所述低噪声放大器的三阶截止点，IM3为双音互调三阶分量，G为所述抗干扰天线的模拟部分的增益(在图2中，抗干扰天线的模拟部分即为模数转换装置ADC之前的所有部分)，ADCSDFR为模数转换装置的无杂散动态范围。
[0038] (3)零中频解调装置设计：可根据LNA的输出三阶截止点(Third Intercept Point，IP3)，增益等，设计高线性度零中频解调器，完成射频单端信号到基带
差分信号的变换，所述零中频解调装置可以是大动态零中频
正交解调器，还可设计低相噪的本振LO1模块，对卫星信号进行混频变换，形成I/Q正交的基带
模拟信号。具体实现是这样的：
[0039] 首先根据(1)中确定的天线阵元数量、卫星信号的中心频率和带宽等条件，确定LO1模块的频率、带内相噪和时钟驱动分布网络数量(天线阵元数越多，时钟驱动分布网络中的时钟数量越多)；其次是根据(2)中的LNA输出IP3，确定零中频解调器的IP3和IMD2(Differences between output power and IM2，二阶交调失真)等指标，然后把LO1模块的本振信号和LNA的输出信号同时连接到解调器的两个输入端进行混频，得到一个差频信号和一个和频信号，最后设计第一低通滤波器LPF1(Low Pass Filter)，对解调器输出的信号进行滤波，滤除和频信号和带外干扰。
[0040] 所述零中频解调装置的二阶交调失真值满足以下条件：
[0041] DIMD2＝2PLNA-IIP2；
[0042] 式中，PLNA为所述零中频信号放大装置的输出功率，DIMD2为所述零中频解调装置的二阶交调失真值。
[0043] (4)模数转换装置ADC设计：可根据解调器输出信号，设计大动态ADC电路，实现本振调零抑制，对基带模拟信号进行采样和量化，完成模拟基带信号到数字基带信号的变换，形成基带
数字信号。ADC可采用低速采样时钟的型号。具体实现是这样的：
[0044] 首先根据(1)中的
频率范围和ADC输入等效阻抗值，采用RC电路设计第三带通滤波器BPF3滤波器的下限频率，实现本振调零抑制；其次对模拟信号进行数字量化。根据(1)中的信号带宽确定ADC的采样时钟频率和ADC的输入端口数量；然后设计ADC采样时钟驱动网络，输出到ADC的时钟输入端；将BPF3的各个输出分别连到ADC的输入端口，ADC输出即为数字化的正交基带信号。
[0045] 如图7所示，BPF3可采用RC滤波器，所述RC滤波器的频率下限满足如下条件：
[0046]
[0047] 式中，fc为所述RC滤波器的频率下限，R为所述RC滤波器的
电阻值，C为所述RC滤波器的电容值。
[0048] ADC可采用多路平行采样，将基带模拟信号量
化成数字信号；
采样频率可由下面公式确定：
[0049] Fs＝2fH
[0050] 其中fH是基带解调信号的最高频率值。
[0051] (5)基带处理装置的设计：基带处理装置可采用FPGA(Field－Programmable Gate Array，
现场可编程门阵列)或者ASIC(Application Specific Integrated Circuit)芯片实现，在FPGA或者ASIC中进行干扰预处理，经功率估计PE(Power Estimation)，校正步进表CST(Calibration Step Table)，正交校正
相位校正IQC(In-phase/Quadrature phase Calibration)，直流偏移校正DCOC(Direct Current Offset Calibration)，自适应校正步长CAS(Calibration Adaptive Step)等处理，实现通道幅相不一致误差、直流偏移误差和本振泄露自混频误差的校正，最终实现干扰预处理，为抗干扰处理做准备。如图4所示，具体实现是这样的：
[0052] 首先进行幅相校正。先对(4)中的基带解调信号进行功率检测，得到所述基带解调信号的功率值；以所述功率值为地址，查找预存的校正调整步进查找表，获取所述校正调整步进查找表中对应地址中存储的步进值；根据所述步进值对所述基带解调信号进行幅相校正。在一个实施例中，校正调整步进表的输出值连到校正复数乘法器，和基带信号进行相乘，乘法器的输出即为校正后的信号。
[0053] 如图6所示，在查找步进表时，可计算所述基带解调信号的I分量和Q分量；若I分量的功率与Q分量的功率之差不为零，计算地址校正值，根据所述地址校正值和所述功率值查找预存的校正调整步进查找表；其中，若I分量的功率大于Q分量的功率，按照预设步长将所述地址减少地址校正值，若I分量的功率小于Q分量的功率，按照预设步长将所述地址增加地址校正值。
[0054] 其次进行直流偏移补偿。先将幅相校正后的信号进行累加，得到累加值，然后根据累加值计算出直流的偏移值，最后将偏移值连到补偿加法器，和幅相校正信号进行相加，加法器的输出即为偏移补偿后的补偿信号。
[0055] 还可在FPGA或者ASIC中采用自适应抗干扰
算法抑制干扰，对
干扰信号进行识别、检测、估计、
跟踪和抑制，实现抗干扰后处理，无损耗的保留卫星导航信号。具体实现是这样的：
[0056] 首先，对所述基带解调信号进行空时处理，得到空时处理信号，对所述空时处理信号进行延迟，生成处理向量，计算所述处理向量的协方差矩阵；
[0057] 假设天线数量为M，延迟量为N个采样周期，可形成M×N维的处理向量X：
[0058] X＝[x11,x21,…xM1；x12,x22,…xM2；x1N,x2N,…xMN]T；
[0059] 其中，xij为第i个阵元的第j个延迟数据。
[0060] X的协方差矩阵为：
[0061] R＝E{XXH}；
[0062] 其中，E是数学期望，T是转置运算，H是共轭转置运算。
[0063] 根据预设的干扰约束条件和所述协方差矩阵计算最优加权矢量矩阵；
[0064] 加权矢量矩阵W可记为：
[0065] W＝[w11,w21,...wM1；w12,w22,...wM2；w1N,w2N,...wMN]T；
[0066] 将抗干扰矢量W和X进行相乘和累加，就可以实现抗干扰。因此求出在约束条件下W的最优值Wopt，即实现抗干扰。Wopt可记为：
[0067]
[0068] 式中，Wopt为最优加权矢量矩阵，RX为所述协方差矩阵，-1表示求逆运算，S为空时二维导向矢量， St为时间矢量，Ss为空间方向矢量，SH为S的共轭转置矩阵。
[0069] 最后，可根据所述最优加权矢量矩阵对所述处理向量进行加权计算，得到抗干扰基带信号。
[0070] 如图5所示，为了进一步提高抗干扰效果，所述基带处理装置还可进一步根据如下方式对所述抗干扰基带信号进行干扰后处理。具体实现方式为：对所述抗干扰基带信号进行离线校正，得到校正系数；将所述校正系数与所述抗干扰基带信号进行累加，得到抗干扰后处理基带信号。
[0071] 其中，如图8所示，所述基带处理装置可进一步根据如下方式对所述抗干扰基带信号进行离线校正：计算所述抗干扰基带信号的幅度累加值和相位值；若所述幅度累加值大于或等于所述相位值，对所述抗干扰基带信号进行相位误差校正，得到相位校正信号；计算所述相位校正信号的I分量与Q分量的第一差值，根据所述第一差值对所述相位校正信号进行I路失调校正，得到I路失调校正信号；计算所述I路失调校正信号的I分量与Q分量的第二差值，根据所述第二差值对所述I路失调校正信号进行Q路失调校正，得到Q路失调校正信号；计算所述Q路失调校正信号的I分量与Q分量的第三差值，根据所述第三差值计算所述校正系数。
[0072] 首先按照图8流程进行离线校正处理，然后把得到的校正系数应用到图5的后处理
框图中的加法器A1和A2。其中直流偏移校正寄存器DCOC为B位，用于存储校正系数，所述基带处理装置可进一步根据如下公式计算所述校正系数：
[0073]
[0074] 式中，DCOC为更新后的直流偏移校正寄存器的值，DCOC0为更新前的直流偏移校正寄存器的值，B为直流偏移校正寄存器的位数，VD为所述第三差值，直流偏移校正寄存器的初值为2B-1，i表示当前更新的是直流偏移校正寄存器的第i位，1≤i≤B-1。
[0075] (6)DAC(Digital to Analog Converter，
数模转换器)及调制电路设计：设计DAC电路，把抗干扰后的信号变成零中频的基带模拟信号。DAC可采用低速采样时钟的型号。具体实现是这样的：
[0076] 首先根据(1)中的信号带宽B、功耗PMAX等信息，确定DAC的采样时钟频率、位数和噪声功率等设计指标；然后设计第二低通滤波器LPF2电路，滤除DAC的谐波频率和带外干扰，最后将LPF2的输出连给
调制器的输入端。
[0077] (7)设计零中频调制器，完成将抗干扰后的差分数字基带信号到单端模拟射频信号的变换，输出抗干扰结果。具体实现是这样的：
[0078] 首先根据(1)中的频率和步骤(6)信号带宽范围，确定本振LO2的频率、
相位噪声等指标；然后把LO2的信号和抗干扰后的基带模拟信号，同时连到调制器输入端进行混频，并将差分的两路信号进行相加，合成一路信号；最后在调制器输出端设计第四带通滤波器BPF4，滤除谐波分量和带外干扰，最终还原成没有干扰的抗干扰信号输出。
[0079] 本发明提出一种基于零中频(Zero Intermediate Frequency，ZIF)架构的卫星系统的抗干扰天线，与采用常规低中频架构的抗干扰天线相比，在小型化、低功耗和低成本方面具备明显优势，其特征是：
[0080] (1)本发明提供的抗干扰天线的方法，实现对干扰抑制的同时保证了对卫星信号的可靠接收。
[0081] (2)利用零中频变频差分架构全面代替常规抗干扰天线的上下变频的低中频架构，减少了滤波器和放大器数量。
[0082] (3)直接实现数字下变频和上变频功能，可以选择较少容量的FPGA器件。
[0083] (4)以低速的ADC代替原来的高速ADC，采样架构从带通采样变成低通采样。
[0084] (5)采用通道幅相校正技术、直流偏移补偿技术、本振调零抑制技术等数字算法来消除零中频架构的
缺陷，实现对通道幅相不一致误差、直流偏移误差和本振泄露自混频误差的消除抑制。
[0085] (6)在ADC之前即可完成信号的差分处理过程，即将单端信号变差分的处理前移到前端，实现了高集成度设计，可以选择集成度更高的器件，直接省掉独立的射频信道；采样时钟、工作时钟等频率可以大幅度降低，成本、体积和功耗明细减少，易于芯片化。
[0086] 以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本
说明书记载的范围。
[0087] 以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明
专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干
变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附
权利要求为准。
