本发明涉及利用数字时分电路在基站与一个或多个用户站之间靠无线传输多路信息信号的通信系统，尤其是这种用户站的结构与功能。

数字无线电话用户单元用于与基地站进行无线电联络，该用户单元具有一个基带处理器，它与一个存贮器连接的执行基带功能。基带处理器通过一个直接访问装置与调制解调处理器联系，借此，这两个处理器可以相互通信。调制解调处理器一般在系统中起主处理器的作用，然而，在某些情况下可以使用闭锁装置。来自调制解调处理器的信号被转换为模拟信号並经过去毛剌处理。然后将这种去毛剌后的信号进行上变频和滤波来形成一个中频信号，再放大。把放大后的中频信号与合成器产生的信号组合以提供一个射频信号。根据从基地站接收的某些信号，基带处理器产生起动信号以确定该用户单元是处于发送方式还是处于接收方式。

在现有的通信中主要的问题是噪声，“噪声”这个术语包含与语言或数字信号不同的并且产生干扰的声音。产生噪声的主要因素是“毛剌”。在逐个输入字的传输期间毛剌发生、毛剌是尖峰能量。目前没有有效措施可用来消除这样的毛剌，所有现有的方法或是非常复杂，或是非常昂贵，实际上都无效。本发明提供一种相当简单、低廉和有效的去毛剌的方法。

本发明利用时分多路访问（TDMA）系统，该系统需要一个时间复用数字信号，该信号是由输入信号的同相（I）和正交相位（Q） 分量的时间复用正交混合而得出的。本发明解决这个问题是通过在I和Q分量同时用时钟定时期，利用I和Q分量在插入器的存贮器之间的环流，借此，增加的环流提供增加的带宽。

频率合成器通常使用在这种类型的通信系统中。它们至少包含有两个单独的振荡器和多个相关的元件来控制发送和接收的功能。本发明提供一种非常简单和高度有效的频率合成器排列，其内一个合成器可提供偏离的输出。

在该系统起动期间的间隔内，采用一种训练方式，这种方式是将来自调制解调处理器的一个已知信号与被环流返回的信号比较，产生校正常数来补偿在中频信号内不希望的变化，这些常数被存贮起来待校正实际接收信号时使用。在解调期间，已调数字信号以时间复用的I和Q样值的形式馈送到调制解调处理器被解调。解调后的I和Q样值被送到“均衡器和频率校正”电路以消除误差和产生一个频率校正信号，该信号用以校正系统定时的误差和该合成器的输出。

本发明提出一种与基站无线电联系的数字无线电话系统的用户系统单元。该用户单元具有一个基带处理器，该基带处理器可执行多种功能，其中包括将输入和输出信号从一种比特流变为另一种比特流的编码转换功能和回波抵消功能。该基带处理器还作为控制微处理器，例如用来通知该系统内的一个合成器将要使用的工作频率。它还与存贮装置相连，以接收和存贮由它执行或接收的各种功能。

该基带处理器通过一个直接访问装置与调制解调处理器连系，以防止这两个处理器同时访问，但这两个处理器可以相互通信。作为系统主处理器的调制解调处理器可通过该直接访问装置去访问基带处理器的存贮器。但在某些情况下，要提供一个闭锁装置，以阻止由调制 解调处理器控制基带处理器。

调制解调处理器通过已变换为模拟信号的频率转换了的复合信号以预定取样速率发送它的信号。这个模拟信号通过消隐处理去掉毛剌。然后将这个去掉毛剌信号上变频和滤波，产生中频信号，随后放大。再将放大后的中频信号的频率与上述合成器产生的频率相加，并将这个相加后得出的射频信号放大，然后传送到天线。

该用户单元使用连续重复幀，在这些幀中，它只在每幀的一部分时间内进行发送，在另一部分时间内进行接收。这些部分称为“时隙”。根据接收基站的某些信号，基带处理器产生确定该用户单元是处于发送方式处于接收方式的启动信号。

在系统启动间隔内，采用一种训练方式，该训练模式的过程是把来自调制解调处理器的已知信号与环流返回信号进行比较，产生用以补偿由于温度和元件值等变化而引起不希望的中频信号变化的一些校正系数。这些校正系数被存贮起来在校正实际接收信号时使用。

在解调期间，已调数字信号以时分复用的I、Q样值的形式馈送到调制解调处理器进行去复用。去复用的I、Q样值被送到均衡器与频率校正电路，使误差达到最小化，并产生频率校正信号用以校正该系统定时和合成器输出中的误差。

图1是说明体现本发明的用户单元的示意图;

图2是图1所示的调制解调处理器的调制器部分的方框图;

图3是图2所示的差分移相键控（DPSK）转换单元的方框图;

图4示出图2所示的有冲击响应（FIR）滤波器的结构和功能;

图5是图1所示的内插器的方框图;

图6是图1所示的合成器的方框图;

图7是图1所示的系统输入部分的一种改进型式;

图8是图1所示的调制解调处理器的解调器部分的方框图;

图9是图8所示的导向频率（course    freguency）控制模块的方框图;

图10是图8所示的自动频率控制（AFC）和符号定时模块的方框图;

现在详细参阅附图，图中相同的字符表示相同的部分。在图1中示出，连接器10用以连接用户提供的设备（CPE）。线对12从连接器10引到用户环路接口电路（SLIC）14，还可经过继电器18接到振鈴器电路16。SLIC14是一块标准芯片，用以提供各种功能，譬如电池电压、过压保护、振鈴、信令（比如从旋转拔号盘来的信令）检测、手机状态、线路测试等。SLIC14还含有可将多个语音分离为入局和出局信号的混合网络。SLIC14与编译码器20连接，编译码器20具有进出基带处理器22的出局入局线。在入局方向，编译码器20将模拟的语音信号转变为数字信号，亦即64千比特/秒μ律的脉冲编码调制（PCM）信号;而在出局方向，它将数字信号转变为模拟的语音信号。有时则要求旁路编译码器，以使SLIC14直接接到基带处理器22。另一条访问基带处理器的途径是通过连接器24和通用异步收/发送器（UART）26，这就提供了与基带处理器进行直接的数字信号的联系，这样就把SLIC14和编译码器20旁路掉。这种直接联系有两种用途：（1）必要时，由它旁路一切模拟信号的联系途径，只让数字信号通过，（2）为了便于维护和测试，可直接访问处理器和存贮器。

基带处理器22有几个功能，其中之一是编码转换功能（例如由 残余激励线性预测（RELP）提供的）将64千比特/秒的PCM信号转变为14.57千比特/秒;它还有回波抵消功能;此外还起一个控制微处理器的作用（例如通知在该系统中使用的合成器需要的工作频率）。基带处理器22与串行电可擦可编程序只读存贮器（EEPROM）30连接，EEPROM30是一个电可擦非易失存贮器，选定的比特可被电抹去，而保存其内存贮的其余比特。使用这个EEPROM30既存贮用户识别号码，也存贮网络识别号码（基站用的）。此外基带处理器22还与全速随机存取存贮器（RAM）32连接。RAM32存贮它接收的信号，它还包括一个“高速缓冲存贮器”装置。它还作为一个随机存取存贮器用于RELP转换、回波抵消和其它控制功能。基带处理器22还与半速可擦可编程序只读存贮器（EPROM）34和全速可编程序只读存贮器（PROM）36连接，EPROM34和PROM36存贮RELP和回波抵消功能以及其它各种功能（譬如控制功能）。基带处理器22还经过直接存贮器存取装置（DMA）38与调制解调处理器40相连。

DMA38防止基带处理器和调制解调处理器两者同时访问RAM32的现象发生。

DMA接口用来在基带处理器和调制解调处理器之间传递语音和控制数据。调制解调处理器40用作主处理器，并通过保持线（图中未画出）控制基带处理器22。调制解调处理器40具有访问基带处理器22、停止其处理、让控制线和地址总线以及数据总线呈现三态输出中的高阻抗状态的能力。这样可使调制解调处理器40通过DMA接口访问基带处理器的DMA存贮器，并对它读或写。

这是通过调制解调处理器40发出其外部标志（XF）比特来实 现的，XF比特用来选通基带处理器的保持输入。当基带处理器接收这个命令时，它就结束正在执行当前的指令，停止其处理，使其控制、数据和地址总线都呈现三态输出中的高阻抗状态，然后向调制解调处理器发回一个保持应答信号。就在调制解调处理器发出保持命令之后，在等待基带处理器发出保持应答信号时，它就继续执行其它任务。一旦调制解调处理器接收到这个保持应答信号，它就对基带处理器的控制总线、数据总线和地址总线进行控制，然后读或写DMA    RAM32。在调制解调处理器完成访问DMA    RAM32任务之后，它就取消基带处理器上的保持输入，然后恢复它停止了的处理。基带处理器还具有通过将它自己的XF比特置于高电平，来封锁调制解调处理器的能力。这个XF比特用来选通调制解调处理器的保持信号，并在基带处理器进入保持状态之前可使保持线失效。调制解调处理器使用地址总线中的10比特和数据总线的全部16比特，它还用三条控制线即选通线、读/写线和数据选通线。

基带处理器22、或调制解调处理器40都可根据上述信号从RAM32得到信号。两处理器通过RAM32中作为高速缓冲存贮器的部分进行相互通信。调制解调处理器40还与全速PROM44连接，PROM44存有该处理器40用的程序。

调制解调处理器40在其调制方式时，通过先进先出缓冲存贮器（FIFO）46把其信号以320千赫的取样速率传送给内插器48。由内插器有效地将取样速率提高5倍，将其转换为1600千样品/秒（1.6兆样品/秒）。此内插器连同晶体滤波器（将在下文说明）相当于一个积分器，实际上近似是一个5抽头的FIR滤波器。用数字和模拟硬件实现的FIR滤波器不同于经典的全数字硬件 实现的FIR滤波器。此内插器的输出馈送到可编程陈列逻辑电路（PAL）50。

PAL50构成一个混频器，向它输入来自定时发生器51的400千赫方波以及1600千样品/秒的信号。1600千样品/秒的信号代表16千符号/秒、具有0载频和所需的20千赫带宽的移相键控调制（PSK）信号。实际上，该PAL可看作为一个频率转换器。当PAL电路做成在400千赫方波控制下完成二的补码功能时，此电路可有效地实现时间复用的正交混频，并有效地将20千赫宽基带信号转换到400千赫。

PAL50的输出是时间复用的、频率转换了的复合信号，通过数/模（D/A）转换器52将这个数字信号变换为模拟信号。D/A转换器52的输出送到混频器54。来自消隐脉冲发生模块58的去毛剌/消隐脉冲56也送到混频器54。毛剌能量是取样数据系统中产生噪声的主要来源。毛剌能量产生在从一个输入字到另一输入字的过渡期间。在D/A转换器中，每个输入比特都根据各自状态使输出的模拟电平发生变化，而各个比特通常不会同时产生这种变化，因而产生了毛剌。解决这个问题的传统方法是在D/A后面用取样保持电路或采用去毛剌的D/A。然而这两种方法不论哪一种的代价都是很高的。在瞬变期间，通常约在数字切换时间前35毫微秒和后130毫微秒，“消隐”信号将混频器的输出返回到中间基准电平，以此抑制出现在D/A输出中的大毛剌尖峰。虽然消隐产生了远离中心频率的谐波，但是使用相当严格的中频滤波，基本上可消除这些谐波。这种消隐方法还减少了输出中取样速率的含量。

来自混频器54的输出60送到上变频器64的混频器62。混 频器62有20兆赫的输入信号65（它与20兆赫线66是共用的）。混频器62的输出是20兆赫输入信号65与从混频器54接收到的400千赫信号之和，得出的输出是20.4兆赫。这个输出送到只让这个和信号通过的晶体滤波器68，产生中频信号，并送到放大器70。

合成器72是一个提供输出LO1的合成器模块。在此模块中，第二电路给出第二输出LO2，LO2跟踪LO1输出，并保持比LO1低5兆赫。合成器用作80兆赫的压控晶体振荡器的基准频率。输出LO1通过线74馈送到混频器76，此混频器还接收来自放大器70的中频输出。由于中频信号的频率是20.4兆赫，例如欲使混频器76的输出为445.5兆赫，则合成器应产生435.1兆赫的频率，这样加上20.4兆赫就得出所需的455.5兆赫的频率。然后，这个输出由可变增益放大器80放大。基带处理器22根据来自基站的某些信号的译码，通过D/A转变器82，在线81上送出增益控制信号给可变增益放大器80。可变增益放大器80具有限定的带宽，因此它不让混频器76产生的不需要的差频通过。放大器80的输出通过线83送到功率放大器84，射频信号经功率放大器84进行末级放大后通过继电器86送到天线88。

该单元应用一个每隔45毫秒重复一幀的一种制式。在这种制式中，该单元在每幀的后半部分进行发送，而在每幀的前半部分进行接收。一种结构是使这两个部分的长度相等（尽管它们不需要相等）。另一种结构（16进制）是在一整幀内有四个等长部分可供用户使用。这四部分的每一个都称为时隙，每个时隙都包含一个作为初始数据一部分的独特字，该单元就用这个独特字来建立定时，以便在时隙内接 收其余数据。这四个时隙中的第一个时隙之前有一个调幅（AM）孔，用来确定由基站任意指定的一个时隙为第一时隙。这个AM孔和这个独特字是来自基站的输入信号的一部分。AM孔的持续时间用以确定一个具体的射频信道是控制信道，还是语言信道。

数据信号是从平均幅度信号116中导出的。将一个正比于上述平均幅度的阈值与未经平均的幅度进行比较。如果在预定时间间隔内上述未平均幅度没超过该阈值，则认为已检测到AM孔。调制解调处理器40将检测到AM孔的时间存贮在RAM32中。基带处理器分别根据以下几点作出确定：（a）调制方式（4进制或16进制），（b）存贮在RAM32中的AM孔出现的时间，及（c）接收到独特字的时间，产生一些启动信号以指示本单元是处于发送方式，还是处于接收方式。这些启动信号通过线90送到幀定时模块91。

幀定时模块91将这些启动信号变为两个脉冲串，一个脉冲串通过线92启动功率放大器84和继电器86，使放大器84的输出端与天线88连接。在线92上有此脉冲串时，指定本单元处于发送方式。当继电器86未动作时，天线88与前置放大器94的输入端连接。

幀定时模块91送出的另一脉冲串通过线93送到前置放大器94，启动该前置放大器工作。在这个脉冲串期间，指定本单元处于接收方式。前置放大器94把接收到的信号送到混频器96，混频器96还通过线98接收合成器72的输出LO2。混频器96的输出送到晶体滤波器100，晶体滤波器100的输出接着送到中频放大器102。

调制解调处理器40通过线89把上述从平均幅度信号116中 导出的数据信号送到D/A转换器104，D/A转换器104产生模拟的自动增益控制（AGC）电压信号，通过线106送到放大器102，因而它指示该放大器补偿需要的增益是多大才能使中频信号总保持在同一幅度上。放大器102还接收来自晶体滤波器100的输出。放大器102的输出送到混频器108，混频器108还从线109输入一个20兆赫的信号，从而产生合成的400千赫信号。然后将这个400千赫信号送到模/数（A/D）模块，此模块包括一个取样保持电路110、一个A/D变换器112和一个FIFO缓冲存贮器114。

A/D转换模块的输出信号是64千样/秒，该输出通过线116送到调制解调处理器40。调制解调处理器解调这个信号，并将解调后的数据送到RAM32的高速缓冲存贮器部分供基带处理器22存取，并由基带处理器进行RELP变换。变换后的输出是连续串行的64千比特/秒的PCM信号。将它送到编码译码器转换为模拟信号，然后送到SLIC，接着将SLIC的输出送到电话机;或去另一途径，将高速缓冲存贮器来的16千比特/秒的信号译码为一个数字信号，送给UART26。

工作于训练方式时，在两继电器120和122之间118处形成一个环回电路。该回路在中频侧，而不在射频侧，从而减少了所需的元件数。训练方式是由调制解调处理器送出一个已知信号，通过发送器的其余部件送到中频放大器70。由于继电器120和122都动作，因此放大器70的输出端接到晶体滤波器100的输入端。

此外，基带处理器22在线90上的输出传送到幀定时电路91，并使线93上产生的一个脉冲在整个训练方式期间完全封闭放大器 94。另外，在训练方式期间，幀定时电路91还在线92上产生另一脉冲，它完全封闭放大器84。由调制器产生的已知信号与返回解调器的实际信号比较。然后建立一个补充程序以补偿由于各种因素如温度和元件值等各种因素引起的变化。这些校正系数存入RAM32中。调制解调器用这些存贮的校正系数校正收到的信号。在系统启动的时间间隔内进入训练方式。

合成器模块72包括一个80兆赫振荡器（VCXO），由此振荡器产生的80兆赫信号通过线124送到除4电路126，此电路的输出送到混频器62和108，它也送到两个处理器，提供时钟脉冲方波。该输出还同时通过线124送到除5电路130，除5电路130的输出再送给定时模块51。调制解调处理器确定输入信号的中心频率与时钟频率的一个分谐波之间的频率差。

调制解调处理器把由此得出的频率差通过线132送到D/A转换器134。D/A转换器134的输出通过线136和调节（ADJ）输入端以这样的方式送到VCXO（下文予以说明），即使其朝着减小上述所得出的频率差的方向来改变其频率。失锁检测器信号通过线140送到基带处理器22来指示合成器此时失去同步。

如图2所示，调制解调处理器40包括一个差分移相键控调制（DPSK）变换器150。数据通过线152送到此DPSK变换器150。然后，这个数据以16千符号/秒的速率馈送给FIR滤波器154。FIR滤波器154的输出156是异步数据，它包括10个复合样/符号时间复用的IQ对。此输出送到FIFO46，如上所述，在这里进行异步到同步的转换。FIFO46的输出以160000对数据字/秒的形式送到内插器48，如上所述，内插 器48将IQ对分离，并以1.6兆赫的速率再将这些IQ样复合。

在16进制调制方案中，二进制输入序列被分割成4比特的符号。在16进制PSK中，这些4比特符号决定在给定的符号时间间隔内载波的相位。将二进制输入转换为PSK波形的任务由调制器完成。

图3示出样序列（S）160在调制解调处理器40的DPSK变换器中是如何变换为同相（I）样序列和正交（Q）样序列的。首先将这些符号进行反葛菜（Gray）编码，如162所示。这样做可减小由于解调器中很可能不正确地符号判决所造成的比特差错数目。

反葛菜编码器162的输出送到相量化器164，确定由当前符号引入的绝对相位值θ，然后将此相位值送到差分编码电路166，计算绝对相位值θI′。θI′表示当前差分相位θ和前一相位θI-θI′的模16的和。

θI′＝（θI+θ-θI′）MOD    16

模16加法对应于角度相加时所进行的模360加法。

差分相位θI′送到余弦和正弦查找表，计算当前符号的I分量和Q分量。

I样和Q样都送到6抽头FIR滤波器154（图4中画得更详细）。FIR滤波器的功能是从I和Q样中产生一种过取样的PSK波形，Q样馈送到标有hQ，j（j＝1～10）的一组10个6抽头FIR滤波器。同样，I样送到标有hi，j的另一组10个滤波器。这20个滤波器的输出是时分复用在一个并行总线上，这个总线以10倍于滤波器输入端处的I、Q对取样速率运行。

内插器48更具体地示于图5中，它包括一个输入180和一个由线183连接到Q/I存贮器190的继电器182。此继电器182在输入180和线184之间切换。线183中有一个任选的可插入的乘法器185，此乘法器可用来将来自线183的输入和接到PAL50的任选输入187相乘。继电器182由线183接至Q/I存贮器190，线184接到I/Q存储器186，I/Q存储器186有一输出188至Q/I存储器190。192和194分别表示为I/Q和Q/I存贮器提供的1.6兆赫输入。内插器以160千赫的速率将复用的I、Q样进行分离，然后以800千赫的速率再取样和再复用。

上述功能的合成器72示于图6。图中示出接收来自调节（ADJ）输入138的信号的80兆赫VCXO模块200。这个输入控制VCXO模块频率的准确度。VCXO模块的输出通过线202连接到合成器204。合成器204能够合成438、625与439.65兆赫之间的频率，并与线202上的信号恰当同步。由线128（也示于图1中）上的输入信号选择该具体的频率。

合成器204的输出通过线206和滤波器208即成为LO1。合成器204的输出还可通过线210馈送到同步转换器212。VCXO200的输出通过线214馈送到除16模块216，除16模块的5兆赫输出通过线218馈送到同步转换器212。线214上的输出还接到基准频率输出221。

模块212将线210上的频率减去来自线218的5兆赫输入，产生一个差频并通过滤波器220变为LO2馈送出去。按照这种方式，呈现为LO2的频率在433.625和434.65兆赫之间 变化，因此LO2的频率总是比LO1的频率低5兆赫。

此外，合成器204的输出通过线222以及同步转换器212的输出通过线224在同步检测器226中以这样的方式组合工作、如果线206上的频率与线202上的频率不同步，或者同步转换器212的频率输出与线206上的频率和除16模块216的输出频率的组合不同步，则在线140上发出一个失步（失锁）信号（亦在图1中示出）。

一个合成器204加上除16模块216与同步转换器212的这种特定组合可提供与以前使用的两个单独的合成器相同的功能，而且具有较少的部件、较高的稳定性和较宽的容限等。

图7示出了测试用户接口的优选电路，在这方面，基带处理器22（图1所示）产生数字的1千赫正弦波馈送到编译码器20（图1所示）将它转变为模拟的正弦波，然后通过SLIC14的混合作用送到线对12。继电器K（图1中未画出）就插接在连接器10的旁边，这样它就可以将连接器与该电路断开。在断开的继电器K处，来自非终接线对12的任何反射信号通过SLIC的混合作用返回，并由编译码器20变换为数字信号。此数字信号馈送给基带处理器22，将这个反射信号与原来的信号比较，确定在线对12上呈现的是任何不希望的阻抗或连接，例如接地。

图8示出调制解调处理器40的解调器部分，还示出加在高精度的取样保持电路（S/H）110上的来自混频器108的400千赫输出（图1所示），此电路110有25毫微秒或更小的孔径不定度，其输出馈送到A/D转换器112。

A/D转换器112的输出通过线116馈送到调制解调处理器 （均见图1）。线116的输入包括以两个复合样对/符号形式的时间复用的I样和Q样（它们可能有某些交调产生的失真）。上述时间复用的I、Q样送到去复用器290将它们分离。分离后的I、Q样送到均衡器模块300。均衡器模块300的任务是将下列能量减小到最小：（a）接收数据流误码的能量;（b）延时0.05T（T是1/16000秒）的数据流的变形误码的能量;（c）超前0.05T的数据流的变形误码的能量;（d）来自相邻上信道（所需接收频率加25千赫）的数据流的能量;（e）来自相邻下信道（所需接收频率减25千赫）的数据的能量。

均衡器是一个复杂的28抽头的FIR滤波器，其中，滤波器的加权值取决于上述五项能量减至最小的目标。为此目的，由调制器产生5个训练信号，它们是：（a）所需频率（在此频率上，接收器发信器的时钟是同步的）的信号;（b）与（a）相同但接收器的时钟比发送器的时钟超前0.05T的信号;（c）与（b）相同，而它是时延0.05T;（d）与（a）相同但载频增高了25千赫;（e）与（d）相同、但载频降低了25千赫。在（d）和（e）的情况下，为了产生具有25千赫频偏的训练信号，调制解调处理器将发送的FIR滤波器特性偏移25千赫。

将5个训练信号的每一个存在时的实际输入与一组所需的输出比较，可以得出一组加权因数，当均衡器里实现这组加权因数时，均衡器就能完成上述五项目标。这些加权因数是存在RAM32内的。

均衡后的I、Q样值馈送到模块302，模块302的输出是均衡后的Q与I样值比值的反正切。此输出304表示接收信号的相位。

均衡后的I、Q样值还同时馈送到导向频率模块306，如图9详示。I、Q样值迭加产生下边带308（如图9所示），同时形成I、Q样差值产生上边带310。然后计算上、下边带值312和314。在316处进行两值的差运算。差值318表示频率误差。

如图8所示，反正切模块302的输出304馈送到AFC和符号时间跟踪模块320（详见图10）。从检测相位304中减去图10中的相位校正值322，得出校正后的相位324。校正后的相位馈送到符号检测器326，符号检测器326检测以相位值表示的当前的符号，并使这个相位量化到以22.5°为增量的最接近的相位值。在330处从校正后的相位324中减去这个量化后的相位328，结果产生相位误差信号332。此误差信号332送到二阶环路滤波器334计算相位校正值336和频率校正信号338。这个频率校正信号通过线132送到VCXO（见图1）。

相位误差信号332通过线340馈送到符号定时跟踪模块342，此模块342还通过线344接收来自符号检测模块326的输出。符号定时跟踪模块342含有一种算法，跟踪多个预定的符号的相位，观察第一个符号的起始相位和最后一个符号的相位，然后确定斜率。它设法从相位对时间的函数来确定实际出现的过零点的位置，并将这些位置与过零点应该出现的位置相比较，算出定时修正值来校正这个误差。符号时钟将在下一个时隙开始时进行调节。符号定时跟踪模块342提供输出346。此输出346馈送到定时模块51（见图1）。

来自AFC和符号定时模块320的频率校正信号338馈送到加权模块348（如图8所示），在此时行加权。模块348的输出 350馈送到求和模块352，在此将信号350与模块306的输出318相加，提供一个输出354，此输出送到D/A转换器134。D/A转换器134的输出如图1所示，它在138处送到合成器。

如上所述，虽然本发明提供了各种独立的部件，但是也可能在容量足够大的一个调制解调处理器中就包括有这些部件的许多功能，例如全速PROM44，FIFO46，内插器48和PAL50。它还可能包括比如幀定时模块91、消隐发生模块58、定时装置51、除4电路、除5电路和一部分或全部的合成器72。此外，基带处理器和调制解调处理器还可合并在一个单一单元里，这个单元还可以包括编译码器和UART。