在用于路由的第一金属层中采用金属线的互补金氧半导体(MOS)(CMOS)标准单元电路及其相关方法专利检索-卫星电视广播专利检索查询-专利查询网

在用于路由的第一金属层中采用金属线的互补金 氧 半导体(MOS)(CMOS)标准单元电路及其相关方法

阅读：531发布：2020-05-11

专利汇可以提供在用于路由的第一金属层中采用金属线的互补金氧半导体(MOS)(CMOS)标准单元电路及其相关方法专利检索，专利查询，专利分析的服务。并且本发明公开在用于路由的第一金属层中采用金属线的互补金氧半导体 MOS CMOS标准单元电路及其相关方法。在一个方面中，一种CMOS标准单元电路包含安置于所述第一金属层中的第一供应轨、第二供应轨及金属线。所述金属线中的一或多者被对应于所述CMOS标准单元的第一单元边界及第二单元边界动态地切割，使得所述金属线具有对应于所述第一单元边界及所述第二单元边界的切割边缘。未对应于所述第一单元边界及所述第二单元边界被切割的金属线可用于互连所述CMOS标准单元电路的节点。动态地切割所述金属线允许所述第一金属层被用于路由，以减小其它金属层中的路由，使得较少通孔及金属线被安置于所述第一金属层上方。，下面是在用于路由的第一金属层中采用金属线的互补金氧半导体(MOS)(CMOS)标准单元电路及其相关方法专利的具体信息内容。

权利要求

1.一种互补金氧半导体MOS CMOS标准单元，其包括：
在第一金属层中在一方向上安置的第一供应轨；
在所述第一金属层中在所述方向上安置的第二供应轨；及
在所述第一金属层中在所述方向上安置的多个金属线，其中：
所述多个金属线的每一金属线对应于多个轨道中的轨道；
所述多个金属线的一或多个金属线具有对应于所述CMOS标准单元中的第一单元边界的切割边缘；
所述多个金属线的一或多个金属线具有对应于所述CMOS标准单元的第二单元边界的切割边缘，其中所述第二单元边界在所述CMOS标准单元相较于所述第一单元边界的相对的一侧上；且
所述多个金属线的一或多个金属线具有对应于所述第一单元边界及所述第二单元边界中的至少一者的未切割边缘。
2.根据权利要求1所述的CMOS标准单元，其进一步包括在第二金属层中且在与所述方向大体上正交的第二方向上安置的一或多个金属线。
3.根据权利要求2所述的CMOS标准单元，其进一步包括安置于所述第一金属层与所述第二金属层之间的一或多个竖直互连接入(通孔)，其中所述一或多个通孔电耦合所述第二金属层中的一或多个金属线及所述第一金属层中的一或多个金属线。
4.根据权利要求3所述的CMOS标准单元，其中：
所述第一金属层包括金属零层(M0)；
所述第二金属层包括安置于所述第一金属层上方的金属一层(M1)；且
所述一或多个通孔包括一或多个零层级通孔(V0)。
5.根据权利要求1所述的CMOS标准单元，其中所述第一金属层中的所述多个金属线被安置于所述第一供应轨与所述第二供应轨之间。
6.根据权利要求1所述的CMOS标准单元，其中：
所述第一供应轨被安置于所述第一金属层中的所述多个金属线的一或多个金属线之间；且
所述第二供应轨被安置于所述第一金属层中的所述多个金属线的一或多个金属线之间。
7.根据权利要求1所述的CMOS标准单元，其经集成到集成电路IC中。
8.根据权利要求1所述的CMOS标准单元，其集成到选自由以下各者组成的群组的装置中：机顶盒；娱乐单元；导航装置；通信装置；固定位置数据单元；移动位置数据单元；全球定位系统GPS装置；移动电话；蜂窝蜂窝式电话；智能型手机；会话起始协议SIP电话；平板计算机；平板手机；服务器；计算机；便携式计算机；移动计算装置；可穿戴式计算装置；台式计算机；个人数字助理PDA；监视器；计算机监视器；电视；调谐器；无线电；卫星无线电；音乐播放器；数字音乐播放器；便携式音乐播放器；数字视频播放器；视频播放器；数字影碟DVD播放器；便携式数字视频播放器；汽车；车辆组件；航空电子系统；无人机及多轴直升机。
9.一种互补金氧半导体MOS CMOS标准单元电路，其包括：
多个CMOS标准单元，每个CMOS标准单元包括：
在第一金属层中在一方向上安置的第一供应轨；
在所述第一金属层中在所述方向上安置的第二供应轨；及
在所述第一金属层中在所述方向上安置的多个金属线，其中：
所述多个金属线的每一金属线对应于多个轨道中的轨道；
所述多个金属线的一或多个金属线具有对应于对应CMOS标准单元的第一单元边界的切割边缘；
所述多个金属线的一或多个金属线具有对应于所述对应CMOS标准单元的第二单元边界的切割边缘，其中所述第二单元边界在所述对应CMOS标准单元相较于所述第一单元边界的相对的一侧上；且
所述多个金属线的一或多个金属线具有对应于所述第一单元边界及所述第二单元边界中的至少一者的未切割边缘；
其中：
所述多个CMOS标准单元的一或多个CMOS标准单元被安置为使得所述一或多个CMOS标准单元的所述第二单元边界大体上邻接于一或多个其它CMOS标准单元的第一单元边界；且两个或多于两个CMOS标准单元的一或多个金属线形成跨越所述两个或多于两个CMOS标准单元的对应轨道的单个连续金属线。
10.根据权利要求9所述的CMOS标准单元电路，其中所述多个CMOS标准单元的一或多个CMOS标准单元进一步包括在第二金属层中且在大体上与所述方向正交的第二方向上安置的一或多个金属线。
11.根据权利要求10所述的CMOS标准单元电路，其中所述多个CMOS标准单元的一或多个CMOS标准单元进一步包括安置于所述第一金属层与所述第二金属层之间的一或多个竖直互连接入(通孔)，其中所述一或多个通孔电耦合所述第二金属层中的一或多个金属线及所述第一金属层中的一或多个金属线。
12.根据权利要求11所述的CMOS标准单元电路，其中：
所述第一金属层包括金属零层(M0)；
所述第二金属层包括安置于所述第一金属层上方的金属一层(M1)；且
所述一或多个通孔包括一或多个零层级通孔(V0)。
13.根据权利要求9所述的CMOS标准单元电路，其中每一CMOS标准单元的所述第一金属层中的所述多个金属线被安置于所述第一供应轨与所述第二供应轨之间。
14.根据权利要求9所述的CMOS标准单元电路，其中：
每一CMOS标准单元的所述第一供应轨被安置于所述第一金属层中的所述多个金属线的一或多个金属线之间；且
每一CMOS标准单元的所述第二供应轨被安置于所述第一金属层中的所述多个金属线的一或多个金属线之间。
15.根据权利要求9所述的CMOS标准单元电路，其中所述多个CMOS标准单元经布置以形成缓冲器。
16.一种用于通过动态地切割第一金属层中的金属线，制造CMOS标准单元电路的方法，其包括：
确定在一或多个CMOS标准单元中安置于第一金属层上方的多个金属线及互连件的放置；
确定第一金属层布局优化器是否可用；
响应于确定出所述第一金属层布局优化器可用，确定所述一或多个CMOS标准单元的多个例项的布局，其中在所述一或多个CMOS标准单元的每一例项的所述布局中安置于所述第一金属层中的所述多个金属线的放置是基于使用所述一或多个CMOS标准单元的定向及邻接变量及定义每一布局的物理属性的多个单元变化模板而进行的安置于所述第一金属层的所述多个金属线的经优化放置布局；
响应于确定出所述第一金属层布局优化器不可用，提供所述一或多个CMOS标准单元的所述多个例项的所述布局，其中在所述一或多个CMOS标准单元的每一例项的所述布局中安置于所述第一金属层中的所述多个金属线的放置对应于在所述多个单元变化模板中安置于所述第一金属层中的所述多个金属线的所述放置；
对于所述一或多个CMOS标准单元的所述多个例项的每一例项的每一布局，确定多个对应的设计成本；
基于一或多个对应变型种子建置一或多个基于第一金属层成本的树，每一基于第一金属层成本的树包括对应于与所述对应变化种子相关联的所述一或多个CMOS布局标准单元的所述布局的组合的所述多个设计成本；
确定包含对应于一优值的所述多个设计成本的所述基于第一金属层成本的树；及根据所述经确定基于第一金属层成本的树的所述一或多个CMOS标准单元中的每一者的所述布局，安置及切割所述第一金属层中的所述多个金属线。
17.根据权利要求16所述的方法，其中确定所述多个对应设计成本对于所述一或多个CMOS标准单元的所述多个例项的每一例项包括确定对应功率成本、性能成本及面积成本。
18.根据权利要求16所述的方法，其进一步包括根据所述布局将所述互连件及所述多个金属线安置于所述第一金属层上方。
19.根据权利要求16所述的方法，其中安置及切割所述第一金属层中的所述多个金属线包括：
在所述第一金属层中安置所述多个金属线；及
切割对应于对应CMOS标准单元的第一单元边界、所述对应CMOS标准单元的第二单元边界，及所述对应CMOS标准单元的所述第一单元边界与所述第二单元边界之间的所述多个金属线的一或多个金属线。
20.根据权利要求16所述的方法，其中安置及切割所述多个金属线包括在金属零(M0)层中安置及切割所述多个金属线。
21.一种非暂时性计算机可读媒体，其上存储有当由制造系统使用时，允许所述制造系统制造CMOS标准单元电路的计算机数据，所述CMOS标准单元电路包括：
多个CMOS标准单元，每一CMOS标准单元包括：
在第一金属层中在一方向上安置的第一供应轨；
在所述第一金属层中在所述方向上安置的第二供应轨；及
在所述第一金属层中在所述方向上安置的多个金属线，其中：
所述多个金属线的每一金属线对应于多个轨道中的轨道；
所述多个金属线的一或多个金属线具有对应于对应CMOS标准单元的第一单元边界的切割边缘；
所述多个金属线的一或多个金属线具有对应于所述对应CMOS标准单元的第二单元边界的切割边缘，其中所述第二单元边界在所述对应CMOS标准单元相较于所述第一单元边界的相对的一侧上；且
所述多个金属线的一或多个金属线具有对应于所述第一单元边界及所述第二单元边界中的至少一者的未切割边缘；
其中：
所述多个CMOS标准单元的一或多个CMOS标准单元被安置为使得所述一或多个CMOS标准单元的所述第二单元边界大体上邻接于一或多个其它CMOS标准单元的第一单元边界；且两个或多于两个CMOS标准单元的一或多个金属线形成跨越所述两个或多于两个CMOS标准单元的对应轨道的单个连续金属线。
22.根据权利要求21所述的非暂时性计算机可读媒体，其中所述多个CMOS标准单元的一或多个CMOS标准单元进一步包括在第二金属层中且在大体上与所述方向正交的第二方向上安置的一或多个金属线。
23.根据权利要求22所述的非暂时性计算机可读媒体，其中所述多个CMOS标准单元的一或多个CMOS标准单元进一步包括安置于所述第一金属层与所述第二金属层之间的一或多个竖直互连接入(通孔)，其中所述一或多个通孔电耦合所述第二金属层中的一或多个金属线及所述第一金属层中的一或多个金属线。
24.根据权利要求23所述的非暂时性计算机可读媒体，其中：
所述第一金属层包括金属零层(M0)；
所述第二金属层包括安置于所述第一金属层上方的金属一层(M1)；且
所述一或多个通孔包括一或多个零层级通孔(V0)。

说明书全文

在用于路由的第一金属层中采用金属线的互补金 氧 半导体

(MOS)(CMOS)标准单元电路及其相关方法

[0001] 优先权申请

[0002] 本申请案要求2017年4月13日申请的且标题为“在用于路由的第一金属层中采用金属线的互补金氧半导体标准单元电路及其相关方法(COMPLEMENTARY METAL OXIDE SEMICONDUCTOR(MOS)(CMOS)STANDARD CELL CIRCUITS EMPLOYING METAL LINES IN A FIRST METAL LAYER USED FOR ROUTING,AND RELATED METHODS)”的美国专利申请案第15/487,222号的优先权，所述专利申请案的内容以全文引用的方式并入本文中。

技术领域

[0003] 本公开的技术大体上涉及互补金氧半导体(metal oxide semiconductor，MOS)(complementary metal oxide semiconductor，CMOS)标准单元电路，且更具体地说，涉及具有增加的性能及减小的功率消耗的CMOS标准单元电路的制造。

背景技术

[0004] 基于处理器的计算机系统可包含大量的集成电路(integrated circuit，IC)阵列。每一IC具有包括多个IC装置的复杂布局设计。通常采用互补金氧半导体(MOS)(CMOS)标准单元电路以辅助使IC的设计较不复杂且更可管理。详细地说，CMOS标准单元电路为设计者提供对应于常用IC装置的默认计单元，其符合选择技术的特定设计规则。作为非限制性实例，CMOS标准单元电路(即包含P型掺杂剂及N型掺杂剂半导体材料扩散区两者以形成P型MOS(P-type MOS，PMOS)及N型MOS(N-type MOS，NMOS)装置的标准单元电路)可以包含栅极、反相器、多路复用器及加法器。相比于定制设计每一电路，使用CMOS标准单元电路使设计者能够创建具有一致布局设计的IC，借此创建跨越多个IC的更均一及较不复杂的布局设计。

[0005] 常规CMOS标准单元电路是使用形成具预定义技术节点尺寸的装置元件的工艺技术来制造。举例来说，可能采用工艺技术以制造宽度为十(10)纳米(nm)或七(7)nm的装置元件的常规CMOS标准单元电路。设计成具有十(10)nm及低于10nm的技术节点大小的CMOS标准单元电路常规地采用本地的互连布线层以获得多个装置节点之间的连接，以致使所述CMOS标准单元电路实现特定功能。举例来说，CMOS标准单元电路可能采用金属零层(M0)作为本地的互连布线层以使用额外金属层中竖直互连接入(通孔)及布线，例如金属一层(M1)及金属二层(M2)，互连晶体管的源极、漏极及/或栅极到CMOS标准单元电路中的其它装置节点。

[0006] 由于技术节点及其它光刻特征尺寸持续减小，较高数目装置，例如晶体管，可制造于裸片内的较小区域中。尽管CMOS标准单元电路可被设计成具有较高装置密度，但需要满足指定制造技术的设计规则，例如特定节点之间的间距，以确保CMOS标准单元电路以所需方式起作用。举例来说，用于实现较高装置密度同时符合关于元件间距的设计规则的一技法包含印刷互连布线层的个别形状(例如，M0)及将所述互连布线层切割为多个部分(即，多条导线)。以此方式切割所述互连布线层(M0)导致多个导线分离对应切割的宽度，其中此种分离度相较于可通过在互连布线层中印刷单独导线实现的分离度更小。因此，CMOS标准单元电路中的相邻CMOS标准单元可能使用上文所述的印刷及切割方法更邻近地靠近放置。

[0007] 然而，如上文所述在多个CMOS标准单元中的互连布线层(M0)中印刷及切割形状导致除互连布线层外的金属层中的额外通孔及导线将多个CMOS标准单元的装置节点互连。此种通孔及导线的电容增加CMOS标准单元电路的切换功率，由此增加对应功率消耗。另外，此种与额外金属布线的增加的电阻及电容组合的通孔的电阻增加CMOS标准单元电路的延迟，此减小对应性能。发明内容

[0008] 实施方式中公开的方面包含在用于路由的第一金属层中采用金属线的互补金氧半导体(MOS)(CMOS)标准单元电路，及其相关方法。在一个方面中，CMOS标准单元电路包含安置于第一金属层中的第一供应轨(例如，电压轨)及第二供应轨(例如，接地轨)。另外，CMOS标准单元电路包含安置于第一金属层中的金属线。所述电压轨及所述接地轨并未在制造期间切割，使得所述电压轨及所述接地轨可被对应CMOS标准单元电路中的相邻CMOS标准单元共享。所述金属线中的一或多者在制造期间被动态地切割，使得所述金属线具有对应于所述对应CMOS标准单元的第一单元边界及第二单元边界的切割边缘。另外，一或多个金属线并未对应于第一及/或第二单元边界被切割(即，具有对应于所述第一单元边界及所述第二单元边界中的至少一者的未切割边缘)，其中此种金属线可用于互连CMOS标准单元的节点到相邻CMOS标准单元中的节点。以此方式，所述金属线被动态地切割，使得对应CMOS标准单元电路可通过使用第一金属层中的金属线以互连相邻CMOS标准单元电路中的节点，实现所希望的优值(figure of merit，FOM)。换句话说，动态地切割第一金属层中的金属线允许第一金属层被用于CMOS标准单元电路中的路由，此减小其它金属层中的路由的量，使得较少竖直互连接入(通孔)及金属线被安置于第一金属层上方。减少安置于第一金属层上方的通孔及金属线的数目相较于常规CMOS标准单元电路会减小CMOS标准单元电路的电阻及电容，此导致增加的性能及减小的功率消耗。

[0009] 在这点上，在一个方面中，提供一种CMOS标准单元。所述CMOS标准单元包括在第一金属层中在一方向上安置的第一供应轨、在所述第一金属层中在所述方向上安置的第二供应轨，及在所述第一金属层中在所述方向上安置的多个金属线。所述多个金属线的每一金属线对应于多个轨道中的轨道。所述多个金属线的一或多个金属线具有对应于所述CMOS标准单元的第一单元边界的切割边缘。所述多个金属线的一或多个金属线具有对应于所述CMOS标准单元的第二单元边界的切割边缘，其中所述第二单元边界在所述CMOS标准单元相较于所述第一单元边界的相对的一侧上。所述多个金属线的一或多个金属线具有对应于所述第一单元边界及所述第二单元边界中的至少一者的未切割边缘。

[0010] 在另一方面中，提供一种CMOS标准单元电路。所述CMOS标准单元电路包括多个CMOS标准单元。每一CMOS标准单元包括在第一金属层中在一方向上安置的第一供应轨、在所述第一金属层中在所述方向上安置的第二供应轨，及在所述第一金属层中在所述方向上安置的多个金属线。所述多个金属线的每一金属线对应于多个轨道中的轨道。所述多个金属线的一或多个金属线具有对应于对应CMOS标准单元的第一单元边界的切割边缘。所述多个金属线的一或多个金属线具有对应于所述对应CMOS标准单元的第二单元边界的切割边缘，其中所述第二单元边界在对应的CMOS标准单元相较于所述第一单元边界的相对的一侧上。所述多个金属线的一或多个金属线具有对应于所述第一单元边界及所述第二单元边界中的至少一者的未切割边缘。所述多个CMOS标准单元的一或多个CMOS标准单元被安置为使得所述一或多个CMOS标准单元的所述第二单元边界大体上邻接于一或多个其它CMOS标准单元的第一单元边界。两个或多于两个CMOS标准单元的一或多个金属线形成跨越所述两个或多于两个CMOS标准单元的对应轨道的单个连续金属线。

[0011] 在另一方面中，提供一种用于通过动态地切割第一金属层中的金属线，制造CMOS标准单元电路的方法。所述方法包括确定在一或多个CMOS标准单元中安置于第一金属层上方的多个金属线及互连件的放置。所述方法还包括确定第一金属层布局优化器是否可用。所述方法还包括响应于确定出所述第一金属层布局优化器可用，确定所述一或多个CMOS标准单元的多个例项的布局。在所述一或多个CMOS标准单元的每一例项的布局中安置于所述第一金属层中的所述多个金属线的放置是基于使用所述一或多个CMOS标准单元的定向及邻接变量及定义每一布局的物理属性的多个单元变化模板而进行的安置于所述第一金属层中的多个金属线的经优化放置布局。所述方法还包括响应于确定出所述第一金属层布局优化器不可用，提供所述一或多个CMOS标准单元的所述多个例项的布局。在所述一或多个CMOS标准单元的每一例项的布局中安置于所述第一金属层中的所述多个金属线的放置对应于在所述多个单元变化模板中安置于所述第一金属层中的所述多个金属线的所述放置。
所述方法还包括对于所述一或多个CMOS标准单元的所述多个例项的每一例项的每一布局，确定多个对应的设计成本。所述方法还包括基于一或多个对应变化种子建置一或多个基于第一金属层成本的树。每一基于第一金属层成本的树包括对应于与所述对应变化种子相关联的所述一或多个CMOS标准单元的所述布局的组合的所述多个设计成本。所述方法还包括确定包含对应于优值的所述多个设计成本的所述基于第一金属层成本的树。所述方法还包括根据所述经确定基于第一金属层成本的树的所述一或多个CMOS标准单元中的每一者的所述布局，安置及切割所述第一金属层中的所述多个金属线。

[0012] 在另一方面中，提供一种非暂时性计算机可读媒体，其上存储有当由制造系统使用时，允许所述制造系统制造CMOS标准单元电路的计算机数据。所述CMOS标准单元电路包括多个CMOS标准单元。每一CMOS标准单元包括在第一金属层中在一方向上安置的第一供应轨、在所述第一金属层中在所述方向上安置的第二供应轨，及在所述第一金属层中在所述方向上安置的多个金属线。所述多个金属线的每一金属线对应于多个轨道中的轨道。所述多个金属线的一或多个金属线具有对应于对应CMOS标准单元的第一单元边界的切割边缘。所述多个金属线的一或多个金属线具有对应于所述对应CMOS标准单元的第二单元边界的切割边缘，其中所述第二单元边界在对应的CMOS标准单元相较于所述第一单元边界的相对的一侧上。所述多个金属线的一或多个金属线具有对应于所述第一单元边界及所述第二单元边界中的至少一者的未切割边缘。所述多个CMOS标准单元的一或多个CMOS标准单元被安置为使得所述一或多个CMOS标准单元的所述第二单元边界大体上邻接于一或多个其它CMOS标准单元的第一单元边界。两个或多于两个CMOS标准单元的一或多个金属线形成跨越所述两个或多于两个CMOS标准单元的对应轨道的单个连续金属线。
附图说明

[0013] 图1是通过切割常规CMOS标准单元的第一单元边界及第二单元边界处的第一金属层中的全部金属线的常规工艺制造的示范性常规互补金氧半导体(MOS)(CMOS)标准单元的示范性布局的俯视图；

[0014] 图2是由图1的常规CMOS标准单元的两个(2个)例项形成的示范性常规CMOS标准单元电路的示范性布局的俯视图，其中每一常规CMOS标准单元的第一金属层中的金属线被切割，使得每一CMOS标准单元的金属线并不越过对应CMOS标准单元的边界；

[0015] 图3是在用于路由的第一金属层中采用金属线以便增加性能且减小功率消耗的示范性CMOS标准单元的示范性布局的俯视图；

[0016] 图4是由图3的CMOS标准单元的两个(2个)例项形成的示范性CMOS标准单元电路的示范性布局的俯视图，其中每一CMOS标准单元的第一金属层中的金属线具有对应于第一单元边界、第二单元边界及/或每一CMOS标准单元的第一单元边界与第二单元边界之间的切割边缘；

[0017] 图5是说明制造在用于路由的第一金属层中采用金属线以增加性能且减小功率消耗的CMOS标准单元电路的示范性工艺的流程图；

[0018] 图6是被图5的工艺采用的示范性单元变化模板的图解；

[0019] 图7是图5的工艺期间产生的示范性基于第一金属层成本树的图解；

[0020] 图8A是示范性缓冲器的逻辑图；

[0021] 图8B是使用图5的制造工艺形成的图8A的缓冲器的示范性布局的俯视图；

[0022] 图8C是使用图5的制造工艺形成的图8A布局的缓冲器的示范性布局的替代俯视图；

[0023] 图8D是使用图5的制造工艺形成的图8A布局的缓冲器的示范性布局的另一替代俯视图；

[0024] 图9是使用并不动态地切割第一金属层中的金属线的常规制造工艺形成的图8A布局的缓冲器的示范性布局的替代俯视图；

[0025] 图10是示范性基于处理器的系统的框图，其可包含采用图4的在用于路由的第一金属层中采用金属线的CMOS标准单元电路以便增加性能且减小功率消耗的元件；及[0026] 图11是示范性无线通信装置的框图，其包含形成于集成电路(IC)中的射频(radio frequency，RF)组件，其中RF组件可包含采用图4的在用于路由的第一金属层中采用金属线的CMOS标准单元电路以便增加性能且减小功率消耗的元件。

具体实施方式

[0027] 现参考图式，描述本公开的若干示范性方面。词语“示范性”在本文中用以意谓“充当实例、例子或说明”。本文中被描述为“示范性”的任何方面未必被认作比其它方面更优选或更有利。另外，尽管附图中并未说明功率及接地连接，但本文中所描述的任何方面采用如由所属领域的一般技术人员理解的操作必需的任何功率连接及接地连接。

[0028] 在图3中开始论述用于路由的第一金属层中采用金属线的示范性互补金氧半导体(MOS)(CMOS)标准单元(即，包含P型掺杂剂及N型掺杂剂半导体材料扩散区两者以形成P型MOS(PMOS)及N型MOS(NMOS)装置两者的标准单元)的细节之前，首先描述通过在用于路由的第一金属层中不使用金属线的常规工艺制造的示范性常规CMOS标准单元。

[0029] 在这点上，图1是示范性常规CMOS标准单元102的示范性布局100的俯视图。详细地说，CMOS标准单元102包含安置于第一金属层中的第一供应轨104(例如，电压轨104)及第二供应轨106(例如，接地轨106)。电压轨104对应于电压轨道TV，而接地轨106对应于接地轨道TG。另外，用于互连CMOS标准单元102内的节点的金属线108(1)到108(6)被安置于第一金属层中，其中每一金属线108(1)到108(6)对应于轨道T(1)到T(6)。尽管在此实例中金属线108(1)到108(6)被安置于电压轨104与接地轨106之间，但其它实例可以包含安置于所述金属线108(1)到108(6)之间的电压轨104及接地轨106。CMOS标准单元102还包含用于在CMOS标准单元102中形成一或多个晶体管的P型掺杂剂半导体材料扩散区(P区)110、N型掺杂剂半导体材料扩散区(N区)112，及栅极114(1)到114(3)。举一非限制性实例，第一金属层可能为金属零层(例如，M0)，使得电压轨104、接地轨106及金属线108(1)到108(6)被安置于P区110、N区112及栅极114(1)到114(3)上方。

[0030] 继续参看图1，金属线108(1)到108(6)对应于CMOS标准单元102的第一单元边界116(1)及第二单元边界116(2)被切割，使得金属线108(1)到108(6)在被安置于CMOS标准单元电路中时，不被电耦合到相邻CMOS标准单元中的第一金属层上的金属线。更具体地说，用于制造CMOS标准单元102的常规工艺采用切割掩模118(1)、118(2)以分别对应于第一单元边界116(1)及第二单元边界116(2)切割金属线108(1)到108(6)。切割掩模118(1)、118(2)并未被用于切割电压轨104及接地轨106，使得电压轨104及接地轨106可被对应CMOS标准单元电路中的相邻CMOS标准单元共享。在此实例中，切割掩模118(1)、118(2)可经单一图案化或多重图案化。举例来说，在单一图案化工艺中，一个切割掩模(例如，切割掩模118(1))对应于第一单元边界116(1)，而一个切割掩模(例如，切割掩模118(2))对应于第二单元边界
116(2)。以此方式，单一图案化工艺限制个别切割掩模之间的竖直分离度，借此限制哪些金属线108(1)到108(6)可被切割。在多重图案化工艺中，多个切割掩模(例如，被分成多个切割掩模的切割掩模118(1))对应于第一单元边界116(1)，且多个切割掩模(例如，被分成多个切割掩模的切割掩模118(2))对应于第二单元边界116(2)。以此方式，多重图案化工艺减小切割掩模之间的竖直空间，且减小或去除哪些金属线108(1)到108(6)可被切割的限制。
举例来说，如果金属线108(1)到108(6)被双重图案化，那么奇数编号轨道108(1)、108(3)及
108(5)应具有与经偶数编号轨道108(2)、108(4)及108(6)不同的切割掩模。切割金属线108(1)到108(6)允许CMOS标准单元102相较于可通过对于每一对应CMOS标准单元在第一金属层中印刷金属线108(1)到108(6)实现的分离度，距相邻CMOS标准单元具有较小分离度。然而，在第一单元边界116(1)及第二单元边界116(2)处静态地切割金属线108(1)到108(6)会限制金属线108(1)到108(6)互连CMOS标准单元102内部的节点。

[0031] 在这点上，图2是使用图1的常规CMOS标准单元102的两个(2个)例项，在本文中被称作CMOS标准单元102(1)、102(2)，形成的示范性常规CMOS标准单元电路202(即包含P型掺杂剂及N型掺杂剂半导体材料扩散区两者以形成PMOS及NMOS装置两者的标准单元电路)的示范性布局200的俯视图。每一CMOS标准单元102(1)、102(2)包含与图1的CMOS标准单元102共同的某些组件，其如通过图1与2之间的共同元件编号所展示，且因此将不在本文中重复描述。

[0032] 继续参看图2，CMOS标准单元102(1)包含安置于第一金属层中的第一供应轨104(1)(例如，电压轨104(1))、第二供应轨106(1)(例如，接地轨106(1))，及金属线108(1)(1)到108(1)(6)。CMOS标准单元102(1)还包含栅极114(1)(1)到114(1)(3)。类似地，CMOS标准单元102(2)包含安置于第一金属层中的第一供应轨104(2)(例如，电压轨104(2))、第二供应轨106(2)(例如，接地轨106(2))，及金属线108(2)(1)到108(2)(6)。CMOS标准单元102(2)还包含栅极114(2)(1)到114(2)(3)。电压轨104(1)、104(2)是使用对应于电压轨道TV的单个金属线形成，使得可在CMOS标准单元102(1)、102(2)之间共享供应电压。接地轨106(1)、106(2)还使用对应于接地轨道TG的单个金属线形成，使得CMOS标准单元102(1)、102(2)可共享接地电压源。另外，对应金属线108(1)(1)到108(1)(6)、108(2)(1)到108(2)(6)中的每一者是最初使用对应于每一轨道T(1)到T(6)的单个金属线形成。然而，切割掩模204(1)被用于切割对应于CMOS标准单元102(1)的第一单元边界116(1)(1)的金属线108(1)(1)到108(1)(6)，且切割掩模204(2)被用于切割对应于CMOS标准单元102(2)的第二单元边界116(2)(2)的金属线108(2)(1)到108(2)(6)。另外，切割掩模204(3)被对应于CMOS标准单元102(1)的第二单元边界116(1)(2)及对应于CMOS标准单元102(2)的第一单元边界116(2)(1)安置，使得对应于轨道T(1)到T(6)的每一单个金属线被切割为在金属线108(1)(1)到108(1)(6)与对应金属线108(2)(1)到108(2)(6)之间产生距离DS。

[0033] 继续参看图2，金属线108(1)(1)到108(1)(6)被限制为互连CMOS标准单元102(1)内的节点，而金属线108(2)(1)到108(2)(6)被限制为互连CMOS标准单元102(2)内的节点。因此，为互连CMOS标准单元102(1)的节点与CMOS标准单元102(2)的节点，CMOS标准单元电路202必须在除了第一金属层之外的金属层中采用竖直互连接入(通孔)及金属线。举例来说，如果第一金属层是M0，那么金属一层(M1)及金属二层(M2)中的额外金属线可用于互连CMOS标准单元102(1)、102(2)之间的节点，其中通孔是用于互连M0、M1及M2之间的金属线。
然而，M1及M2中的此种通孔及金属线的电容增加CMOS标准单元电路202的切换功率，由此增加对应功率消耗。另外，此种通孔的电阻与M1及M2中的额外金属线的增加的电阻及电容组合会增加CMOS标准单元电路202的延迟，此减小对应性能。

[0034] 在这点上，图3是在用于路由的第一金属层中采用金属线304(1)到304(6)以便增加性能且减小功率消耗的示范性CMOS标准单元302的示范性布局300的俯视图。详细地说，CMOS标准单元302包含在方向D上且在第一金属层中安置的第一供应轨306(例如，电压轨306)及第二供应轨308(例如，接地轨308)。电压轨306对应于电压轨道TV，而接地轨308对应于接地轨道TG。另外，金属线304(1)到304(6)在方向D上且在第一金属层中被安置，其中每一金属线304(1)到304(6)对应于轨道T(1)到T(6)。尽管在此实例中金属线304(1)到304(6)被安置于电压轨306与接地轨308之间，但其它实例可以包含安置于所述金属线304(1)到
304(6)之间的电压轨306及接地轨308。CMOS标准单元302还包含用于在CMOS标准单元302中形成一或多个晶体管的P区310、N区312及栅极314(1)到314(3)。举一非限制性实例，第一金属层可能为M0，使得电压轨306、接地轨308及金属线304(1)到304(6)被安置于P区310、N区
312及栅极314(1)到314(3)上方。

[0035] 继续参考图3，与图1的CMOS标准单元102相似，电压轨306及接地轨308并未被切割成使得电压轨306及接地轨308可被对应CMOS标准单元电路中的相邻CMOS标准单元共享。然而，如在下文所更详细地论述，此方面中的金属线304(1)到304(6)被动态地切割而非如在图1中静态地切割。举例来说，金属线304(1)到304(3)、304(5)、304(6)被对应于CMOS标准单元302的第一单元边界316(1)切割，使得金属线304(1)到304(3)、304(5)、304(6)具有对应于第一单元边界316(1)的对应切割边缘C(1)到C(5)。然而，金属线304(4)未被对应于第一单元边界316(1)切割，使得金属线304(4)具有对应于第一单元边界316(1)的未切割边缘UC(1)。更具体地说，用于制造CMOS标准单元302的示范性工艺采用切割掩模318(1)(1)以切割对应于第一单元边界316(1)的金属线304(1)到304(3)，且采用切割掩模318(1)(2)以切割对应于第一单元边界316(1)的金属线304(5)、304(6)，而留下金属线304(4)未切割。尽管切割掩模318(1)(1)、318(1)(2)各自被说明为单个形状，但每一切割掩模318(1)(1)、318(1)(2)可能根据使用的图案化工艺的类型(例如，单一图案化、双重图案化、三重图案化等)使用数个掩模来采用。以此方式，金属线304(4)可用于互连CMOS标准单元302的节点到邻近于第一单元边界316(1)安置的CMOS标准单元中的节点。另外，电压轨306及接地轨308具有分别对应于第一单元边界316(1)及第二单元边界316(2)的相应未切割边缘UC_V(1)、UC_V(2)及UC_G(1)、UC_G(2)，使得电压轨306及接地轨308可被相邻CMOS标准单元共享。

[0036] 继续参考图3，金属线304(1)、304(2)、304(4)到304(6)被对应于CMOS标准单元302的第二单元边界316(2)切割，所述第二单元边界316(2)在所述CMOS标准单元302相较于第一单元边界316(1)的相对的一侧上。以此方式，金属线304(1)、304(2)、304(4)到304(6)具有对应于第二单元边界316(2)的对应切割边缘C(6)到C(10)。然而，金属线304(3)未被对应于第二单元边界316(2)切割，使得金属线304(3)具有对应于第二单元边界316(2)的未切割边缘UC(2)。详细地说，用于制造CMOS标准单元302的示范性工艺采用切割掩模318(2)(1)以切割对应于第二单元边界316(2)的金属线304(1)、304(2)，且使用切割掩模318(2)(2)以切割对应于第二单元边界316(2)的金属线304(4)到304(6)，而留下金属线304(3)未切割。尽管切割掩模318(2)(1)、318(2)(2)各自被说明为单个形状，但每一切割掩模318(2)(1)、318(2)(2)可能根据使用的图案化工艺的类型(例如，单一图案化、双重图案化、三重图案化等)使用数个掩模而采用。因此，金属线304(3)可用于互连CMOS标准单元302的节点到邻近于第二单元边界316(2)安置的CMOS标准单元中的节点。以此方式，金属线304(1)到304(6)被动态地(即选择性地)切割而非静态地切割，以通过使用第一金属层(例如，M0)中的金属线304(3)、304(4)互连邻接于CMOS标准单元302的CMOS标准单元中的节点，来实现对应CMOS标准单元电路的特定度量。尽管此方面包含分别对应于金属线304(4)、304(3)的未切割边缘UC(1)、UC(2)，但其它方面可以包含金属线304(1)到304(6)的任何组合上的未切割边缘，其中金属线304(1)到304(6)中的一或多者在第一单元边界316(1)及第二单元边界316(2)中的至少一者上具有未切割边缘。

[0037] 在这点上，图4是使用图3的CMOS标准单元302的两个(2个)例项，在本文中被称作CMOS标准单元302(1)、302(2)，形成的示范性CMOS标准单元电路402的示范性布局400的俯视图。每一CMOS标准单元302(1)、302(2)包含与图3的CMOS标准单元302共同的某些组件，其如通过图3与4之间的共同元件编号所展示，且因此将不在本文中重复描述。

[0038] 继续参考图4，CMOS标准单元302(1)包含在方向D上且在第一金属层中安置的金属线304(1)(1)到304(1)(6)、第一供应轨306(1)(例如，电压轨306(1))，及第二供应轨308(1)(例如，接地轨308(1))。CMOS标准单元302(1)还包含P区310(1)、N区312(1)及栅极314(1)(1)到314(1)(3)。另外，CMOS标准单元302(1)的第一单元边界316(1)(1)在CMOS标准单元302(1)相较于CMOS标准单元302(1)的第二单元边界316(1)(2)的相对的侧上。类似地，CMOS标准单元302(2)包含在方向D上且在第一金属层中安置的金属线304(2)(1)到304(2)(6)、第一供应轨306(2)(例如，电压轨306(2))，及第二供应轨308(2)(例如，接地轨308(2))。
CMOS标准单元302(2)还包含P区310(2)、N区312(2)及栅极314(2)(1)到314(2)(3)。另外，CMOS标准单元302(2)的第一单元边界316(2)(1)在CMOS标准单元302(2)相较于CMOS标准单元302(2)的第二单元边界316(2)(2)的相对的侧上。电压轨306(1)、306(2)是使用对应于电压轨道TV的单个金属线形成，使得可在CMOS标准单元302(1)、302(2)之间共享供应电压。换句话说，电压轨306(1)、306(2)并未被切割，使得电压轨306(1)、306(2)包含未切割边缘UC_V(1)(1)、UC_V(1)(2)、UC_V(2)(1)及UC_V(2)(2)。接地轨308(1)、308(2)还使用对应于接地轨道TG的单个金属线形成，使得CMOS标准单元302(1)、302(2)可能共享接地电压。换句话说，接地轨308(1)、308(2)并未被切割，使得接地轨308(1)、308(2)包含未切割边缘UC_G(1)(1)、UC_G(1)(2)、UC_G(2)(1)及UC_G(2)(2)。

[0039] 继续参考图4，对应金属线304(1)(1)到304(1)(6)、304(2)(1)到304(2)(6)中的每一者最初使用对应于每一轨道T(1)到T(6)的单个金属线形成。然而，切割掩模404(1)(1)被用于切割对应于第一单元边界316(1)(1)的金属线304(1)(1)到304(1)(3)，且切割掩模404(1)(2)被用于切割对应于第一单元边界316(1)(1)的金属线304(1)(5)、304(1)(6)。因此，CMOS标准单元302(1)具有对应切割边缘C(1)(1)到C(1)(5)，及对应于第一单元边界316(1)(1)的未切割边缘UC(1)(1)。切割掩模404(2)被用于切割对应于第二单元边界316(2)(2)的金属线304(2)(1)到304(2)(6)，使得CMOS标准单元302(2)具有对应于第二单元边界316(2)(2)的切割边缘C(2)(1)到C(2)(6)。另外，切割掩模404(3)(1)、404(3)(2)被对应于CMOS标准单元302(1)的第二单元边界316(1)(2)及对应于CMOS标准单元302(2)的第一单元边界316(2)(1)安置，其中第二单元边界316(1)(2)大体上邻接于第一单元边界316(2)(1)。尽管切割掩模404(1)(1)、404(1)(2)、404(2)、404(3)(1)、404(3)(2)各自被说明为单个形状，但每一切割掩模404(1)(1)、404(1)(2)、404(2)、404(3)(1)、404(3)(2)可能根据使用的图案化工艺的类型(例如，单一图案化、双重图案化、三重图案化，等)使用数个掩模而采用。以此方式，切割掩模404(3)(1)、404(3)(2)产生具有切割边缘C(1)(6)到C(1)(10)的金属线304(1)(1)、304(1)(2)、304(1)(4)到304(1)(6)，及具有切割边缘C(2)(7)到C(2)(11)的金属线
304(2)(1)、304(2)(2)、304(2)(4)到304(2)(6)。另外，这导致金属线304(1)(1)、304(1)(2)、304(1)(4)到304(1)(6)与对应金属线304(2)(1)、304(2)(2)、304(2)(4)到304(2)(6)分离距离DS。然而，切割掩模404(3)(1)、403(3)(2)分别使金属线304(1)(3)、304(2)(3)有未切割边缘UC(1)(2)、UC(2)(1)(即，不具有对应切割边缘)，使得跨越CMOS标准单元302(1)、302(2)的对应轨道T(3)，安置单个连续金属线。以此方式，对应于金属线304(1)(3)、
304(2)(3)的单个连续金属线可用于互连CMOS标准单元302(1)、302(2)之间的节点。

[0040] 继续参考图4，举一非限制性实例，如果第一金属层是M0，那么M1及M2中的额外金属线及对应通孔的数目可减小，这是因为CMOS标准单元302(1)、302(2)之间的节点的互连/路由可使用对应于M0中的轨道T(3)的金属线304(1)(3)、304(2)(3)实现。如本文所用，M1及M2是安置于M0金属层上方的金属层。安置于第一金属层上方的减少数目的通孔及金属线相较于常规CMOS标准单元，例如图1的CMOS标准单元102，减小CMOS标准单元302(1)、302(2)的电阻及电容。CMOS标准单元302(1)、302(2)中的此种减小的电阻及电容导致CMOS标准单元电路402相较于图2的CMOS标准单元电路202具有增加的性能及减小的功率消耗。

[0041] 图5说明通过在用于路由的第一金属层(例如，M0)中采用金属线304(1)(1)到304(1)(6)及304(2)(1)到304(2)(6)以便增加性能且减小功率消耗的CMOS标准单元电路402的示范性工艺500。详细地说，工艺500表示用于在第一金属层中放置及路由金属线，同时还符合对应制造技术的设计规则的经优化方法。另外，如本文中所描述的工艺500可能用作在使用现存放置及路由工具之前的单独预处理步骤，或作为增强特征被集成到现存放置及路由工具中。

[0042] 在这点上，继续参考图5，工艺500包含确定安置于CMOS标准单元302(1)、302(2)中的第一金属层(例如，M0)上方的金属线及互连件的放置(框502)。工艺500还包含确定第一金属层布局优化器是否可用(框504)。如果第一金属层布局优化器可用，那么工艺500包含确定CMOS标准单元302(1)、302(2)的每一例项的布局。更具体地说，确定每一布局包含，基于金属线304(1)(1)到304(1)(6)及304(2)(1)到304(2)(6)的经优化放置结合来自单元变化模板的数据，在CMOS标准单元302(1)、302(2)的每一例项的布局中放置安置于第一金属层中的金属线304(1)(1)到304(1)(6)及304(2)(1)到304(2)(6)(框506)。举例来说，第一金属层布局优化器可基于对应于CMOS标准单元302(1)、302(2)的邻接及定向变量，优化金属线304(1)(1)到304(1)(6)及304(2)(1)到304(2)(6)的放置。此种邻接及定向变量可能指示CMOS标准单元302(1)、302(2)应如何在CMOS标准单元电路402中参考彼此而定向。另外，单元变化模板可包含存储于存储器中的数据结构，其中单元变化模板描述每一CMOS标准单元302(1)、302(2)的每一例项的第一金属层使用率的物理属性的每一可能变化。举例来说，如在下文更详细地论述，每一单元变化模板可以包含例如特定金属线304(1)(1)到304(1)(6)及304(2)(1)到304(2)(6)是否在对应单元边界上可被切割，以及哪些轨道TV、TG及T(1)到T(6)可用于路由的信息。另外，如果第一金属层布局优化器不可用，那么工艺500包含提供CMOS标准单元302(1)、302(2)的每一例项的布局，其中在CMOS标准单元302(1)、302(2)的每一例项的布局中安置于第一金属层中的金属线304(1)(1)到304(1)(6)及304(2)(1)到304(2)(6)的放置对应于在单元变化模板中安置于第一金属层(M0)中的金属线304(1)(1)到
304(1)(6)及304(2)(1)到304(2)(6)的放置(框508)。

[0043] 继续参考图5，工艺500进一步包含对于CMOS标准单元302(1)、302(2)的每一例项的每一布局，确定对应设计成本(框510)。举例来说，框510可以包含基于第一金属层(M0)使用率，确定每一布局变化的功率成本、性能成本及/或面积成本。基于在框510中所确定的设计成本，工艺500包含基于一或多个对应变化种子，建置基于第一金属层成本的树(框512)。如在下文更详细地论述，每一基于第一金属层成本的树包含对应于与对应变化种子相关联的CMOS标准单元302(1)、302(2)的布局的组合的设计成本。更具体地说，可定义变化种子以控制建置的基于第一金属层成本的树的总数目，其中每一变化种子可对应于CMOS标准单元电路402的布置及物理属性的特定排列集合(例如，哪些金属线304(1)(1)到304(1)(6)及
304(2)(1)到304(2)(6)被切割或未被切割，CMOS标准单元302(1)、302(2)被安置/放置的次序等)。详细地说，建置多个基于第一金属层成本的树以考虑可能用于使用CMOS标准单元
302(1)、302(2)形成CMOS标准单元电路402的排列的数目。

[0044] 继续参考图5，工艺500包含确定包含对应于优值(FOM)的设计成本的基于第一金属层成本的树(框514)。举例来说，FOM可能经确定以确保CMOS标准单元电路402的对应布局400通过最大化第一金属层(M0)上的路由以最小化额外金属层上的路由，实现所希望的功率、性能及面积度量。另外，工艺500包含根据对应于经确定基于第一金属层成本的树的CMOS标准单元302(1)、302(2)中的每一者的布局，安置及切割第一金属层(例如，M0)中的金属线304(1)(1)到304(1)(6)及304(2)(1)到304(2)(6)(框516)。举例来说，在框516中安置及切割金属线304(1)(1)到304(1)(6)及304(2)(1)到304(2)(6)可包含安置金属线304(1)(1)到304(1)(6)及304(2)(1)到304(2)(6)及使用切割掩模404(1)(1)、404(1)(2)、404(2)、
404(3)(1)及404(3)(2)以形成切割边缘C(1)(1)到C(1)(10)及C(2)(1)到C(2)(11)，及未切割边缘UC(1)(1)、UC(1)(2)及UC(2)(1)。在安置及切割金属线304(1)(1)到304(1)(6)及304(2)(1)到304(2)(6)之后，工艺500可包含根据布局在第一金属层上方安置互连件及金属线(例如，在M1及M2中安置金属线)。以此方式，使用工艺500会提供CMOS标准单元电路402的布局，其借助于优化第一金属层(M0)中的路由，同时减小额外金属层，例如M1及M2中的路由的量，实现所希望的FOM。

[0045] 图6说明被图5的工艺500采用的示范性单元变化模板600。在此方面中，单元变化模板600对应于CMOS标准单元电路，例如CMOS标准单元电路402，其被用作反相器且包含分成行604(1)到604(6)的列602(1)、602(2)。列602(1)对应于反相器的特定属性，而列602(2)包含列602(1)中的属性经应用到的反相器内的轨道TV、TG及T(1)到T(6)的参考。举例来说，列602(1)、行604(1)对应于反相器的输入，其中列602(2)、行604(1)指示反相器的输入可使用第一金属层(M0)中对应于轨道3(即T(3))的金属线存取。类似地，列602(1)、行604(2)对应于反相器的输出，其中列602(2)、行604(2)指示反相器的输出可使用第一金属层(M0)中对应于轨道1及6(即，T(1)及T(6))的金属线存取。另外，列602(1)、行604(3)对应于反相器内的开放轨道，其中列602(2)、行604(3)指示第一金属层(M0)中对应于轨道2、4及5(即，T(2)、T(4)、T(5))的金属线是开放的。

[0046] 继续参考图6，列602(1)、行604(4)定义指示第一金属层(M0)中的对应轨道无法用于反相器的任一边界上的属性，其中列602(2)、行604(4)指示轨道0及7(即，TV及TG)具有此属性。另外，列602(1)、行604(5)定义指示第一金属层(M0)中的对应轨道无法被用于反相器左侧边界上的属性，其中列602(2)、行604(5)指示无轨道具有此属性。列602(1)、行604(6)定义指示第一金属层(M0)中的对应轨道无法用于反相器右侧边界上的属性，其中列602(2)、行604(6)指示无轨道具有此属性。值得注意的是，单元变化模板600的其它方面可以包含除了单元变化模板600中列出的属性之外的各种属性。通过使用单元变化模板，例如单元变化模板600中提供的数据，工艺500可比较每一CMOS标准单元302(1)、302(2)的各种例项的设计成本以确定第一金属层(M0)的经优化使用率。

[0047] 图7是图5的工艺500期间产生的示范性基于第一金属层成本的树700的图解。在此方面中，基于第一金属层成本的树700表示为形成CMOS标准单元电路的CMOS标准单元A(1)、B(1)到B(2)及C(1)到C(3)的可能的组合。另外，每一CMOS标准单元A(1)、B(1)到B(2)及C(1)到C(3)的每一例项具有对应FOM。举例来说，基于第一金属层成本的树700具有对应于具有为四(4)的FOM的CMOS标准单元A(1)的根节点。CMOS标准单元A(1)可与具有为二(2)的FOM的CMOS标准单元B(1)组合。如果CMOS标准单元A(1)与CMOS标准单元B(1)组合，那么所述组合可与具有为三(3)的FOM的CMOS标准单元C(1)或具有为二(2)的FOM的CMOS标准单元C(2)组合。以此方式，CMOS标准单元A(1)、B(1)及C(1)的组合具有为九(9)的总FOM(即，4+2+3＝9)，而CMOS标准单元A(1)、B(1)及C(2)的组合具有为八(8)的总FOM(即，4+2+2＝8)。替代地，CMOS标准单元A(1)可与具有为一(1)的FOM的CMOS标准单元B(2)及具有为九(9)的FOM的CMOS标准单元C(3)组合。以此方式，CMOS标准单元A(1)、B(2)及C(3)的组合具有为十四(14)的总FOM(即，4+1+9＝14)。在此方面中，FOM与M0利用率成比例，且因此，具有最高为十四(14)的FOM的CMOS标准单元A(1)、B(2)及C(3)的组合对应于CMOS标准单元电路的最适宜设计。

[0048] 为提供本文中提供的方面的进一步阐明，图8A到8D说明可使用图5的工艺500制造的示范性缓冲器800。图8A说明缓冲器800的逻辑图表，图8B说明缓冲器800的示范性布局802的俯视图，且图8C及8D说明缓冲器800的布局802的替代俯视图。缓冲器800的组件在图
8A到8D中通过共同元件编号被参考。尽管图8A到8D说明缓冲器800，但其它装置，例如但不限于基于与(AND)的门(例如，与非门)及交叉耦合的锁存器也可使用图5的工艺500被制造为CMOS标准单元电路。

[0049] 继续参考图8A到8D，缓冲器800包含反相器804(1)、804(2)。详细地说，反相器804(1)具有输入节点806及输出节点808，而反相器804(2)具有输入节点810及输出节点812。反相器804(1)的输出节点808电耦合到反相器804(2)的输入节点810。尤其参考图8B，反相器804(1)包含对应于电压轨道TV且具有未切割边缘UC_V(1)(1)、UC_V(1)(2)的第一供应轨
814(1)(例如，电压轨814(1))，其中电压轨814(1)在第一金属层(例如，M0)中在第一方向D1上被安置。反相器804(1)还包含对应于接地轨道TG且具有未切割边缘UC_G(1)(1)、UC_G(1)(2)的第二供应轨816(1)(例如，接地轨816(1))，其中接地轨816(1)在第一金属层(M0)中在第一方向D1上被安置。反相器804(1)还包含在第一方向D1上且在第一金属层(M0)中安置的对应于轨道T(1)到T(6)的金属线818(1)(1)到818(1)(6)、切割边缘C(1)(1)到C(1)(11)、未切割边缘UC(1)(1)、P区820(1)、N区822(1)及栅极824(1)(1)到824(1)(3)。另外，反相器804(2)包含对应于电压轨道TV且具有未切割边缘UC_V(2)(1)、UC_V(2)(2)的第一供应轨814(2)(例如，电压轨道814(2))，其中电压轨814(2)在第一金属层(M0)中在第一方向D1上被安置。反相器804(2)还包含对应于接地轨道TG且具有未切割边缘UC_G(2)(1)、UC_G(2)(2)的第二供应轨816(2)(例如，接地轨816(2))，其中接地轨816(2)在第一方向D1上且在第一金属层(M0)中被安置。反相器804(2)包含在第一方向D1上且在第一金属层(M0)中安置的对应于轨道T(1)到T(6)的金属线818(2)(1)到818(2)(6)、切割边缘C(2)(1)到C(2)(9)、未切割边缘UC(2)(1)到UC(2)(3)、P区820(2)、N区822(2)及栅极824(2)(1)到824(2)(3)。以此方式，电压轨814(1)、814(2)是使用对应于电压轨道TV的单个金属线形成，且接地轨816(1)、
816(2)是使用对应于接地轨道TG的单个金属线形成。

[0050] 继续参考图8B，输入被提供到栅极824(1)(2)(即输入节点806)，其借助于通孔826(1)(例如，M0通孔826(1))电耦合到金属线818(1)(3)。金属线818(1)(3)借助于通孔830(1)(例如，零层级通孔V0 830(1))电耦合到金属线828(1)，所述金属线828(1)在第二金属层(例如，M1)中且在与第一方向D1正交的第二方向D2上被安置。P区820(1)借助于金属对扩散(metal-to-diffusion，MD)线832(1)及通孔834(1)(例如，M0通孔834(1))电耦合到金属线818(1)(2)。类似地，N区822(1)借助于MD线832(2)及通孔834(2)(例如，M0通孔834(2))电耦合到金属线818(1)(5)。另外，金属线818(1)(2)、818(1)(5)使用各别通孔830(2)、830(3)(例如，零层级通孔V0 830(2)、830(3))电耦合到安置于第二金属层(M1)中的金属线828(2)。金属线828(2)使用通孔830(4)(例如，零层级通孔V0 830(4))电耦合到金属线818(1)(4)以形成输出节点808。

[0051] 继续参考图8B，缓冲器800经形成为使得不执行对应于轨道T(4)的切割，使得金属线818(1)(4)、818(2)(4)形成跨越反相器804(1)、804(2)的轨道T(4)的单个连续金属线，而非使用额外金属层，例如M2，路由输出节点808到输入节点810。以此方式，所述输出节点808使用第一金属层(M0)互连到输入节点810。详细地说，对应于金属线818(1)(4)、818(2)(4)的单个金属线借助于通孔830(5)(例如，零层级通孔V0 830(5))电耦合到安置于第二金属层(例如，M1)中的金属线828(3)。通孔830(6)(例如，零层级通孔V0 830(6))电耦合金属线828(3)到金属线818(2)(3)，其中金属线818(2)(3)借助于通孔826(2)(例如，M0通孔826(2))电耦合到栅极824(2)(2)。P区820(2)藉助MD线832(3)及通孔834(3)(例如，M0通孔834(3))电耦合到金属线818(2)(2)。类似地，N区822(2)借助于MD线832(4)及通孔834(4)(例如，M0通孔834(4))电耦合到金属线818(2)(5)。另外，金属线818(2)(2)、818(2)(5)使用各别通孔830(7)、830(8)(例如，V0 830(7)、830(8))电耦合到安置于第二金属层(M1)中的金属线828(4)。

[0052] 以此方式，继续参考图8B，输出节点808使用对应于M0中的轨道T(4)的金属线818(1)(4)、818(2)(4)电耦合到输入节点810，由此避免额外金属层，例如M2中的额外通孔及金属线。安置于第一金属层上方的减少数目的通孔及金属线相较于常规缓冲器减小缓冲器800的电阻及电容，导致缓冲器800的增加的性能及减小的功率消耗。另外，缓冲器800的其它方面可能通过配置工艺500以组合特定元件，例如浮栅，实现减小的面积消耗。举例来说，工艺500可经配置以组合栅极824(1)(3)、824(2)(1)到单个浮动栅极中，使得缓冲器800的总宽度减小，由此减小面积消耗。

[0053] 尤其参考图8C，所述替代俯视图说明使用由对应于轨道T(4)的金属线818(1)(4)、818(2)(4)表示的单个金属线将输出节点808互连到输入节点810。图8C中所说明的反相器
804(1)、804(2)的定向可基于上文图5的工艺500中的FOM确定。然而，缓冲器800可被设计成具有反相器804(1)、804(2)的替代定向以实现不同FOM。举例来说，图8D说明缓冲器800的布局802的另一替代俯视图。详细地说，图8D包含反相器804(1)、804(2)，其相较于图8C中的反相器804(1)、804(2)经定向为镜像。以此方式，图8D中的定向导致输出节点808借助于由对应于轨道T(2)的金属线818(1)(2)、818(2)(2)表示的单个金属线互连到输入节点810，而非使用由对应于轨道T(4)的金属线818(1)(4)、818(2)(4)表示的单个金属线互连输出节点
808到输入节点810。值得注意的是，此方面中，金属线818(1)(2)具有切割边缘C(1)，且金属线818(2)(2)具有切割边缘C(2)，使得对应于轨道T(2)的单个金属线被限制为电耦合输出节点808及输入节点810。

[0054] 作为比较点，图9说明与图8A的缓冲器800相似的缓冲器800'的布局900的替代俯视图，其使用不动态地切割第一金属层中的金属线的常规制造程序而形成。如图9中所说明，如果第一金属层(例如，M0)无法用于互连反相器804'(1)的输出节点808'到反相器804'(2)的输入节点810'，那么额外金属层(例如，M2)中的金属线902被用于进行互连。然而，除采用金属线902外，还采用相关联的通孔904(1)、904(2)(例如，M1通孔904(1)、904(2))以分别电耦合金属线902及金属线828'(2)、828'(3)。金属线902及通孔904(1)、904(2)相较于图8B到8D中的布局802增加缓冲器800'的电阻及电容，导致缓冲器800'的较高功率消耗及减小的性能。

[0055] 根据本文所公开的方面的在用于路由的第一金属层中采用金属线的CMOS标准单元电路，及其相关方法，可在任何基于处理器的装置中提供或集成到其中。实例(而非限制)包含：机顶盒、娱乐单元、导航装置、通信装置、固定位置数据单元、移动位置数据单元、全球定位系统(global positioning system，GPS)装置、移动电话、蜂窝蜂窝式电话、智能型手机、会话起始协议(session initiation protocol，SIP)电话、平板计算机、平板手机、服务器、计算机、便携式计算机、移动计算装置、可穿戴式计算装置(例如，智能型手表、保健或健康跟踪器、护目镜等)、台式计算机、个人数字助理(personal digital assistant，PDA)、监视器、计算机监视器、电视、调谐器、无线电、卫星无线电、音乐播放器、数字音乐播放器、便携式音乐播放器、数字视频播放器、视频播放器、数字影碟(digital video disc，DVD)播放器、便携式数字视频播放器、汽车、车辆组件、航空电子系统、无人机及多轴直升机。

[0056] 在这点上，图10说明基于处理器的系统1000的实例，其可包含采用图4的在用于路由的第一金属层中采用金属线以便增加性能且减小功率消耗的CMOS标准单元电路402的元件。在此实例中，基于处理器的系统1000包含一或多个中央处理单元(central processing unit，CPU)1002，每一中央处理单元包含一或多个处理器1004。所述一或多个CPU 1002可具有耦合到处理器1004以用于快速存取暂时存储的数据的高速缓存存储器1006。CPU 1002耦合到系统总线1008且可将包含于基于处理器的系统1000中的主控装置与受控装置相互耦合。如所熟知，CPU 1002通过经由系统总线1008交换地址、控制及数据信息而与这些其它装置通信。举例来说，CPU 1002可将总线异动请求传达到作为受控装置的实例的存储器控制器1010。尽管图10中未说明，但可提供多个系统总线1008，其中每一系统总线1008构成不同网状架构。

[0057] 其它主控装置及受控装置可连接到系统总线1008。如图10中所说明，作为实例，这些装置可包含存储器系统1012、一或多个输入装置1014、一或多个输出装置1016、一或多个网络接口装置1018及一或多个显示控制器1020。输入装置1014可包含任何类型的输入装置，包含(但不限于)输入按键、开关、语音处理器等。输出装置1016可包含任何类型的输出装置，包含(但不限于)音频、视频、其它视觉指示器等。网络接口装置1018可为经配置以允许到及从网络1022交换数据的任何装置。网络1022可为任何类型的网络，包含但不限于有线或无线网络、私用或公用网络、局域网(local area network，LAN)、无线局域网(wireless local area network，WLAN)、广域网(wide area network，WAN)、BLUETOOTHTM网络及因特网。所述网络接口装置1018可经配置以支持任何类型的所要通信协议。存储器系统1012可包含一或多个存储器单元1024(0)到1024(N)。

[0058] CPU 1002还可经配置以经由所述系统总线1008存取显示控制器1020以控制发送到一或多个显示器1026的信息。显示控制器1020将信息发送到显示器1026以待经由一或多个视频处理器1028而显示，所述视频处理器处理有待于显示的信息为适用于显示器1026的格式。显示器1026可包含任何类型的显示器，包含但不限于阴极射线管(cathode ray tube，CRT)、液晶显示器(liquid crystal display，LCD)、等离子体显示器、发光二极管(light emitting diode，LED)显示器等。

[0059] 图11说明示范性无线通信装置1100，其包含形成于集成电路(IC)1102中的射频(radio frequency，RF)组件，其中RF组件可包含采用图4的在用于路由的第一金属层中采用金属线以便增加性能且减小功率消耗的CMOS标准单元电路402的元件。在这点上，无线通信装置1100可在IC 1102中提供。作为实例，无线通信装置1100可以包含以上参考装置中的任一者或被提供到其中。如图11中所展示，无线通信装置1100包含收发器1104及数据处理器1106。数据处理器1106可以包含用以存储数据及程式码的存储器。收发器1104包含支持双向通信的发射器1108及接收器1110。大体而言，无线通信装置1100可以包含用于任何数目的通信系统及频带的任何数目的发射器及/或接收器。收发器1104的全部或一部分可实施于一或多个模拟IC、RFIC、混合信号IC等上。

[0060] 发射器或接收器可通过超外差式架构或直接转换架构实施。在超外差式架构中，信号在多个级中在RF与基带之间频率转换，例如，在一个级中从RF频率转换到中频(intermediate frequency，IF)，且随后在另一级中从IF频率转换到基带，以用于接收器。在直接转换架构中，信号在一个级中在RF与基带之间频率转换。超外差式及直接转换架构可使用不同电路块及/或具有不同需求。在图11中的无线通信装置1100中，发射器1108及接收器1110是通过直接转换架构实施。

[0061] 在发射路径中，数据处理器1106处理有待于发射的数据，且提供I及Q模拟输出信号到发射器1108。在示范性无线通信装置1100中，数据处理器1106包含数字模拟转换器(digital-to-analog-converter，DAC)1112(1)、1112(2)以转换数据处理器1106产生的数字信号为I及Q模拟输出信号，例如，I及Q输出电流，以供进一步处理。

[0062] 在发射器1108内，低通滤波器1114(1)、1114(2)分别滤波I及Q模拟输出信号，以去除由先前数字到模拟转换所引起的非所要信号。放大器(Amplifier，AMP)1116(1)、1116(2)分别放大来自低通滤波器1114(1)、1114(2)的信号，且提供I及Q基带信号。增频转换器1118增频转换I及Q基带信号，及来自TX LO信号产生器1122经由混频器1120(1)，1120(2)的I及Q发射(transmit，TX)本地振荡器(local oscillator，LO)信号，以提供经增频转换信号1124。滤波器1126滤波经增频转换的信号1124以去除由增频转换及接收频带中的噪声所引起的非所要信号。功率放大器(power amplifier，PA)1128放大来自滤波器1126的经增频转换信号1124以获得所要输出功率电平且提供发射RF信号。发射RF信号经路由贯穿双工器或开关1130，且经由天线1132发射。

[0063] 在接收路径中，天线1132接收由基站发射的信号且提供所接收的RF信号，其经路由贯穿双工器或开关1130，且被提供到低噪声放大器(low noise amplifier，LNA)1134。双工器或开关1130被设计为以特定接收(receive，RX)对TX双工器频率分离度操作，使得RX信号从TX信号分离。接收的RF信号是通过LNA 1134放大且通过滤波器1136滤波以获得所要RF输入信号。降频转换混频器1138(1)、1138(2)混合滤波器1136的输出及来自RX LO信号产生器1140的I及Q RX LO信号(即，LO_I及LO_Q)，以产生I及Q基带信号。I及Q基带信号由放大器(AMP)1142(1)、1142(2)放大，且由低通滤波器1144(1)、1144(2)进一步滤波以获得I及Q模拟输入信号，所述信号被提供到数据处理器1106。在此实例中，数据处理器1106包含模拟数字转换器(analog-to-digital-converter，ADC)1146(1)、1146(2)以转换模拟输入信号为数字信号，以待于由数据处理器1106进一步处理。

[0064] 在图11的无线通信装置1100中，TX LO信号产生器1122产生用于增频转换的I及Q TX LO信号，而RX LO信号产生器1140产生用于降频转换的I及Q RX LO信号。每一LO信号是具有特定基本频率的周期性信号。TX锁相回路(phase-locked loop，PLL)电路1148从数据处理器1106接收定时信息且产生用于调节来自TX LO信号产生器1122的TX LO信号的频率及/或相位的控制信号。类似地，RX锁相回路(PLL)电路1150从数据处理器1106接收定时信息且产生用于调节来自RX LO信号产生器1140的RX LO信号的频率及/或相位的控制信号。

[0065] 所属领域的技术人员将进一步了解，结合本文中所公开的方面描述的各种说明性逻辑块、模块、电路及算法可被实施为电子硬件、存储于存储器或另一计算机可读媒体中且由处理器或其它处理装置执行的指令，或此两者的组合。举一非限制性实例，本文所公开的方面可包含一种非暂时性计算机可读媒体，其上存储有当由制造系统使用时，允许所述制造系统制造例如图4中的CMOS标准单元电路402的CMOS标准单元电路的计算机数据。作为实例，本文中所描述的主控装置及受控装置可用于任何电路、硬件组件、IC或IC芯片中。本文中所公开的存储器可为任何类型及大小的存储器，且可经配置以存储所需的任何类型的信息。为清楚地说明此互换性，上文已大体上就其功能性而言描述各种说明性组件、块、模块、电路及步骤。如何实施此功能性取决于特定应用、设计选项及/或强加于整个系统的设计约束。所属领域的技术人员可针对每一特定应用而以变化的方式实施所描述的功能性，但不应将这些实施决策解译为造成脱离本公开的范围。

[0066] 可通过处理器、数字信号处理器(Digital Signal Processor，DSP)、专用集成电路(Application Specific Integrated Circuit，ASIC)、现场可编程门阵列(Field Programmable Gate Array，FPGA)或经设计以执行本文中所描述功能的其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件，或其任何组合来实施或执行结合本文中所公开的方面而描述的各种说明性逻辑块、模块及电路。处理器可为微处理器，但在替代例中，处理器可为任何常规处理器、控制器、微控制器或状态机。处理器还可实施为计算装置的组合(例如，DSP与微处理器的组合、多个微处理器、结合DSP核心的一或多个的微处理器，或任何其它此类配置)。

[0067] 本文中所公开的方面可体现于硬件及存储于硬件中的指令中，且可驻留于(例如)随机存取存储器(Random Access Memory，RAM)、快闪存储器、只读存储器(Read Only Memory，ROM)、电可编程ROM(Electrically Programmable ROM，EPROM)、电可擦除可编程ROM(Electrically Erasable Programmable ROM，EEPROM)、寄存器、硬盘、抽取式磁碟、CD-ROM或所属领域中已知的任何其它形式的计算机可读媒体中。示范性存储媒体耦合到处理器，使得处理器可从存储媒体读取信息并将信息写入到存储媒体。在替代例中，存储媒体可集成到处理器。处理器及存储媒体可驻留于ASIC中。ASIC可驻留于远程台中。在替代例中，处理器及存储媒体可作为离散组件驻留于远程台、基站或服务器中。

[0068] 还应注意，描述本文中任何示范性方面中所描述的操作步骤以提供实例及论述。可以不同于所说明的序列的众多不同序列进行所描述的操作。此外，实际上可以数个不同步骤来执行单一操作步骤中描述的操作。此外，可组合示范性方面中论述的一或多个操作步骤。应理解，如所属领域的技术人员将显而易见，流程图中所说明的操作步骤可经受众多不同修改。所属领域的技术人员还将理解，可使用多种不同技术及技法中的任一者表示信息及信号。举例来说，可由电压、电流、电磁波、磁场或磁粒子、光场或光粒子或其任何组合表示可贯穿以上描述所参考的数据、指令、命令、信息、信号、位、符号及码片。

[0069] 提供本公开的先前描述以使得所属领域的任何技术人员者都能够制作或使用本公开。对本公开的各种修改对于所属领域的技术人员将为易于显而易见的，且本文所定义的一般原理可在不脱离本公开的精神或范围的情况下应用于其它变体。因此，本公开并不打算限于本文中所描述的实例及设计，而应符合与本文中所公开的原理及新颖特征相一致的最广范围。

标题	发布/更新时间	阅读量
使用以处理器为基础的系统中用于分区资源的内插而提供精细度的服务质量控制	2020-05-08	98
采用从共享的自旋转矩写入操作电路路径分离的读取操作电路路径的电压切换磁阻随机存取存储器(MRAM)	2020-05-11	186
一种基于时空大数据的智慧国土空间规划系统及方法	2020-05-12	311
设备控制方法及装置	2020-05-13	980
在不同磁阻随机存取存储器阵列中具有不同磁性隧道结的半导体管芯	2020-05-08	882
采用NVM矩阵电路以执行矩阵计算的非易失性(NV)存储器(NVM)矩阵电路	2020-05-11	819
用于端口管理的系统和方法	2020-05-08	95
一种小型化叠层片式低通滤波器	2020-05-08	624
一种散热性好的卫星电视机顶盒	2020-05-08	650
一种卫星数字电视的测试电路	2020-05-12	689

在用于路由的第一金属层中采用金属线的互补金氧半导体(MOS)(CMOS)标准单元电路及其相关方法

在用于路由的第一金属层中采用金属线的互补金氧半导体

技术领域

背景技术

具体实施方式

该功能需要专业版企业版VIP权限，您可以：