技术领域
[0001] 本
发明实施例涉及通信技术领域，尤其涉及一种误码率可配置的链路传输时延产生方法、装置和系统。
背景技术
[0002] 卫星通信是航天技术和通信技术结合的，由计算机控制的先进通信方式。它是在
微波通信
基础上发展起来的一种特殊形式的微波通信。卫星通信是指利用人造地球卫星作为离地面很高的中继站，在两个或多个地球站之间转发无线电
信号，从而实现它们相互之间的信息交换和信息传输的通信方式。由于卫星通信具有
覆盖面大、频带宽、容量大、适用于多种业务、性能稳定可靠等优点。多年来，在国际通信、国内通信、军事通信、移动通信和广播电视等领域得到了广泛应用。
[0003] 但卫星通信中出现的大时延、误码造成的丢
帧等问题越来越受到人们的重视。为了在实验的条件下模拟卫星通信时的通信条件，亟需一种误码率可配置的链路传输时延产生装置来模拟卫星通信时的通信条件，以确定在大时延和误码的通信条件下对卫星通信的机制、传输控制协议的性能的影响。
发明内容
[0004] 本发明实施例提供一种误码率可配置的链路传输时延产生方法，实现了对卫星通信的通信条件的模拟，能够在数据传输时产生可配置的时延和误码，进而能够确定在时延和误码的通信条件下对卫星通信的机制、传输控制协议的性能的影响。
[0005] 本发明实施例提供一种误码率可配置的链路传输时延产生方法，包括：
[0006] 获取配置的时延数据帧参数和误码率数据帧参数；
[0007] 接收上位机发送的待处理的数据；
[0008] 按照待处理数据写入
存储器的速度将所述待处理的数据写入到存储器中，并监测写入到存储器中的待处理数据的大小，当所述写入到存储器中的待处理数据的大小等于与所述时延数据帧参数对应的数据大小时，按照所述待处理数据写入存储器的速度将所述待处理的数据读出，以获得时延处理后的数据；
[0009] 根据所述误码率数据帧参数，对所述时延处理后的数据执行误码处理，以获得误码处理后的数据；
[0010] 将所述误码处理后的数据发送给下位机。
[0011] 本发明实施例提供一种误码率可配置的链路传输时延产生装置，包括：
[0012] 获取模
块，用于获取配置的时延数据帧参数和误码率数据帧参数；
[0013] 接收模块，用于接收上位机发送的待处理的数据；
[0014] 时延处理模块，用于按照待处理数据写入存储器的速度将所述待处理的数据写入到存储器中，并监测写入到存储器中的待处理数据的大小，当所述写入到存储器中的待处理数据的大小等于与所述时延数据帧参数对应的数据大小时，按照所述待处理数据写入存储器的速度将所述待处理的数据读出，以获得时延处理后的数据；
[0015] 误码处理模块，用于根据所述误码率数据帧参数，对所述时延处理后的数据执行误码处理，以获得误码处理后的数据；
[0016] 发送模块，用于将所述误码处理后的数据发送给下位机。
[0017] 本发明实施例提供一种误码率可配置的链路传输时延产生系统，包括：
[0018] 上位机、下位机、配置机及如
权利要求5-8任一项所述的误码率可配置的链路传输时延产生装置；
[0019] 所述上位机通过第一以太网
接口与所述误码率可配置的链路传输时延产生装置连接，所述下位机通过第二以太网接口与所述误码率可配置的链路传输时延产生装置连接，所述配置机通过RS232串口或第三以太网接口与所述误码率可配置的链路传输时延产生装置连接。
[0020] 本发明实施例提供一种误码率可配置的链路传输时延产生方法，通过获取配置的时延数据帧参数和误码率数据帧参数；接收上位机发送的待处理的数据；按照待处理数据写入存储器的速度将待处理的数据写入到存储器中，并监测写入到存储器中的待处理数据的大小，当写入到存储器中的待处理数据的大小等于与时延数据帧参数对应的数据大小时，按照待处理数据写入存储器的速度将待处理的数据读出，以获得时延处理后的数据；根据误码率数据帧参数，对时延处理后的数据执行误码处理，以获得误码处理后的数据；将误码处理后的数据发送给下位机。实现了对卫星通信的通信条件的模拟，能够在数据传输时产生可配置的时延和误码，进而能够确定在时延和误码的通信条件下对卫星通信的机制、传输控制协议的性能的影响。
附图说明
[0021] 为了更清楚地说明本发明实施例或
现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
[0022] 图1为本发明误码率可配置的链路传输时延产生方法实施例一的
流程图；
[0023] 图2为本发明误码率可配置的链路传输时延产生方法实施例二的流程图；
[0024] 图3为本发明误码率可配置的链路传输时延产生装置实施例一的结构示意图；
[0025] 图4为本发明误码率可配置的链路传输时延产生装置实施例二的结构示意图；
[0026] 图5为本发明误码率可配置的链路传输时延产生系统实施例一的结构示意图。
具体实施方式
[0027] 为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
[0028] 图1为本发明误码率可配置的链路传输时延产生方法实施例一的流程图，如图1所示，本实施例的执行主体为误码率可配置的链路传输时延产生装置，具体可通过
软件和
硬件相结合的方式实现，可将误码率可配置的链路传输时延产生装置设置在FPGA板上。则本实施提供的误码率可配置的链路传输时延产生方法包括：
[0029] 步骤101，获取配置的时延数据帧参数和误码率数据帧参数。
[0030] 本实施例中，可将时延数据帧参数配置软件和误码率数据帧参数配置软件安装在配置机中，配置机通过RS232串口或以太网接口与误码率可配置的链路传输时延产生装置连接，将时延数据帧参数和误码率数据帧参数发送给误码率可配置的链路传输时延产生装置。
[0031] 本实施例中，配置机可以为计算机或
笔记本电脑等。
[0032] 本实施例中，当采用RS232串口从配置机中获取时延数据帧参数和误码率数据帧参数时，若不发送数据帧，则输入一直保持高电平，在发送有效数据帧之前，先发送一位零，之后是八位有效数据位，最后为校验位和结束位。
[0033] 本实施例中，时延数据帧参数和误码率数据帧参数的数据帧的格式主要有帧头标志位，帧类型和长度以及具体的参数。在时延数据帧参数中的具体参数为时延的时长，在误码率数据帧参数中的具体参数可以为置错
位置。其中数据帧的字节长度由帧长度和具体参数的大小决定。
[0034] 具体地，表1为时延数据帧参数的数据帧格式，表2为误码率数据帧参数的数据帧格式。
[0035] 表1：时延数据帧参数的数据帧格式
[0036]帧头标志位(0xFF)
帧类型和长度
时延的时长
[0037] 其中，表1中的帧类型和长度可设置为占有一个字节，前四位为帧类型后四位为帧长度。时延的时长可设置为占有预设个数的字节，如时延的时长设置为占有五个字节，本实施例中对数据帧格式中每部分的占有字节数不做限定。
[0038] 表2：误码率数据帧参数的数据帧格式
[0039]帧头标志位(0xFF)
帧类型(0x1)
帧数据的长度
第一个置错位置
第二个置错位置
……
第n个置错位置
[0040] 其中，表2中的帧数据的长度可设置为占有两个字节，每个置错位置可设置为占有预设个数的字节，如可将每个置错位置设置为占有三个字节，也可以为其他设置的个数，本实施例中对此不做限定。
[0041] 步骤102，接收上位机发送的待处理的数据。
[0042] 本实施例中，上位机可以为计算机或笔记本电脑等。上位机可通过以太网接口与误码率可配置的链路传输时延产生装置连接，接收待处理的数据。其中，上位机与下位机构成链路，数据通过误码率可配置的链路传输时延产生装置从上位机发送给下位机。
[0043] 本实施例中，待处理的数据以IP数据包的形式进行传输。
[0044] 步骤103，按照待处理数据写入存储器的速度将待处理的数据写入到存储器中，并监测写入到存储器中的待处理数据的大小，当写入到存储器中的待处理数据的大小等于与时延数据帧参数对应的数据大小时，按照待处理数据写入存储器的速度将待处理的数据读出，以获得时延处理后的数据。
[0045] 具体地，本实施例中，可先根据时延数据帧参数和待处理数据写入存储器的速度计算需要缓存到存储器中的数据的大小。按照待处理数据写入存储器的速度将待处理的数据写入到存储器中，当写入到存储器中的待处理数据的大小等于与时延数据帧参数对应的数据大小时，以待处理数据写入存储器的速度将待处理的数据读出，这一过程所产生的时延的时长即为配置的时延数据帧参数中的时延时长。
[0046] 其中，需要缓存到存储器中的数据的大小等于时延数据帧参数中的时延时长乘以待处理数据写入存储器的速度。
[0047] 本实施例中，待处理数据写入存储器的速度与从存储器中读取待处理数据的速度相等。
[0048] 本实施例中，时延时延数据帧参数中的时延时长的最大值可以为240ms，
精度为8ns，根据存储器的空间和写入存储器的速度也可以为其他数值，本实施例中不做限定。
[0049] 本实施例中，存储器可以为外部存储器，通过外部存储器接口与误码率可配置的链路传输时延产生装置连接，也可以将存储器集成在误码率可配置的链路传输时延产生装置中，本实施例不做限定。
[0050] 步骤104，根据误码率数据帧参数，对时延处理后的数据执行误码处理，以获得误码处理后的数据。
[0051] 本实施例中，误码率数据帧参数可以包括：有无误码率、误码率分布类型及误码率大小，若误码率数据帧参数中无误码率为有误码率，则根据误码率分布类型及误码率大小，对时延处理后的数据执行误码处理，以获得误码处理后的数据，对时延处理后的数据执行误码处理时，将对应误码位置的数值进行反转，即若误码位置的数值为0时，进行误码处理后的该误码位置的数值为1，误码位置的数值为1时，进行误码处理后的该误码位置的数值为0。
[0052] 步骤105，将误码处理后的数据发送给下位机。
[0053] 本实施例中，将误码处理后的数据以IP数据包的形式发送给下位机。
[0054] 其中，下位机可以为计算机或笔记本电脑等。
[0055] 本实施例提供的误码率可配置的链路传输时延产生方法，通过获取配置的时延数据帧参数和误码率数据帧参数；接收上位机发送的待处理的数据；按照待处理数据写入存储器的速度将待处理的数据写入到存储器中，并监测写入到存储器中的待处理数据的大小，当写入到存储器中的待处理数据的大小等于与时延数据帧参数对应的数据大小时，按照待处理数据写入存储器的速度将待处理的数据读出，以获得时延处理后的数据；根据误码率数据帧参数，对时延处理后的数据执行误码处理，以获得误码处理后的数据；将误码处理后的数据发送给下位机，实现了对卫星通信的通信条件的模拟，能够在数据传输时产生可配置的时延和误码，进而能够确定在时延和误码的通信条件下对卫星通信的机制、传输控制协议的性能的影响。
[0056] 图2为本发明误码率可配置的链路传输时延产生方法实施例二的流程图，如图2所示，则本实施例提供的误码率可配置的链路传输时延产生方法相较于本发明误码率可配置的链路传输时延产生方法实施例一为一更加优选的实施例。则本实施例提供的误码率可配置的链路传输时延产生方法包括：
[0057] 步骤201，获取配置的时延数据帧参数和误码率数据帧参数。
[0058] 进一步地，本实施例中，时延数据帧参数包括：时延的时长，误码率数据帧参数包括：有无误码率、误码率分布类型及误码率大小。
[0059] 本实施例中，获取配置的时延数据帧参数和误码率数据帧参数，可分别对时延数据帧参数和误码率数据帧参数进行解析，并将解析后的参数缓存到先入先出队列中。
[0060] 步骤202，接收上位机发送的待处理的数据。
[0061] 本实施例中，步骤202的实现方式与本发明误码率可配置的链路传输时延产生方法实施例一中的步骤102相同，在此不再一一赘述。
[0062] 步骤203，对待处理数据进行填充处理。
[0063] 本实施例中，将待处理数据进行填充处理，填充的数据是按照8位有效数据位和8位控制位来填充的，将从上位机以太网接口接收过来的待处理的数据转变成连续的数据流，以保证时延的准确性。
[0064] 步骤204，根据配置的时延数据帧参数和待处理数据写入存储器的速度，计算与配置的时延数据帧参数对应的数据的大小。
[0065] 具体地，本实施例中，需要缓存到存储器中的数据的大小等于时延数据帧参数中的时延时长乘以待处理数据写入存储器的速度。
[0066] 步骤205，按照待处理数据写入存储器的速度将待处理的数据写入到存储器中，并监测写入到存储器中的待处理数据的大小，当写入到存储器中的待处理数据的大小等于与时延数据帧参数对应的数据大小时，按照待处理数据写入存储器的速度将待处理的数据读出，以获得时延处理后的数据。
[0067] 进一步地，本实施例中，为了保证待处理数据写入存储器的速度与从存储器中读取待处理数据的速度相等，采用待处理数据写入存储器的速度与从存储器中读取待处理数据的速度均大于以太网数据传输速度的2倍。因为为了辨识填充处理后的数据流中的有效数据和填充数据，存入存储器中的数据包括8为有效数据位和8位控制位，而对应以太网上位机发送和下位机接收的数据长度是一样的，以太网数据传输的速度设置为1000Mbit/s，所以待处理数据写入存储器的速度与从存储器中读取待处理数据的速度均大于2000Mbit/s。根据以太网数据传输速度的改变，待处理数据写入存储器的速度与从存储器中读取待处理数据的速度也可以设置为其他数值，本实施例中不做限定。
[0068] 步骤206，将时延处理后的数据中的填充数据进行移除处理。
[0069] 本实施例中，对进行时延处理后的数据中的填充数据进行移除处理，以保留数据流中的有效数据被保留进行下一步的误码处理。
[0070] 本实施例中，可通过时钟确定应移除的填充数据。
[0071] 步骤207，根据误码率数据帧参数，对时延处理后的数据执行误码处理，以获得误码处理后的数据。
[0072] 具体地，本实施例中，根据误码率数据帧参数，对时延处理后的填充数据进行移出处理后的数据执行误码处理，以获得误码处理后的数据。
[0073] 进一步地，本实施例中，误码率数据帧参数包括：有无误码率、误码率分布类型及误码率大小，则根据误码率数据帧参数，对时延处理后的数据执行误码处理，以获得误码处理后的数据具体包括：
[0074] 对误码率数据帧参数进行解析，若有无误码率为有误码率，则根据误码率分布类型及误码率大小在时延处理后的数据的误码位置对数值进行反转，置出错误，以获得误码处理后的数据。
[0075] 本实施例中，根据误码率数据帧参数的误码率分布类型及误码率大小，可配置不同长度的数据流计数器，根据数据流计数器的计数长度，从时延处理后的填充的数据流开始计数，能够准确获知每个误码的位置。
[0076] 本实施例中，当误码率较小时，可设置长度较大的数据流计数器，当误码率较大时，可设置长度较小的数据流计数器，以保证准确确定每一个误码的位置。
[0077] 步骤208，将误码处理后的数据发送给下位机。
[0078] 本实施例中，将上位机发送的数据进行时延和误码处理后发送给下位机，根据下位机中接收的数据是否按照设定的参数进行变化来对卫星通信的机制、传输控制协议的性能进行分析。
[0079] 另外需要说明的是，本实施例中，为了保证误码率可配置的链路传输时延产生装置执行上述方法，还要设置多个时钟及时钟域转化模块，以保证传输数据和将数据读写到存储器中用到不同的时钟，防止处理数据时出现错误。
[0080] 本实施例提供的误码率可配置的链路传输时延产生方法，通过获取配置的时延数据帧参数和误码率数据帧参数，接收上位机发送的待处理的数据，对待处理数据进行填充处理，根据配置的时延数据帧参数和待处理数据写入存储器的速度，计算与配置的时延数据帧参数对应的数据的大小，按照待处理数据写入存储器的速度将待处理的数据写入到存储器中，并监测写入到存储器中的待处理数据的大小，当写入到存储器中的待处理数据的大小等于与时延数据帧参数对应的数据大小时，按照待处理数据写入存储器的速度将待处理的数据读出，以获得时延处理后的数据，将时延处理后的数据中的填充数据进行移除处理，根据误码率数据帧参数，对时延处理后的数据执行误码处理，以获得误码处理后的数据，将误码处理后的数据发送给下位机，不仅实现了对卫星通信的通信条件的模拟，而且提高了数据传输时产生可配置的时延和误码的准确性。
[0081] 图3为本发明误码率可配置的链路传输时延产生装置实施例一的结构示意图，如图3所示，本实施例提供的误码率可配置的链路传输时延产生装置包括：获取模块301，接收模块302，时延处理模块303，误码处理模块304和发送模块305。
[0082] 其中，获取模块301，用于获取配置的时延数据帧参数和误码率数据帧参数。接收模块302，用于接收上位机发送的待处理的数据。时延处理模块303，用于按照待处理数据写入存储器的速度将待处理的数据写入到存储器中，并监测写入到存储器中的待处理数据的大小，当写入到存储器中的待处理数据的大小等于与时延数据帧参数对应的数据大小时，按照待处理数据写入存储器的速度将待处理的数据读出，以获得时延处理后的数据。误码处理模块304，用于根据误码率数据帧参数，对时延处理后的数据执行误码处理，以获得误码处理后的数据。发送模块305，用于将误码处理后的数据发送给下位机。
[0083] 本实施例提供的误码率可配置的链路传输时延产生装置可以执行图1所示方法实施例的技术方案，其实现原理和技术效果类似，此处不再赘述。
[0084] 需要说明的是，该误码率可配置的链路传输时延产生装置的核心为FPGA
电路板，该
电路板可以有两个千兆网口，精度为8ns，最大时延为250ms，可根据实际需求设计不同规格的FPGA电路板。
[0085] 图4为本发明误码率可配置的链路传输时延产生装置实施例二的结构示意图；如图4所示，本实施例提供的误码率可配置的链路传输时延产生装置包括：获取模块401，接收模块402，时延处理模块403，误码处理模块404，发送模块405，填充处理模块406，移除处理模块407和计算模块408。
[0086] 其中，获取模块401，用于获取配置的时延数据帧参数和误码率数据帧参数。接收模块402，用于接收上位机发送的待处理的数据。时延处理模块403，用于按照待处理数据写入存储器的速度将待处理的数据写入到存储器中，并监测写入到存储器中的待处理数据的大小，当写入到存储器中的待处理数据的大小等于与时延数据帧参数对应的数据大小时，按照待处理数据写入存储器的速度将待处理的数据读出，以获得时延处理后的数据。误码处理模块404，用于根据误码率数据帧参数，对时延处理后的数据执行误码处理，以获得误码处理后的数据。发送模块405，用于将误码处理后的数据发送给下位机。
[0087] 进一步地，填充处理模块406，用于时延处理模块403按照待处理数据写入存储器的速度将待处理的数据写入到存储器中，并监测写入到存储器中的待处理数据的大小之前，对待处理数据进行填充处理；
[0088] 相应地，移除处理模块407，用于当所述写入到存储器中的待处理数据的大小等于与所述时延数据帧参数对应的数据大小时，按照所述待处理数据写入存储器的速度将所述待处理的数据读出，以获得时延处理后的数据之后，将所述时延处理后的数据中的填充数据进行移除处理。
[0089] 进一步地，本实施例提供的误码率可配置的链路传输时延产生装置中，时延数据帧参数包括：时延的时长；计算模块408，用于时延处理模块403按照待处理数据写入存储器的速度将待处理的数据写入到存储器中，并监测写入到存储器中的待处理数据的大小之前，根据配置的时延数据帧参数和待处理数据写入存储器的速度，计算与配置的时延数据帧参数对应的数据的大小。
[0090] 进一步地，本实施例提供的误码率可配置的链路传输时延产生装置中，误码率数据帧参数包括：有无误码率、误码率分布类型及误码率大小；误码处理模块404具体用于：对误码率数据帧参数进行解析，若有无误码率为有误码率，则根据误码率分布类型及误码率大小在时延处理后的数据的误码位置对数值进行反转，置出错误，以获得误码处理后的数据。
[0091] 本实施例提供的误码率可配置的链路传输时延产生装置可以执行图2所示方法实施例的技术方案，其实现原理和技术效果类似，此处不再赘述。
[0092] 图5为本发明误码率可配置的链路传输时延产生系统实施例一的结构示意图，如图5所示，本实施例提供的误码率可配置的链路传输时延产生系统包括：上位机1、下位机2、配置机3及如实施例一或实施例二的误码率可配置的链路传输时延产生装置4。
[0093] 本实施例中，该误码率可配置的链路传输时延产生系统可以基于以太网，为包括上位机1、下位机2、配置机3及以FPGA电路板为核心的误码率可配置的链路传输时延产生装置4的整体的实验装置。
[0094] 其中，上位机1通过第一以太网接口与误码率可配置的链路传输时延产生装置4连接，下位机2通过第二以太网接口与误码率可配置的链路传输时延产生装置4连接，配置机3通过RS232串口或第三以太网接口与误码率可配置的链路传输时延产生装置4连接。
[0095] 本实施例中，第一以太网接口、第二以太网接口和第三以太网接口为三个不同的接口，第一以太网接口用于接收待处理的数据，第二以太网接口用于将进行时延和无码处理后的数据发送给下位机，第三以太网接口用于从配置机中获取配置的时延数据帧参数和误码率数据帧参数。
[0096] 本实施例中，从上位机1通过第一以太网接口接收待处理的数据，并通过第三以太网接口或RS232串口从配置机3获取配置的时延数据帧参数和误码率数据帧参数，误码率可配置的链路传输时延产生装置4根据配置的时延数据帧参数对待处理的数据进行时延处理，根据配置的误码率数据帧参数对时延处理后数据进行误码处理，将误码处理后的数据通过第二以太网接口发送给下位机2，实现了对卫星通信的通信条件的模拟，能够在数据传输时产生可配置的时延和误码，进而能够确定在时延和误码的通信条件下对卫星通信的机制、传输控制协议的性能的影响。
[0097] 本领域普通技术人员可以理解：实现上述各方法实施例的全部或部分步骤可以通过程序指令相关的硬件来完成。前述的程序可以存储于一计算机可读取存储介质中。该程序在执行时，执行包括上述各方法实施例的步骤；而前述的存储介质包括：ROM、RAM、磁碟或者光盘等各种可以存储程序代码的介质。
[0098] 最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行
修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。
