| 序号 | 专利名 | 申请号 | 申请日 | 公开（公告）号 | 公开（公告）日 | 发明人 |
|---|---|---|---|---|---|---|
| 101 | 硬件安全单元 | CN200810055821.X | 2008-01-09 | CN101482903B | 2010-09-29 | 李希喆; 田宏萍; 谢巍; 谷云 |
| 一种硬件安全单元至少包括第一、第二多值逻辑计算单元，运算单元，判断单元和执行单元。第一和第二多值逻辑计算单元分别与运算单元相连。每个多值逻辑计算单元包括至少三个寄存器。运算单元调用第二多值逻辑计算单元第三寄存器中的多值逻辑运算符，按照多值逻辑运算符分别计算第二多值逻辑计算单元和第一多值逻辑计算单元的期望逻辑状态和当前逻辑状态，得到期望逻辑运算结果和当前逻辑运算结果；判断单元判断当前逻辑运算结果是否达到期望逻辑运算结果；执行单元根据判断单元判断得出的判断结果执行相应的操作。本发明提供一种硬件安全系统解决了采用二值逻辑判断对整个信任链进行服务时遇到的问题。 | ||||||
| 102 | 替换系统硬件 | CN200780042949.6 | 2007-11-20 | CN101542432A | 2009-09-23 | A·J·瑞茨; S·S·约德; E·D·沃克尔; S·A·韦斯特; M·G·特里克尔 |
| 公开了一种用于管理可分区计算设备中的备用分区单元的方法和装置。该方法包括检测是否需要在局部操作系统中添加或替换备用分区单元，并且如果需要添加备用分区单元则启动备用分区单元的添加。如果需要备用分区单元来替换，则启动用备用分区单元对发生故障的分区单元的替换；发生故障的分区单元的存储器的一部分被被动地迁移到备用分区单元的分区的存储器中；发生故障的分区单元的存储器的一部分还被主动地迁移到备用分区单元的分区的存储器中；并且可分区计算设备被清理。分区单元被替换而不需要重新编译计算机可执行指令。 | ||||||
| 103 | 硬件环路的安全 | CN01821236.0 | 2001-12-20 | CN100342327C | 2007-10-10 | R·P·辛格; T·托马金; C·P·罗斯; W·C·安德森 |
| 在一个实施例中，处理器可以在用户模式和在管理员模式中操作。处理器可在用户模式中通过装载LOOP_TOP寄存器中的顶层指令地址和LOOP_BOT寄存器中的低层指令地址来初始化硬件环路。用户程序可以十分方便地通过装载在LOOP_BOT寄存器的管理员指令地址空间中的事件服务程序的目标地址和在LOOP_BOT寄存器的用户指令空间中的地址来访问管理员模式。如果事件发生在管理员模式中，程序流就可以转移到LOOP_BOT寄存器的地址，得到管理员模式中的用户程序控制。为了能避免这种潜在的安全危险，当处理器退出用户模式，处理器可以禁止硬件环路的操作。 | ||||||
| 104 | 无线USB硬件调度 | CN200510128758.4 | 2005-12-02 | CN1783041A | 2006-06-07 | F·本赫萨尼亚; G·T·斯利克; R·E·奥尔 |
| 在通过UWB的无线USB数据传送中，假设无线USB经历的高出错率，软件配置硬件阈值，来以与不良的连接相比，将带宽用于良好的连接的方式来控制数据传送。在异步传送之前首先尝试周期性传送，只要周期性传送成功。当失败发生时，硬件包括一种含有软件可配置阈值的机制，该机制指定在调度中给定端点被暂停之前该端点可以容忍的出错的数目。通过暂停可能再次失败的传送尝试，与那些经历出错的端点相比，更偏向于具有成功传送的端点。当待发的活跃传送的数目超过了等时端点的软件可配置通知阈值时，硬件向软件通知该状态，对应于接收器的低缓冲状况。然后，软件可以重新配置阈值并减活其它传送来强制数据传送进入缓冲器。 | ||||||
| 105 | 硬件环路的安全 | CN01821236.0 | 2001-12-20 | CN1483160A | 2004-03-17 | R·P·辛格; T·托马金; C·P·罗斯; W·C·安德森 |
| 在一个实施例中，处理器可以在用户模式和在管理员模式中操作。处理器可在用户模式中通过装载LOOP_TOP寄存器中的顶层指令地址和LOOP_BOT寄存器中的低层指令地址来初始化硬件环路。用户程序可以十分方便地通过装载在LOOP_BOT寄存器的管理员指令地址空间中的事件服务程序的目标地址和在LOOP_BOT寄存器的用户指令空间中的地址来访问管理员模式。如果事件发生在管理员模式中，程序流就可以转移到LOOP_BOT寄存器的地址，得到管理员模式中的用户程序控制。为了能避免这种潜在的安全危险，当处理器退出用户模式，处理器可以禁止硬件环路的操作。 | ||||||
| 106 | 可装入硬件支持 | CN98103841.7 | 1998-02-16 | CN1193772A | 1998-09-23 | 布鲁斯·杰勒德·米利; 兰德尔·克雷格·斯旺伯格; 迈克尔·斯蒂芬·威廉斯 |
| 一种为特殊硬件部分提供支持的改进计算机操作系统。操作系统是通过首先装入初始化操作系统以及确定现有硬件部分具体类型的基本部分而装入的。随后,与硬件部分特别相关的适当的软件部件被装入。硬件部分可以通过在存储器装置中保留与软件部件相关的一个跟踪并随后检索跟踪来检测。硬件部分可以是从一组总线结构中选择的总线结构,并且总线独立接口是映射核心中的地址定义的。另外,软件部件可以包括包含与硬件部分进行通信的具体指令的PAL。 | ||||||
| 107 | 硬件损伤补偿 | CN202280058074.3 | 2022-02-02 | CN117882322A | 2024-04-12 | 哈米德·法尔哈迪 |
| 由接收机(202)执行的用于硬件损伤补偿的方法(500)。该方法包括：接收(s502)由发射机(102)发射的发射信号。该方法还包括：基于接收信号确定(s504)硬件状态信息HSI。该方法进一步包括：将指示HSI的信息提供(s506)给发射机，其中，HSI包括使发射机能够对由发射机的一个或多个硬件部件和/或接收机的一个或多个硬件部件引起的失真进行补偿的信息。 | ||||||
| 108 | 卷积硬件加速器 | CN202310626906.3 | 2023-05-30 | CN117474056A | 2024-01-30 | 何晓成; B·舍纳 |
| 本公开涉及一种卷积硬件加速器。一种装置包含整数乘法器电路，且多路复用器电路向相应整数乘法器电路提供特征元素的尾数部分及权重元素的尾数部分，其中所述特征元素及所述权重元素是浮点数据类型，且其中每一整数乘法器电路将特征元素的所述尾数的相应部分乘以权重元素的所述尾数的相应部分以生成部分乘积。第一移位电路基于所述特征元素及所述权重元素的指数而将所述部分乘积的位移位，且第一整数加法器电路将所述经移位部分乘积相加以生成和。合成电路基于由所述第一整数加法器电路生成的所述和、所述多个特征元素的所述指数及所述多个权重元素的所述指数而生成输出元素。 | ||||||
| 109 | 硬件求解器架构 | CN202280013650.2 | 2022-01-28 | CN116982052A | 2023-10-31 | F·帕米加尼; C·格坎特西迪斯; I·哈勒; H·巴拉尼; A·I·T·罗斯特伦; A·赖巴尔晨科 |
| 一种用于估计优化函数的变量的向量值的系统，该函数包括变量之间的相互作用的加权和；该系统包括多个并行硬件通道，每个并行硬件通道被布置为对相应变量对函数的贡献建模，每个通道包括：信号生成器，被配置为生成对相应变量的值建模的信号；分路器，被布置为向每个通道提供信号；相互作用逻辑，被配置为将信号向量乘以对相应变量和变量的向量之间的相互作用建模的权重向量，从而生成表示相应变量的贡献的反馈信号；以及反馈路径，用于将反馈信号返回到信号生成器，该信号生成器被配置为取决于反馈信号来调整信号，其中每个通道仅使用光学部件和/或模拟电子部件来实现。 | ||||||
| 110 | 迭代估计硬件 | CN201911317864.5 | 2019-12-19 | CN111352607B | 2023-02-21 | 托马斯·罗斯; 马克斯·佛莱布格豪斯; 罗伯特·麦克基米 |
| 描述一种迭代估计硬件，并且具体地说，一种函数估计硬件逻辑单元。所述函数估计硬件逻辑单元可实施为处理器中的执行管线的部分。所述函数估计硬件逻辑单元布置成在硬件逻辑中计算输入值d的函数的改进估计值，其中所述函数由给定。所述硬件逻辑包括布置成实施系数为有理数的m阶多项式的多个乘法器和加法器，其中m不等于二，并且在各种示例中，m不等于二的幂。在各种示例中，i＝1，i＝2或i＝3。在各种示例中，m＝3。 | ||||||
| 111 | 硬件更换方法 | CN202211245302.6 | 2022-10-12 | CN115657798A | 2023-01-31 | 雷鸣; 弗雷德·鲍尔; 张彩红; 张继昊 |
| 本发明公开了一种更换计算机服务器(12A、12B)的至少一个硬件组件(例如主板)的方法，包括系统管理软件(10)管理具有基板管理控制器(BMC)(14)和多个硬件组件的计算机服务器，系统管理软件第一次从BMC或者通过BMC获取计算机服务器的系统重要产品数据(SVPD)，系统配置数据和服务器标识数据，系统管理软件第二次从BMC或者通过BMC获取服务器的SVPD和服务器标识数据，系统管理软件将第一次获取的计算机服务器的服务器标识数据与第二次获取的计算机服务器的服务器标识数据进行比较，以及根据比较结果，系统管理软件至少基于第一次获取的系统配置数据和SVPD对计算机服务器进行配置。 | ||||||
| 112 | 一种硬件钱包 | CN202110282566.8 | 2021-03-16 | CN115082061A | 2022-09-20 | 李东声 |
| 本发明提供了一种硬件钱包，包括：控制模块、数字货币钱包模块、交通卡模块、NFC通信天线和中远距离通信模块；其中：控制模块接收数据指令发送至交通卡模块；交通卡模块将响应信息发送至控制模块；控制模块通过NFC通信天线外发响应信息；控制模块接收扣款指令发送至交通卡模块或数字货币钱包模块；数字货币钱包模块向控制模块发送数字货币交易数据；控制模块通过中远距离通信模块将数字货币交易数据发送至后台服务器；接收后台服务器发送的数字货币扣款响应；接收交通卡模块发送的扣款完成响应外发。使用该设备，可以在不改变现有的交通POS机收款流程和协议的情况下，使用数字货币完成交易扣费操作，减少了对现有设备的浪费。 | ||||||
| 113 | 硬件加速器引擎 | CN201710912345.8 | 2017-09-29 | CN108268943B | 2022-08-23 | T·勃伊施; G·德索利 |
| 本公开涉及硬件加速器引擎。实施例涉及支持深度神经网络算法卷积阶段的有效映射的硬件加速器引擎。硬件加速器引擎包括多个卷积加速器，并且多个卷积加速器中的每一个包括内核缓冲器、特征线缓冲器和多个乘法累加(MAC)单元。MAC单元被布置为对从内核缓冲器和特征线缓冲器两者接收的数据进行乘法和累加。硬件加速器引擎还包括耦合到串流开关的输出总线端口的至少一个输入总线、耦合到串流开关的输入总线端口的至少一个输出总线、或硬连线到串流开关的相应输出总线和输入总线端口的至少一个输入总线和至少一个输出总线。 | ||||||
| 114 | 一种硬件加速器 | CN201810380604.1 | 2018-04-25 | CN108550102B | 2022-05-17 | 刘劲松 |
| 本发明公开了一种硬件加速器，用于提升CPU运行效率。该硬件加速器包括存储单元、逻辑bank群组、信息仓、双边运算单元、比较单元和控制单元。在现有技术的基础上，本发明保护的硬件加速器替代软件算法以充分发挥硬件所固有的处理速度优势，设置由块逻辑bank组成的逻辑bank群组，能够提供丰富的缓存空间选择，避免了缓存资源的浪费，通过设置信息仓和双边运算单元，将传统图像处理过程中基于点的运算改进为基于行的运算，并利用前一位置的计算结果迭代计算后续位置的结果，大大减少硬件加速器中所需的元件数量，实现硬件结构轻量化。 | ||||||
| 115 | 硬件设备载入 | CN202080053634.7 | 2020-06-22 | CN114208132A | 2022-03-18 | G·施米克金 |
| 一种切换节点可以接收由硬件设备发送的第一硬件设备标识符和由管理器节点发送的第二硬件设备标识符。切换节点可以确定第一硬件设备标识符和第二硬件设备标识符是否匹配，以及作为确定第一硬件设备标识符和第二硬件设备标识符相匹配的结果，向硬件设备发送用于管理器节点的联系信息。一种管理器节点可以接收标识硬件设备的硬件设备标识符，向切换节点发送硬件设备标识符，以及向切换节点发送用于管理器节点的联系信息。联系信息可以包括管理器节点的端口号，该管理器节点的端口号不同于用于与切换节点通信的端口号。管理器节点可以接收用于在硬件设备与管理器节点之间建立通信会话的请求。 | ||||||
| 116 | 一种硬件加速器 | CN201911060807.3 | 2019-11-01 | CN112764669B | 2021-12-21 | 陈博 |
| 本申请提供了硬件加速器，包括命令管理器、读写处理器和缓冲存储器，其中，读写处理器根据第一信息获取数据索引，以及，指示数据搬移单元获取与第一命令对应的读/写数据，其中，第一信息为CPU组从第一命令中获取的，第一信息包括数据索引或用于获取数据索引的信息，若第一命令为读命令，读/写数据包括数据搬移单元从动态随机存取存储器DRAM中获取的第一数据，缓冲存储器缓存数据索引。通过命令管理器、读写处理器和缓冲存储器分别实现CPU的部分功能，减少读写操作过程中占用的CPU资源，从而实现对读写操作的加速。 | ||||||
| 117 | 成像系统硬件 | CN201980091729.5 | 2019-12-06 | CN113767176A | 2021-12-07 | C·尤汀考; Z·本特; E·P·拉马察朱安伊也; F·凡尔德坎纳斯; M·L·F·弗瑞; S·W·肖特; 尹沂峰; A·M·滕托利; R·巴得瓦; D·M·考克斯; J·陈; J·伦德博格; F·A·巴伐; L·克伐斯塔德; A·D·普赖斯 |
| 一种样品保持器，其包括具有第一保持机构的第一构件，所述第一保持机构被配置为保持包括样品的第一基材，具有第二保持机构的第二构件，所述第二保持机构被设置为保持包括试剂介质的第二基材，以及对准机构，所述对准机构连接至第一和第二构件中至少一者，并且设置为将第一和第二构件对准，从而使得在第一和第二构件对准时，样品接触试剂介质的至少部分。 | ||||||
| 118 | 一种硬件钱包 | CN201811143070.7 | 2018-09-28 | CN109389397B | 2021-11-26 | 雷超然; 张康宗; 李伟 |
| 本发明实施例提供了一种硬件钱包，包括：数字钱包设备，用于获得对目标数据进行分割所得到的第一子数据、第二子数据和第三子数据；确定数字钱包设备、第一存储设备和第二存储设备待存储的子数据；将数字钱包设备待存储的子数据存储在本地；将第一存储设备和第二存储设备待存储的子数据发送给第一存储设备；第一存储设备，用于接收数字钱包设备发送的、第一存储设备和第二存储设备待存储的子数据；保存第一存储设备待存储的子数据，将第二存储设备待存储的子数据发送给第二存储设备；第二存储设备，用于接收并保存第一存储设备发送的、第二存储设备待存储的子数据。这样，增加了私钥的盗取难度，提高了私钥的安全性，保证了数字钱包中资产的安全。 | ||||||
| 119 | 模硬件生成器 | CN201611069079.9 | 2016-11-28 | CN107066643B | 2021-11-09 | 塞缪尔·李 |
| 本发明公开了一种模硬件生成器。一种使用一个或多个范围减小级生成硬件设计以关于恒定值d来计算对于在目标输入范围内的任何整数输入值的模值的方法。通过迭代过程来生成硬件设计，其选择用于将增加的输入范围连续地映射到目标输出范围的最佳部件，直到将目标输入范围映射到目标输出范围的部件被选择为止。每个迭代包括使用多个模保持范围减小方法中的每个生成用于将输入范围映射到目标输出范围的硬件设计部件，合成所生成的硬件设计部件，以及基于合成的结果来选择所生成的硬件设计部件中的一个。 | ||||||
| 120 | 一种硬件钱包 | CN201811141434.8 | 2018-09-28 | CN109302284B | 2021-10-22 | 雷超然; 张康宗; 李伟 |
| 本申请实施例提供了一种硬件钱包，硬件钱包包括第一存储器和第二存储器，第一存储器和第二存储器连接；第一存储器用于存储第一份待存储子密钥，第二存储器，用于存储第二份待存储子密钥，第一数量和第二数量均小于第一目标数量，第一份待存储子密钥和第二份待存储子密钥能够得到待存储密钥。通过本申请实施例提供的技术方案，待存储密钥被分解为多个待存储子密钥，第一存储器和第二存储器中分别存储一部分待存储子密钥，只有将第一存储器中存储的第一份待存储子密钥与第二存储器中存储的第二份待存储子密钥一起才能够得到完整的待存储密钥。这样，将完整的待存储密钥分散于硬件钱包中的两个存储器，提高了硬件钱包存储密钥的安全性。 | ||||||
QQ群二维码
意见反馈
意见反馈