| 序号 | 专利名 | 申请号 | 申请日 | 公开（公告）号 | 公开（公告）日 | 发明人 |
|---|---|---|---|---|---|---|
| 1 | 硬件检测 | CN201780092413.9 | 2017-07-20 | CN110832556B | 2021-09-17 | L·费尔南德斯罗伦斯; R·博尼拉卢卡斯; P·塞拉 |
| 根据一个示例的硬件检测系统包括可移动接触体，用以接触待检测的硬件项目；开关单元，其可操作地耦合到接触体；重置设备，其可操作地耦合到开关单元；以及控制单元，用以响应于接触体的移动从开关单元接收信号并且响应于来自开关单元的信号向重置设备发布信号。 | ||||||
| 2 | 硬件装置 | CN201180011343.2 | 2011-02-15 | CN102782695B | 2016-05-04 | 迈克尔·布劳恩; 马库斯·迪希特; 贝恩德·迈尔 |
| 本发明涉及一种硬件装置（1，10，11），包括具有第一存储密钥（SK1）的第一安全模块（3）和至少一个具有一个第二存储密钥（SK2）的第二安全模块（5）。处理平台（2）可以取决于第一或第二密钥（SK1，SK2）的执行控制程序，其中所述处理平台（2）借助于第一或第二密钥（SK1，SK2）将存储的数据（PRG）解密为控制程序。特别是可以将自动化系统的控制装置相应地设计为硬件装置（1，10，11）。在涉及提供密钥（SK1，SK2，SK3）的方面得出向下兼容的硬件装置（1，10，11）。所以各种存储的密钥（SK1，SK2，SK3）相应于多个安全等级。新一代硬件装置（1，10，11）也可以使用旧版本的密钥进行工作。参见示意性框图。 | ||||||
| 3 | 硬件复位 | CN201010159407.0 | 2010-04-06 | CN101859171A | 2010-10-13 | J·A·索维拉; J·V·卡里 |
| 一种硬件复位电路，包括：具有至少第一状态和第二状态的用户接口电路，并且配置成在第一状态下阻止硬件复位输出信号的生成。 | ||||||
| 4 | 硬件环路 | CN01818089.2 | 2001-10-31 | CN100416495C | 2008-09-03 | R·P·辛格; C·P·罗斯; G·A·奥弗坎普 |
| 本发明的一个实施例设置了一个可编程序处理器，用以支持环路设置指令。可将所述环路设置指令解码，还可从此环路设置指令检测零偏移环路。随后，就可立刻将该指令串中的下一条指令作为环路中的第1指令发送出去。此环路设置指令还可用来检测单条指令环路。 | ||||||
| 5 | 混合硬件 | CN201910267986.1 | 2019-04-03 | CN110363856A | 2019-10-22 | 彼得·马尔科姆·莱西; S·菲尼; 托拜厄斯·赫克托; 伊恩·金 |
| 本公开涉及混合硬件。本文描述了混合器硬件的许多不同实现方式。混合器硬件执行域着色和混合，并且虽然一些顶点可能不需要混合，但是所有顶点都需要域着色。本文描述的混合器硬件包括高速缓存和/或内容可寻址存储器，并且这些数据结构用于减少重复的域着色操作。 | ||||||
| 6 | 硬件装置 | CN201180011343.2 | 2011-02-15 | CN102782695A | 2012-11-14 | 迈克尔·布劳恩; 马库斯·迪希特; 贝恩德·迈尔 |
| 本发明涉及一种硬件装置（1，10，11），包括具有第一存储密钥（SK1）的第一安全模块（3）和至少一个具有一个第二存储密钥（SK2）的第二安全模块（5）。处理平台（2）可以取决于第一或第二密钥（SK1，SK2）的执行控制程序，其中所述处理平台（2）借助于第一或第二密钥（SK1，SK2）将存储的数据（PRG）解密为控制程序。特别是可以将自动化系统的控制装置相应地设计为硬件装置（1，10，11）。在涉及提供密钥（SK1，SK2，SK3）的方面得出向下兼容的硬件装置（1，10，11）。所以各种存储的密钥（SK1，SK2，SK3）相应于多个安全等级。新一代硬件装置（1，10，11）也可以使用旧版本的密钥进行工作。参见示意性框图。 | ||||||
| 7 | 硬件环路 | CN01818399.9 | 2001-10-31 | CN100380316C | 2008-04-09 | R·P·辛格; C·P·罗斯; G·A·奥弗坎普 |
| 在一实施例中，一种可编程处理器配置为包括可支持硬件环路的预测寄存器。以此方式，系统可提高处理速度，而不用大大地增加功耗。环路的环路条件可加载于一组预测寄存器中，在环路条件写入于一组结构寄存器之前，可从预测寄存器检测这些条件。 | ||||||
| 8 | 混合硬件 | CN201910267986.1 | 2019-04-03 | CN110363856B | 2022-08-16 | 彼得·马尔科姆·莱西; S·菲尼; 托拜厄斯·赫克托; 伊恩·金 |
| 本公开涉及混合硬件。本文描述了混合器硬件的许多不同实现方式。混合器硬件执行域着色和混合，并且虽然一些顶点可能不需要混合，但是所有顶点都需要域着色。本文描述的混合器硬件包括高速缓存和/或内容可寻址存储器，并且这些数据结构用于减少重复的域着色操作。 | ||||||
| 9 | 硬件管理 | CN201580078994.1 | 2015-11-29 | CN107533436B | 2021-02-02 | A·B·亚当斯; C·E·福勒; B·A·伦德比; C·A·伯克尔 |
| 在一个示例中，用于硬件管理的非暂时计算机可读介质包括通过复制主卷来生成指令卷的指令，其中指令卷是计算设备映像，执行用于基于计算设备的简档来更改指令卷的一组脚本，并且将指令卷部署到计算设备以基于计算设备的简档配置计算设备。 | ||||||
| 10 | 硬件检测 | CN201780092413.9 | 2017-07-20 | CN110832556A | 2020-02-21 | L·费尔南德斯罗伦斯; R·博尼拉卢卡斯; P·塞拉 |
| 根据一个示例的硬件检测系统包括可移动接触体，用以接触待检测的硬件项目；开关单元，其可操作地耦合到接触体；重置设备，其可操作地耦合到开关单元；以及控制单元，用以响应于接触体的移动从开关单元接收信号并且响应于来自开关单元的信号向重置设备发布信号。 | ||||||
| 11 | 硬件管理 | CN201580078994.1 | 2015-11-29 | CN107533436A | 2018-01-02 | A·B·亚当斯; C·E·福勒; B·A·伦德比; C·A·伯克尔 |
| 在一个示例中，用于硬件管理的非暂时计算机可读介质包括通过复制主卷来生成指令卷的指令，其中指令卷是计算设备映像，执行用于基于计算设备的简档来更改指令卷的一组脚本，并且将指令卷部署到计算设备以基于计算设备的简档配置计算设备。 | ||||||
| 12 | 硬件复位 | CN201010159407.0 | 2010-04-06 | CN101859171B | 2016-05-11 | J·A·索维拉; J·V·卡里 |
| 一种硬件复位电路，包括：具有至少第一状态和第二状态的用户接口电路，并且配置成在第一状态下阻止硬件复位输出信号的生成。 | ||||||
| 13 | 硬件环路 | CN01818428.6 | 2001-10-30 | CN1503941A | 2004-06-09 | R·P·辛格; C·P·罗斯; G·A·奥弗坎普 |
| 在一种实施例中，一种可编程序的处理机适于包含增加信息处理速度、而不致使功耗显著增加的环路硬件。在第一次通过环路期间，第一子集系列指令可输入到环路硬件。然后，在随后通过环路期间，第一子集可从环路硬件发出，而第二子集从存贮器件检索。以这种方式，在第一子集发出后，第二子集可以发出而没有附加补偿。 | ||||||
| 14 | 硬件环路 | CN01818399.9 | 2001-10-31 | CN1473294A | 2004-02-04 | R·P·辛格; C·P·罗斯; G·A·奥弗坎普 |
| 在一实施例中，一种可编程处理器配置为包括可支持硬件环路的预测寄存器。以此方式，系统可提高处理速度，而不用大大地增加功耗。环路的环路条件可加载于一组预测寄存器中，在环路条件写入于一组结构寄存器之前，可从预测寄存器检测这些条件。 | ||||||
| 15 | 硬件环路 | CN01818089.2 | 2001-10-31 | CN1471667A | 2004-01-28 | R·P·辛格; C·P·罗斯; G·A·奥弗坎普 |
| 本发明的一个实施例构成一个可编程序处理器，用以支持一环路构成指令，可以将此环路构成指令的数码解码，还可从此环路构成指令检测零偏置环路。随后，就可立刻将该指令串中的下一个指令作为环路中的第1指令发送出去。此环路构成指令还可用来检测单个指令环路。 | ||||||
| 16 | 雙用途硬件接口 | HK11100876 | 2011-01-27 | HK1146779A1 | 2011-07-08 | MICHAEL N ROSENBLATT; MICHAEL M LEE; JUSTIN L GREGG |
| 17 | 累加器硬件 | CN202310324402.6 | 2023-03-29 | CN116893798A | 2023-10-17 | K·洛维斯; F·纳扎尔 |
| 描述了累加器硬件逻辑。在一个示例中，累加器硬件逻辑包括第一和第二加法逻辑单元以及存储区。第一加法逻辑单元包括第一输入端、第二输入端和输出端，第一和第二输入端中的每一者被布置成在每个时钟周期中接收输入值。第二加法逻辑单元包括直接连接到第一加法逻辑单元的输出端的第一输入端。第二加法逻辑单元还包括第二输入端和输出端。存储区被布置成存储由第二加法逻辑单元输出的结果。累加器硬件逻辑还包括位于存储区与第二加法逻辑单元的第二输入之间的反馈路径中的移位硬件和/或求反硬件。移位硬件被配置为在固定方向上执行固定数量的位位置的移位。 | ||||||
| 18 | 硬件接口板 | CN201811649944.6 | 2018-12-31 | CN109840229A | 2019-06-04 | 司文丽 |
| 本发明公开了一种硬件接口板，包括盒体外壳，所述盒体外壳的内表面固定连接有盒体内壳；所述盒体内壳的上端设置有第一滑动槽，所述盒体内壳的左端固定连接有方形板，所述方形板的上端设置有第二滑动槽，所述第一滑动槽和第二滑动槽内滑动连接有滑动杆，所述滑动杆固定连接有第一挡板，所述第一挡板的左端设置有凹槽。该硬件接口板在使用时，空气中的灰尘会进入盒体内壳内，活性炭可以将空气中的灰尘吸附，避免接口板落入灰尘，造成损坏，且该硬件接口板在不使用时，通过第二挡板和橡胶块的相互作用，使得盒体内壳封闭，防止空气中的灰尘和杂质落入接口板，具有防尘作用，延长了接口板的使用寿命，利于人们使用。 | ||||||
| 19 | HVPE腔室硬件 | CN201410593230.3 | 2010-04-09 | CN104485277A | 2015-04-01 | 石川哲也; D·H·考齐; 常安中; O·克利里欧科; Y·梅尔尼克; H·S·拉迪雅; S·T·恩古耶; L·庞 |
| 本文所公开的实施例一般涉及HVPE腔室。腔室可具有两个不同的前驱物源，两个不同的前驱物源与腔室耦接以便沉积两个不同层。举例而言，镓源与不同的铝源可耦接至处理腔室以便在相同处理腔室中分别地沉积氮化镓与氮化铝于基板上。可在较低温度下在与镓及铝不同的位置处将氮导入处理腔室。不同温度造成气体混合在一起、反应且沉积于基板上，且极少或没有沉积于腔室壁上。 | ||||||
| 20 | 硬件信任锚 | CN201080037765.2 | 2010-07-28 | CN102687118A | 2012-09-19 | 宋哲炫; J·莫利纳; J·戈登 |
| 目标计算环境通过硬件信任锚来保护，该硬件信任锚基于对该目标计算环境的安全审查来提供该目标计算环境的信任状态。而且，所述硬件信任锚可以根据所述安全诊断信息来诊断所述目标计算环境。 | ||||||
QQ群二维码
意见反馈
意见反馈