221 |
SM3算法的硬件实现装置 |
CN202110552612.1 |
2021-05-20 |
CN113300829B |
2023-06-09 |
冯炫博; 张亚国; 李正卫 |
本发明涉及一种SM3算法的硬件实现装置,属于信息安全技术领域。装置包括:16个基础消息字寄存器,首先存储初始的16个消息字,然后在进行SM3算法的64轮扩展计算中,对16个基础消息字寄存器进行操作,操作包括:第0轮~第11轮的不重新赋值操作,以及第12轮~第63轮动态赋值操作:将16个基础消息字寄存器按照顺序编码,将后一个基础消息字寄存器中的消息字赋值给前一个基础消息字寄存器,将第三动态消息字寄存器中的消息字赋值给最后一个基础消息字寄存器;3个动态消息字寄存器,用于在每轮扩展计算中动态存储消息字,每轮消息字的动态更新。该装置减少了寄存器的数量,进而减少了硬件装置的面积,节约了成本以及功耗,更加具有实际工程应用价值。 |
222 |
移动终端硬件扩展装置 |
CN201610787284.2 |
2016-08-31 |
CN106227302B |
2023-04-28 |
蒋凌锋 |
本发明公开了一种移动终端硬件扩展装置,包括设置在移动终端壳体背面的装配槽、可拆卸固定在所述装配槽中的可替换组件;移动终端壳体与可替换组件之间设有防止所述可替换组件从装配槽中脱出的限位锁定机构;装配槽中设有与移动终端主电路连接的主电路连接器;可替换组件上设有扩展硬件和从电路连接器,可替换组件装配在装配槽中主电路连接器与从电路连接器电连接。本发明很好地固定在移动终端上且不易在使用过程中因碰撞而损坏;还可以令扩展硬件与移动终端之间的位置关系固定,不但实现扩展硬件和移动终端本身已有硬件联动,还实现和原有独立功能相比更强大和便利的扩展功能。 |
223 |
一种硬件加速方法 |
CN201910386888.X |
2019-05-09 |
CN110147219B |
2023-04-07 |
肖鹏; 呼明亮; 屈盼让; 孙少华; 蔡晓乐; 韩佳玮 |
本申请提供一种硬件加速方法,所述方法包括:采集模拟量,所述模拟量的数据格式是二进制格式;将所述模拟量的数据格式转化为浮点数;根据预设参数,并行运算浮点数乘法和浮点数加法,并获得计算结果。 |
224 |
一种计算机硬件检测台 |
CN201911151790.2 |
2019-11-22 |
CN110941518B |
2023-02-28 |
袁立; 谢俐; 任照富; 邓谱; 黄泽伟; 周燕 |
本发明公开一种计算机硬件检测台,包括传送带、传动带挡板、定位检测台、定位挡板、夹块、定位保护壳、待测笔记本电脑、检测块、检测接线头;所述传送带上传送有待测笔记本电脑,传送带右侧设置有定位检测台,定位检测台上下两端设置有夹块,定位检测台上方右端设置有定位挡板;定位检测台前端设置有检测块,检测块内安装有检测接线头;所述定位保护壳包括上半壳、下半壳,上半壳、下半壳与待测笔记本电脑配合,上半壳、下半壳覆盖在待测笔记本电脑外表面;上半壳、下半壳上下表面设置有圆形夹持通孔。本发明具有整体插拔,提升工作效率,方便笔记本开盖,避免笔记本表面划伤,两次接口接头定位,减少检测接线头或电脑接口损坏能力强的特点。 |
225 |
基于硬件的传感器分析 |
CN202180038732.8 |
2021-05-27 |
CN115699124A |
2023-02-03 |
M·哈伦达; G·帕内萨尔 |
一种使用集成电路监控来自传感器的消息的方法,该消息包括由该传感器测量的数据,该方法包括:从集成电路的互连电路读取第一消息,该互连电路将传感器与被配置为处理消息的一个或多个核心装置相连接;对第一消息计算第一哈希值;将第一哈希值与存储在哈希存储器中的一个或多个先前哈希值进行比较,每个先前哈希值都对应于从互连电路中先于第一消息读取的消息;以及如果第一哈希值与存储在哈希存储器中的至少一个先前哈希值之间的差低于预定阈值,则执行校正动作。 |
226 |
一种硬件延时电路 |
CN202211298834.6 |
2022-10-21 |
CN115694422A |
2023-02-03 |
陈梁远 |
本发明属于智能硬件与相位检测领域,尤其涉及一种硬件延时电路,包括:用于进行延时操作的反相器延时阵列,用于控制延时的延时控制电路。所述反相器延时阵列包括:多组反相器组及其选通控制组成的可控延时阵列,每组反相器均具有n个反相器和一个二输入多路选择器。所述延时控制电路包括:一个预置数控制的计数器,当计数器的计数到预置数时重新自零开始计数。本发明公开了一种嵌入式硬件延时电路,具有电路结构简单,占用逻辑资源少、复制性和灵敏度高的优点,同时对施加小信号的器件,具有易于测量、捕捉峰值的特点,可以提高实验结果准确度。 |
227 |
继电保护系统硬件架构 |
CN202110929305.0 |
2021-08-13 |
CN113708488B |
2023-01-24 |
高吉普; 辛明勇; 徐长宝; 代奇迹; 祝健杨; 李肖博; 陶伟; 陈军健 |
本申请涉及一种继电保护系统硬件架构,包括直流采样模块、交流采样模块、中性线采样模块、逻辑处理模块和执行模块;直流采样模块、交流采样模块和中性线采样模块均连接逻辑处理模块,逻辑处理模块连接执行模块,执行模块用于连接被保护对象。直流采样模块、交流采样模块和中性线采样模块分别用于采集被保护对象的直流电参数、交流电参数和中性线电参数,得到对应采样信号并发送至逻辑处理模块;逻辑处理模块用于获取采样信号,根据采样信号判断是否需要执行保护动作,并在需要执行保护动作时,向执行模块发送控制信号;控制信号用于指示执行模块对被保护对象执行继电保护。上述继电保护系统硬件架构,可以扩展继电保护系统的应用场景。 |
228 |
ARGMAX或ARGMIN在硬件中的实施 |
CN202210733526.5 |
2022-06-27 |
CN115600661A |
2023-01-13 |
A·阿马迪; M·阿萨德; C·迪基奇; E·康多雷利 |
ARGMAX或ARGMIN在硬件中的实施。一种用于在包括固定功能电路系统的硬件加速器上根据神经网络过程处理数据的机制,所述神经网络过程包括具有相关联的argmax或argmin函数的神经网络。将所述argmax或argmin函数映射到可用于所述固定功能电路系统的基本神经网络运算的集合。然后使用所述固定功能电路系统执行所述神经网络过程。使用所述神经网络过程处理的数据包括图像和/或音频数据。 |
229 |
高速的硬件传输均衡 |
CN201980059333.2 |
2019-09-10 |
CN113168393B |
2022-12-13 |
孙世奇; 迈克尔·J·特里西德; 王彦峰 |
公开用于以目标高速执行传输均衡的系统、设备和方法。一种计算系统包括至少发射器、接收器以及连接所述发射器和所述接收器的通信信道。所述通信信道包括多个通道,所述多个通道被细分为通道的第一子集和通道的第二子集。在均衡训练期间,所述通道的第一子集以第一速度操作,而所述通道的第二子集以第二速度操作。所述第一速度是用于操作所述通信链路的期望目标速度,而所述第二速度是能够在均衡训练之前在给定通道上可靠地载送数据的相对较低的速度。以所述第一速度训练所述通道的第一子集,同时使用以所述第二速度操作的所述通道的第二子集来将反馈从所述接收器传送至所述发射器。 |
230 |
GMSK调制的硬件实现方法 |
CN202010747679.6 |
2020-07-30 |
CN111970087B |
2022-10-28 |
朱胜利; 王宇舟; 张庭兰; 张波; 唐婷; 方科 |
本发明提出的一种GMSK调制的硬件实现方法,旨在提供一种硬件资源消耗较少,便于扩展,易于硬件实现的方法。本发明通过以下技术方案予以实现:根据Laurent展开计算的数据处理器将输入信息序列送入差分编码器进行差分预编码;串并转换器对差分后的序列进行串并转化,将串并转换之后的差分序列奇比特取反得到脉冲流对应的滤波成型前的IQ两路正交基带数据,内插器对符号内插所得的比特数据进行星座映射和成型滤波,从ROM表中读出事先准备好的高斯最小频移键控GMSK滤波系数之后,通过乘法器实现其与星座映射之后的数据的卷积,然后将ROM表中的载波数据和成型后的基带数据相乘,IQ两路调制数据相加得到最终的GMSK调制信号数据。 |
231 |
在硬件中执行核心跨越 |
CN202210408223.6 |
2017-09-29 |
CN114897132A |
2022-08-12 |
雷吉纳尔德·克利福德·扬; 威廉·约翰·格兰德 |
本公开涉及在硬件中执行核心跨越。该方法用于接收请求以在硬件电路上处理神经网络,所述神经网络包括具有大于1的步长的第一卷积神经网络层,和作为响应产生指令,所述指令引起所述硬件电路在处理输入张量期间通过执行下列操作产生等效于所述第一卷积神经网络层的输出的层输出张量,所述操作包括:使用具有等于1否则等效于所述第一卷积神经网络层的步长的第二卷积神经网络层处理所述输入张量以产生第一张量;将如果所述第二卷积神经网络层具有所述第一卷积神经网络层的步长则本就不会被生成的所述第一张量的元素归零以生成第二张量;以及在所述第二张量上执行最大池化以生成所述层输出张量。 |
232 |
在硬件中执行核心跨越 |
CN201710909648.4 |
2017-09-29 |
CN108073983B |
2022-04-26 |
雷吉纳尔德·克利福德·扬; 威廉·约翰·格兰德 |
本申请涉及在硬件中执行核心跨越的方法、系统和存储介质。该方法用于接收请求以在硬件电路上处理神经网络,所述神经网络包括具有大于1的步长的第一卷积神经网络层,和作为响应产生指令,所述指令引起所述硬件电路在处理输入张量期间通过执行下列操作产生等效于所述第一卷积神经网络层的输出的层输出张量,所述操作包括:使用具有等于1否则等效于所述第一卷积神经网络层的步长的第二卷积神经网络层处理所述输入张量以产生第一张量;将如果所述第二卷积神经网络层具有所述第一卷积神经网络层的步长则本就不会被生成的所述第一张量的元素归零以生成第二张量;以及在所述第二张量上执行最大池化以生成所述层输出张量。 |
233 |
一种自毁型硬件钱包 |
CN201910493387.1 |
2019-06-06 |
CN110310104B |
2022-04-08 |
周严; 毛立祥; 杜飞飞; 雷雨 |
本发明公开了一种自毁型硬件钱包,包括电源模块、控制模块、安全监测模块、存储模块、安全模块、应用模块、通信模块,所述存储模块、安全模块、应用模块、通信模块分别与控制模块连接,实现硬件钱包功能;安全监测模块用于对各种类型的攻击进行监测,并将监测到的信号传递给控制模块,控制模块用于根据安全监测模块监测到的信号判断硬件钱包是否受到攻击,以不断电的ram作为存储器,若确认该硬件钱包受到攻击后,所述控制模块用于控制存储器断电控制模块断开ram的供电电源,控制ram掉电,自动擦除ram中的密钥信息、账户信息。其提高了现有硬件钱包的安全性、可靠性。 |
234 |
一种计算机硬件装置 |
CN202011006206.7 |
2020-09-23 |
CN112130634B |
2022-04-01 |
张健; 陆冬磊; 陈佳; 樊光辉; 曹英; 季越江; 倪云霞 |
本发明提供了一种计算机硬件装置,包括:外壳、主板、固定环、调节电机、区块链运算芯片和散热风机;外壳的内部固定安装有主板,主板的右侧开设有安装槽,安装槽的内部固定插设有固定环,固定环的内部固定安装有固定轴承,固定轴承的一侧外表面固定安装有滑杆,滑杆的外表面活动包套有移动套,移动套的外表面设置有推动螺纹,固定环的内部通过轴承活动安装有第一转动齿轮,固定环的内部活动插设有夹持杆。本申请所揭示的计算机硬件装置,有效地避免了计算机硬件装置因震动导致区块链运算芯片脱落的问题,具有安装和拆卸方便、节省时间的优点,同时实现了对区块链运算芯片进行全方面散热。 |
235 |
硬件资源扩充系统 |
CN201711003915.8 |
2017-10-24 |
CN109697180B |
2022-03-29 |
张伯壮 |
本发明涉及一种硬件资源扩充系统,所述硬件资源扩充系统包括服务器、硬件扩充装置及多个热插拔管理装置;在服务器中,运算单元连接于主机系统管理总线及多个PCIE总线,而基板管理控制器连接于运算单元及多个基板系统管理总线;热插拔管理装置包括总线缓冲单元、控制器及外接输入输出端口组;控制器经由基板系统管理总线连接至基板管理控制器;外接输入输出端口组连接于总线缓冲单元及多个PCIE总线,并选择性地连接至硬件扩充装置;基板管理控制器控制控制器检测外接输入输出端口组是否已连接至硬件扩充装置,并当服务器于正常开机状态时,传送注意讯号至运算单元以使服务器建立与硬件扩充装置之间的联机通讯。 |
236 |
在硬件中执行平均池化 |
CN202111383490.4 |
2017-09-29 |
CN114239797A |
2022-03-25 |
R.C.扬; W.J.古兰德 |
一种在硬件中执行平均池化的方和和硬件电路,用于处理神经网络的平均池化神经网络层。所述硬件电路被配置为通过执行包括以下的操作来处理平均池化神经网络层:从硬件电路的存储器的第一部分向硬件电路的矩阵乘法电路发送到平均池化神经网络层的输入张量,其中矩阵乘法电路被配置为生成对应于平均池化神经网络层的输出的张量;从硬件电路的存储器的第二部分向硬件电路的矩阵乘法电路发送核;和由硬件电路的矩阵乘法电路从所述到平均池化神经网络层的输入张量生成所述对应于平均池化神经网络层的输出的张量。 |
237 |
基于硬件的存储器压缩 |
CN201980098081.4 |
2019-07-02 |
CN114072777A |
2022-02-18 |
张霖涛; J·G·班尼特; 李博杰 |
压缩存储器被划分为多个段,每个段被划分为多个子段,并且未压缩数据空间中的每个子段被压缩为压缩数据空间中的块。当接收到对压缩存储器中的段中的子段的读请求时,首先基于子段与条目之间的第一级地址映射确定对应条目,然后基于条目与块之间的第二级地址映射确定对应块。通过使用两级地址映射,可以减小条目的大小,从而实现较低的元数据开销。此外,提出了用于压缩存储器的数据布局。 |
238 |
硬件实施的单向密码术 |
CN201680050472.5 |
2016-08-29 |
CN107924448B |
2022-02-08 |
V.戈帕尔; J.W.布兰特 |
公开了用于硬件实施的单向密码术的发明的实施例。在一个实施例中,处理器包括处理器密钥位置、指令硬件和执行硬件。处理器密钥位置用来保存处理器密钥。指令硬件用来接收处理器的指令集中的第一指令。第一指令用来利用处理器密钥加密输入数据并且返回句柄。指令集没有与第一指令相对应的、用来利用处理器密钥解密句柄以返回输入数据的第二指令。执行硬件用来响应于由指令硬件接收到第一指令而执行利用处理器密钥加密输入数据并且返回句柄。 |
239 |
硬件加速K-mer图生成 |
CN202180004003.0 |
2021-04-07 |
CN113994322A |
2022-01-28 |
M·吕勒 |
本发明提供了使用可编程逻辑设备来硬件加速K‑mer图生成的方法、系统和装置。在一个方面,方法包括以下动作:获得第一组核酸序列;使用所获得的第一组核酸序列并且使用可编程逻辑设备的多个非流水线硬件逻辑单元生成K‑mer图;以及在通过每个硬件逻辑单元执行一个或多个操作之后,使用控制机周期性地更新该K‑mer图的图描述数据。 |
240 |
一种硬件绑定方法 |
CN202111225745.4 |
2021-10-21 |
CN113965929A |
2022-01-21 |
白雪扬 |
本发明提供了一种硬件绑定方法,包括:在手表中进入绑定页面,发出第一绑定声纹;打开手机APP,进入绑定页面,并发出第二绑定声纹;通过声纹模型识别第一绑定声纹和第二绑定声纹,并获得声纹匹配结果及检验码;将校验码在手机APP中通过页面显示;由用户在页面显示中确认校验码后,完成绑定。本发明提出的一种硬件绑定方法,基于声纹匹配,使得手表绑定手机APP时,通过APP和手表端发送相同规则的声纹来完成绑定,无需进行手动输入信息或者扫描二维码等操作,不仅交互简单,而且容易完成绑定。 |