一种叠层片式元件的成型方法及其使用的复合材料 |
|||||||
| 申请号 | CN201510013266.4 | 申请日 | 2015-01-09 | 公开(公告)号 | CN104553240A | 公开(公告)日 | 2015-04-29 |
| 申请人 | 深圳顺络电子股份有限公司; | 发明人 | 姚斌; 王清华; 贾广平; 刘启润; | ||||
| 摘要 | 本 发明 公开了一种叠层片式元件的成型方法及其使用的 复合材料 ，叠层片式元件的成型方法包括以下步骤：1)准备承载板；2)制备复合材料：在110～140℃下，按 质量 比，将5％～40％的天然蜂蜡和60％～95％的聚乙烯蜡熔解、搅拌并混合均匀，制得所述复合材料；3)涂布：将所述复合材料均匀涂布在所述承载板上；4)叠层：将多层陶瓷生片按照 电极 图案的叠层顺序叠层形成在所述承载板的复合材料上；5)压合：将所述多层陶瓷生片压合成一个整体，形成叠层片式元件；6)将所述叠层片式元件从所述复合材料上剥离下来，得到叠层片式元件。本发明的叠层片式元件的成型方法，制得的叠层片式元件可靠性较高，且成品效率也较高。 | ||||||
| 权利要求 | 1.一种叠层片式元件的成型方法，其特征在于：包括以下步骤：1)准备承载板；2)制备复合材料：在110～140℃下，按质量比，将5％～40％的天然蜂蜡和60％～95％的聚乙烯蜡熔解、搅拌并混合均匀，制得所述复合材料；3)涂布：将所述复合材料均匀涂布在所述承载板上；4)叠层：将多层陶瓷生片按照电极图案的叠层顺序叠层形成在所述承载板的复合材料上；5)压合：将所述多层陶瓷生片压合成一个整体，形成叠层片式元件；6)将所述叠层片式元件从所述复合材料上剥离下来，得到叠层片式元件。 |
||||||
| 说明书全文 | 一种叠层片式元件的成型方法及其使用的复合材料【技术领域】 [0001] 本发明涉及叠层片式元件，特别是涉及一种叠层片式元件的成型方法及其使用的复合材料。【背景技术】 [0002] 随着电子类产品在各行业的极速推进，以及电子类产品智能化程度的飞速提升，对基础的电子元器件可靠性的要求也更加严格及迫切。目前叠层片式电子元器件制作流程一般包括如下步骤：制备多层陶瓷生片，在陶瓷生片上印刷电极。然后，将多层陶瓷生片置于金属承载板上，将多层陶瓷生片压合成一个整体，形成叠层片式元件，最后从金属承载板上剥离下所述叠层片式元件。上述制作流程得到的叠层片式元件的可靠性不高，表现在应用于实际电路产品中时，元件的电性能较差，例如叠层片式压敏电阻元件，其抗浪涌电流冲击、静电放电冲击(ESD冲击)能力差，耐直流负载能力较差，容易发热烧坏。而且上述制作流程下，叠层片式元件在剥离过程中容易产生不同程度的破损，导致生产效率较低，生产成本增加。【发明内容】 [0003] 本发明所要解决的技术问题是：弥补上述现有技术的不足，提出一种叠层片式元件的成型方法，制得的叠层片式元件可靠性较高，且成品效率也较高。 [0004] 本发明的技术问题通过以下的技术方案予以解决： [0005] 一种叠层片式元件的成型方法，包括以下步骤：1)准备承载板；2)制备复合材料：在110～140℃下，按质量比，将5％～40％的天然蜂蜡和60％～95％的聚乙烯蜡熔解、搅拌并混合均匀，制得所述复合材料；3)涂布：将所述复合材料均匀涂布在所述承载板上；4)叠层：将多层陶瓷生片按照电极图案的叠层顺序叠层形成在所述承载板的复合材料上；5)压合：将所述多层陶瓷生片压合成一个整体，形成叠层片式元件；6)将所述叠层片式元件从所述复合材料上剥离下来，得到叠层片式元件。 [0006] 一种叠层片式元件的成型方法中使用的复合材料，其特征在于：按质量比，包括5％～40％的天然蜂蜡和60％～95％的聚乙烯蜡。 [0007] 本发明与现有技术对比的有益效果是： [0008] 本发明的叠层片式元件的成型方法，采用天然蜂蜡和聚乙烯蜡制得复合材料，涂布在承载板上，然后再形成叠层片式元件。由于制得的复合材料是良好的高温粘结材料和低温润滑材料，从而在高温叠层压合时，可牢固粘结底层的陶瓷生片，从而减小压合过程中多层陶瓷生片之间的位移偏移，减小制得的叠层片式元件中内部各层电极之间的偏移，最终提高叠层片式元件的可靠性，使叠层片式元件应用于电路中时电性能较好。而复合材料的低温润滑特性，在叠层片式元件剥离过程中，可对叠层片式元件起到保护作用，防止叠层片式元件底部，也即陶瓷生片底部破损。而即便剥离后叠层片式元件的端部留有复合材料，后续复合材料也可在叠层元件的烧结过程中挥发掉，不会对叠层元件造成影响。整体上可提高产品的成品效率。【具体实施方式】 [0009] 本发明的构思为：本发明人在研究叠层片式元件的可靠性问题时，发现可靠性在一定程度上受到元件内部各层电极排布的一致性影响。各层电极之间的偏差位移几微米，虽然只是不易察觉的几微米，但会导致产品应用时电性能较差的问题，影响产品可靠性。本发明人进一步研究得到，影响叠层片式元件内部各层电极排布一致性的重要因素之一是制作过程中“成型基材”的选择。一方面，高温压合时，如承载板不能牢固粘结陶瓷生片，则陶瓷生片将在承载板上产生层间滑动，引起电极层的偏移。另一方面，叠层压合完成后，冷却至室温，如元件与承载板之间结合太紧密，将元件从承载板上剥离时，元件端部会产生极大程度的破损。 [0010] 基于上述发现和研究，本发明即对制作流程进行改进，提出在将陶瓷生片形成在承载片之前，在承载片上涂布特制的复合材料，通过复合材料牢固地粘结底层陶瓷生片，为底层陶瓷生片打好“地基”，从而防止各层内部电极之间的位移偏差。且通过特制的复合材料，也可在叠层片式元件剥离过程中对元件进行保护，防止破损，提高成品效率。 [0011] 本具体实施方式的叠层片式元件的成型方法包括以下步骤：1)准备承载板；2)制备复合材料：在110～140℃下，按质量比，将5％～40％的天然蜂蜡和60％～95％的聚乙烯蜡熔解、搅拌并混合均匀，制得所述复合材料；3)涂布：将所述复合材料均匀涂布在所述承载板上；4)叠层：将多层陶瓷生片按照电极图案的叠层顺序叠层形成在所述承载板的复合材料上；5)压合：将所述多层陶瓷生片压合成一个整体，形成叠层片式元件；6)将所述叠层片式元件从所述复合材料上剥离下来，得到叠层片式元件。 [0012] 通过上述方法制得的叠层片式元件，1、高温压合时，复合材料发挥高温粘结材料作用，其能承受80～100℃的温度，可以牢固粘结底层陶瓷生片，尽量避免各层陶瓷生片的层间滑动，减小叠层片式元件内部电极之间的偏移，保证了产品的可靠性。2、低温环境剥离时，复合材料发挥低温润滑及粘结材料作用，复合材料在常温下具有良好的塑性，便于陶瓷生片叠层压合完成后从复合材料层上剥离，确保叠层片式元件端部不受破损。即便剥离后叠层片式元件的端部留有复合材料，后续复合材料也可在叠层元件的烧结过程中挥发掉，不会对叠层元件造成影响。整个制备过程能尽量避免产品破损，提高成品效率。 [0013] 如下通过应用例和对比例的对比，验证本具体实施方式的效果。 [0014] 应用例1： [0015] 制备改性聚乙烯蜡复合材料。按质量比，天然蜂蜡，10％；聚乙烯蜡，90％。所述复合材料的制备方法为：130℃下，将天然蜂蜡与聚乙烯蜡熔解、搅拌并混合均匀，冷却至室温成块状以备用。将复合材料冷却至室温成块状，可方便复合材料的运送以及使用。如不等待冷却形成块状，也可直接搅拌均匀后备用，直接进入下一步骤涂布使用。 [0016] 准备承载板，例如金属基板。制作多层陶瓷生片以备用。 [0017] 按照如下工艺环节制作叠层片式元件的样品：金属基板→在金属基板上涂布上述复合材料→叠层形成多层陶瓷生片→压合，完成成型→叠层片式元件从复合材料层上剥离。 [0018] 对制得的叠层片式元件分析内电极之间的偏移，以及元件半成品坯体的破损情况，分析结果见表1。 [0019] 应用例2： [0020] 制备改性聚乙烯蜡复合材料。按质量比，天然蜂蜡，20％；聚乙烯蜡，80％。所述复合材料的制备方法为：125℃下，将天然蜂蜡与聚乙烯蜡熔解、搅拌并混合均匀，冷却至室温成块状以备用。将复合材料冷却至室温成块状，可方便复合材料的运送以及使用。如不等待冷却形成块状，也可直接搅拌均匀后备用，直接进入下一步骤涂布使用。 [0021] 准备承载板，例如金属基板。制作多层陶瓷生片以备用。 [0022] 按照如下工艺环节制作叠层片式元件的样品：金属基板→在金属基板上涂布上述复合材料→叠层形成多层陶瓷生片→压合，完成成型→叠层片式元件从复合材料层上剥离。 [0023] 对制得的叠层片式元件分析内电极之间的偏移，以及元件半成品坯体的破损情况，分析结果见表1。 [0024] 应用例3： [0025] 制备改性聚乙烯蜡复合材料。按质量比，天然蜂蜡，40％；聚乙烯蜡，60％。所述复合材料的制备方法为：115℃下，将天然蜂蜡与聚乙烯蜡熔解、搅拌并混合均匀，冷却至室温成块状以备用。将复合材料冷却至室温成块状，可方便复合材料的运送以及使用。如不等待冷却形成块状，也可直接搅拌均匀后备用，直接进入下一步骤涂布使用。 [0026] 准备承载板，例如金属基板。制作多层陶瓷生片以备用。 [0027] 按照如下工艺环节制作叠层片式元件的样品：金属基板→在金属基板上涂布上述复合材料→叠层形成多层陶瓷生片→压合，完成成型→叠层片式元件从复合材料层上剥离。 [0028] 对制得的叠层片式元件分析内电极之间的偏移，以及元件半成品坯体的破损情况，分析结果见表1。 [0029] 对比例： [0030] 准备承载板，例如金属基板。制作多层陶瓷生片以备用。 [0031] 按照如下工艺环节制作叠层片式元件的样品：金属基板→叠层形成多层陶瓷生片→压合，完成成型→叠层片式元件从金属基板上剥离。 [0032] 对制得的叠层片式元件分析内电极之间的偏移，以及元件半成品坯体的破损情况，分析结果见表1。 [0033] 表1 [0034] [0035] |
||||||
QQ群二维码
意见反馈
意见反馈