作为以往的这种技术，有专利文献1所述的内装电子元器件的多层陶瓷基 板及专利文献2所述的多层陶瓷基板及其制造方法。
专利文献1所述的内装电子元器件的多层陶瓷基板，具有多层陶瓷基板、 放置在多层陶瓷基板内的凹下部分或由贯通孔形成的空间内的片状陶瓷电子 元器件、以及将设置在多层陶瓷基板的层间或空间内的上述片状电子元器件进 行布线的导体。由于这样将片状电子元器件放置在多层陶瓷基板内的空间内， 因此能够得到不会使平面性恶化的、有所要形状的多层陶瓷基板。
在专利文献2所述的多层陶瓷基板及其制造方法的情况下，使用预先烧结 陶瓷功能元件而得到的片状的烧结体片(相当于片状陶瓷电子元器件)，制成电 容器元件、电感器元件、以及电阻器元件等功能元件，将这些功能元件装在未 烧结复合层叠体内。未烧结复合层叠体具有基体用生片层、含有难烧结性材料 的约束层、以及布线导体，在将它烧结时，利用约束层的作用，抑制基体用生 片层在主面方向的收缩。由于通过使用约束层的无收缩加工法进行烧结，因此 能够在内装有陶瓷功能元件的状态下将未烧结复合层叠体进行烧结，而没有问 题，同时在陶瓷功能元件与基体用生片层之间不产生成分的相互扩散，烧结后 也能够维持功能元件的特性。
专利文献1：特公平06-32378号公报
专利文献2：特开2002-084067号公报
但是，在专利文献1及专利文献2所述的多层陶瓷基板的情况下，由于烧 结内装有片状陶瓷电子元器件的陶瓷生片的层叠体，得到多层陶瓷基板，因此 利用烧结而得到的多层陶瓷基板的内装片状陶瓷电子元器件会产生裂纹，或者 有时片状陶瓷电子元器件甚至损坏。该现象在使用约束层的无收缩加工法中也 有发现。另外，这些多层陶瓷基板由于是在片状陶瓷电子元器件与陶瓷生片紧 贴的状态下进行烧结，因此难以防止片状陶瓷电子元器件与陶瓷层之间的材料 成分的相互扩散，连使用专利文献2所述的技术也有可能使片状电子元器件的 特性降低。
另外，如专利文献1所述那样，在形成放置片状陶瓷电子元器件的凹下部 分或贯通孔作为内腔的多层陶瓷基板的情况下，还存在基板强度在内腔部分显 著降低的问题。
本发明正是为了解决上述问题而提出的，其目的在于提供一种片状陶瓷电 子元器件没有裂纹等损伤、而且片状陶瓷电子元器件的特性不会降低的可靠性 高的陶瓷多层基板及其制造方法。

本发明者对于装在陶瓷多层基板内的片状陶瓷电子元器件产生损伤的原 因进行了各种研究，结果得到了以下的知识。
即可知，在陶瓷多层基板的陶瓷层与片状陶瓷电子元器件的热膨胀系数有 很大不同时，片状陶瓷电子元器件会发生裂纹、或损坏。若通过采用无收缩加 工法来抑制基板的表面方向的收缩，则能够内装不收缩的片状陶瓷电子元器 件。但是，层叠陶瓷电容器等片状陶瓷电子元器件多数是用高介电常数材料构 成，高介电常数材料的热膨胀系数一般较大。而与此相反，形成陶瓷层的陶瓷 生片层的材料多数是用低介电常数材料构成，低介电常数材料的热膨胀系数一 般较小。
因此，在片状陶瓷电子元器件与陶瓷生片层紧贴的状态下，将它们烧结之 后，若冷却到常温，则冷却时，片状陶瓷电子元器件比陶瓷层要产生较大的收 缩，从陶瓷层对片状陶瓷电子元器件作用了拉伸力。片状陶瓷电子元器件是利 用陶瓷材料形成的，而由于陶瓷材料抗拉伸应力的能力弱，因此在来自陶瓷层 的拉伸力的作用下产生裂纹、或损坏。所以，装在陶瓷多层基板内的片状陶瓷 电子元器件的构成材料有限制。换句话说，若片状陶瓷电子元器件与陶瓷层不 紧贴，则能够解决片状陶瓷电子元器件损伤、或片状陶瓷电子元器件的构成材 料有限制的问题。
本发明正是根据上述知识提出的，本发明第1方面所述的陶瓷多层基板的 制造方法，是通过同时烧结层叠多层陶瓷生片层而形成的陶瓷生片层叠体、以 及配置在该陶瓷生片层叠体的内部并将陶瓷烧结体作为坯体而且具有端子电 极的片状陶瓷电子元器件，来制造内装片状陶瓷电子元器件的陶瓷多层基板的 方法中，预先使防止紧贴材料介于上述片状陶瓷电子元器件与上述陶瓷生片层 叠体之间，将上述陶瓷生片层叠体、上述片状陶瓷电子元器件及上述防止紧贴 材料进行烧结。
另外，本发明的第2方面所述的陶瓷多层基板的制造方法，是在本发明第 1方面所述的发明中，具有对上述陶瓷烧结体的表面赋予上述防止紧贴材料的 工序。
另外，本发明的第3方面所述的陶瓷多层基板的制造方法，是在本发明第 1或第2方面所述的发明中，作为上述防止紧贴材料，使用在上述陶瓷生片层 的烧结温度以下进行燃烧或分解的树脂。
另外，本发明的第4方面所述的陶瓷多层基板的制造方法，是在本发明第 1或第2方面所述的发明中，作为上述防止紧贴材料，使用在上述陶瓷生片层 的烧结温度实质上不烧结的陶瓷粉末。
另外，本发明的第5方面所述的陶瓷多层基板的制造方法，是在本发明第 1至第4方面中的任一项所述的发明中，利用低温烧结陶瓷材料形成上述陶瓷 生片层，在上述陶瓷生片层叠体的内部形成以银或铜为主成分的导体图形。
另外，本发明的本发明第6方面所述的陶瓷多层基板的制造方法，是在本 发明第1至第5方面中的任一项所述的发明中，具有对上述陶瓷生片层叠体的 一主面或两主面、赋予由在上述陶瓷生片层的烧结温度实质上不烧结的难烧结 性粉末形成的收缩抑制层的工序。
另外，本发明的第7方面所述的陶瓷多层基板，是具备将多层陶瓷层层叠 而且具有导体图形的陶瓷层叠体、以及设置在上下陶瓷层的界面并将陶瓷烧结 体作为坯体而且具有端子电极的片状陶瓷电子元器件的陶瓷多层基板，空隙介 于上述陶瓷层叠体与上述片状陶瓷电子元器件的上述坯体的界面之间。
另外，本发明的第8方面所述的陶瓷多层基板，是具备将多层陶瓷层层叠 而且具有导体图形的陶瓷层叠体、以及设置在上下陶瓷层的界面并将陶瓷烧结 体作为坯体而且具有端子电极的片状陶瓷电子元器件的陶瓷多层基板，未烧结 陶瓷粉末介于上述陶瓷层叠体与上述片状陶瓷电子元器件的上述坯体的界面 之间。
另外，本发明的第9方面所述的陶瓷多层基板，是在本发明第7或第8方 面所述的发明中，上述陶瓷层是低温烧结陶瓷层。
根据本发明的本发明第1至第9方面所述的发明，能够提供片状陶瓷电子 元器件没有裂纹等损伤、而且片状陶瓷电子元器件的特性不会降低的可靠性高 的陶瓷多层基板及其制造方法。
附图说明
图1(a)、(b)分别所示为本发明的陶瓷多层基板的一实施形态图，(a)所示 为它的整体剖视图，(b)所示为将(a)的主要部分放大的剖视图。
图2(a)～(c)分别所示为图1所示的陶瓷多层基板的制造工序的主要部分 的工序图，(a)所示为陶瓷生片的剖视图，(b)所示为在(a)所示的陶瓷生片上 放置片状陶瓷电子元器件的状态的剖视图，(c)所示为将(b)所示的片状陶瓷电 子元器件放大的剖视图。
图3所示为在图1所示的陶瓷多层基板的制造工序中、形成陶瓷生片层叠 体的工序的剖视图。
图4(a)～(c)分别所示为图1所示的陶瓷多层基板的制造工序中的剖视图， (a)所示为烧结前的陶瓷生片层叠体的剖视图，(b)所示为烧结后的陶瓷多层基 板的剖视图，(c)所示为在(b)所示的陶瓷多层基板上放置表面安装元器件的状 态的剖视图。
图5(a)、(b)分别所示为本发明的陶瓷多层基板的其它实施形态图，(a) 所示为它的整体剖视图，(b)所示为将(a)的主要部分放大的剖视图。
图6(a)、(b)分别所示为图5所示的陶瓷多层基板的制造法的主要部分的 剖视图，(a)所示为就要内装片状陶瓷电子元器件之前的剖视图，(b)所示为刚 内装之后的剖视图。
图7所示为本发明的陶瓷多层基板的另外其它实施形态中将主要部分放大 的剖视图。
图8所示为本发明的陶瓷多层基板的另外其它实施形态中将主要部分放大 的剖视图。
图9所示为本发明的陶瓷多层基板的另外其它实施形态中将主要部分放大 的剖视图。
标号说明
10、10A、10B、10C、10D陶瓷多层基板
11陶瓷层叠体
11A陶瓷层
12导体图形
13、113片状陶瓷电子元器件
13A外部端子电极(端子电极)
15粉末层(未烧结粉末)
16、16A约束层(收缩抑制层)
111陶瓷生片层叠体
111A陶瓷生片(陶瓷生片层)
115糊料层(防止紧贴材料)
V空隙

以下，根据图1～图9所示的实施形态，说明本发明。
第1实施形态
本实施形态的陶瓷多层基板10如图1(a)所示，是具备将多层陶瓷层11A 层叠而且形成内部导体图形12的陶瓷层叠体11、以及多个配置在上下陶瓷层 11A的界面并将陶瓷烧结体作为坯体而且在其两端部具有外部端子电极13A的 片状陶瓷电子元器件13而构成的。另外，在陶瓷层叠体11的两主面(上下两 面)分别形成表面电极14、14。
在陶瓷层叠体11的一主面(在本实施形态中为上表面)，通过表面电极14 安装多个表面安装元器件20。作为表面安装元器件20，有半导体元件、砷化 镓半导体元件等有源元件、或电容器、电感器、电阻器等无源元件等，它们通 过焊锡或导电性树脂，或者通过Au、Al、Cu等焊丝，与陶瓷层叠体11的上表 面的表面电极14电连接。片状陶瓷电子元器件13与表面安装元器件20通过 表面电极14及内部导体图形12互相电连接。该陶瓷多层基板10能够通过另 一主面(在本实施形态中为下表面)表面电极14，安装到主板等安装基板上。
另外，构成陶瓷层叠体11的陶瓷层11A的材料若是陶瓷材料，则虽然没 有特别限制，但最好例如是低温烧结陶瓷(LTCC：Low Temperature Co-fired Ceramic)材料。所谓低温烧结陶瓷材料，是能够用1050℃以下的温度进行烧结、 能够与电阻率小的银或铜等同时进行烧结的陶瓷材料。作为低温烧结陶瓷，具 体来说，可以举出有对氧化铝或镁橄榄石等陶瓷粉末混合硼硅酸系玻璃而形成 的玻璃复合系LTCC材料、使用ZnO-MgO-Al2O3-SiO2系晶化玻璃的晶化玻璃系 LTCC材料、以及使用BaO-Al2O3-SiO2系陶瓷粉末或Al2O3-CaO-SiO2-MgO-B2O3系 陶瓷粉末等非玻璃系LTCC材料等。
通过使用低温烧结陶瓷材料，作为陶瓷层叠体11的材料，则对于内部导 体图形12及表面电极14，能够使用Ag或Cu等具有低电阻、低熔点的金属， 能够以1050℃以下的温度同时烧结陶瓷层叠体11及内部导体图形12。
另外，作为陶瓷材料，也可以使用高温烧结陶瓷(HTCC：High Temperature Co-fired Ceramic)材料。作为高温烧结陶瓷材料，例如可以使用对氧化铝、 氮化铝、莫来石或其它材料加入玻璃等烧结辅助材料并在1100℃以上烧结而成 的材料。这时，作为内部导体图形12及表面电极14，使用从钼、铂、钯、钨、 镍及它们的合金中选择的金属。
陶瓷层叠体11如图1(a)所示，具有在其内部形成的内部导体图形12、以 及在其上下两面形成的表面电极14、14。内部导体图形12由沿着上下陶瓷层 11A的界面以规定的图形形状的面内导体12A、以及为了连接上下的面内导体 12A而以规定的图形配置形成的通孔导体12B形成。
片状陶瓷电子元器件13如图1(a)、(b)所示，配置在上下陶瓷层11A及 11A的界面上，其外部端子电极13A与形成在上下陶瓷层11A及11A的界面上 的面内导体12A连接。面内导体12A的与外部端子电极13A的连接部12C与片 状陶瓷电子元器件13一起嵌入下侧的陶瓷层11A，剖面形状形成为从外部端子 电极13A的端面的近似下半部分连续到底面的近似L字形状。另外，如该图的 (b)中放大所示那样，片状陶瓷电子元器件13的外部端子电极13A以外的部分、 即陶瓷坯体部13B与陶瓷层11A之间形成空隙V，陶瓷坯体部13B与陶瓷层11A 分开。该空隙V是如后所述那样在烧结工序中通过防止紧贴材料而形成的，具 有的功能是，防止烧结时因片状陶瓷电子元器件13的热膨胀系数与陶瓷层11 的热膨胀系数之差而引起的片状陶瓷电子元器件13的损伤，同时通过空隙V， 防止陶瓷坯体部13B与陶瓷层11A之间的材料成分的相互扩散。
作为片状陶瓷电子元器件13没有特别限制，可以使用例如钛酸钡或铁氧 体等以1050℃以上、甚至1200℃以上进行烧结的陶瓷烧结体作为坯体的元器 件，例如可以使用图1(b)所示的层叠陶瓷电容器以外，还可以使用电感器、滤 波器、平衡-不平衡转换器、耦合器等片状陶瓷电子元器件，可以根据目的不 同，将这些片状陶瓷电子元器件单个使用，或适当选择多个使用。本实施形态 的片状陶瓷电子元器件13如该图所示，具有将多层陶瓷层层叠而形成的陶瓷 坯体部13B、以及介于上下陶瓷层之间而且从左右外部端子电极13A、13A向着 互相相对的外部端子电极13A、13A分别延伸的多个内部电极13C，利用陶瓷坯 体部13B及其上下的内部电极13C、13C，形成电容器。
片状陶瓷电子元器件13如图1(a)所示，在陶瓷层叠体11内设置多个。多 个片状陶瓷电子元器件13分别是同一种元器件，即陶瓷层的材料、层的厚度、 层叠数实质上相同的元器件，如该图所示，统一配置在距离陶瓷层叠体11的 上表面同一深度的陶瓷层11A上。由于这样将多个片状陶瓷电子元器件13配 置在同一界面上，因此即使在烧结时对各片状陶瓷电子元器件13作用了大的 压力或收缩力，但由于这些压力对全部片状陶瓷电子元器件13实质上以同一 大小作用，因此能够抑制多个片状陶瓷电子元器件13之间的特性值的差异。
另外，多个片状陶瓷电子元器件13如图1(b)所示，各自的陶瓷坯体部13B 的陶瓷层及内部电极13C对于陶瓷层11A是平行配置的。由于陶瓷坯体部13B 的陶瓷层平行于陶瓷层11A，因此即使对于陶瓷层11A作用了垂直方向的压力 或收缩力，但由于这些压力垂直于片状陶瓷电子元器件13劈开的方向起作用， 因此能够防止片状陶瓷电子元器件13上产生裂纹。
另外，在片状陶瓷电子元器件13中，若定义其厚度为A，其长度方向的长 度为B，则厚度A与长度B最好满足2≤(B/A)≤40的关系。在B/A不到2的情 况下，由于片状陶瓷电子元器件13的厚度相对较大，容易受到因压缩作用而 产生的压电效应，因此特性值容易产生差异，另外若B/A超过40，则片状陶瓷 电子元器件13的厚度较薄，机械强度减弱，容易因加压时的压力而破裂。另 外，所谓片状陶瓷电子元器件的厚度是其陶瓷层的层叠方向的厚度。
另外，虽然多个片状陶瓷电子元器件13最好配置在同一陶瓷层11A上， 但是根据需要，也可以配置在上下陶瓷层11A及11A的界面的任何地方。多个 片状陶瓷电子元器件13也可以跨过上下不同的多个界面将多个层叠进行配置。 多个片状陶瓷电子元器件13各自根据不同目的，通过面内导体12A的连接部 12C，互相串联及/或并联连接，能够实现多功能、高性能的陶瓷多层基板10。
另外，表面安装元器件20如图1(a)所示，可适当与片状陶瓷电子元器件 13组合使用。片状陶瓷电子元器件13与表面安装元器件20通过表面电极14 及内部导体图形12互相连接。在表面安装元器件20是集成电路等容易受到电 源干扰影响的元器件时，在紧靠表面安装元器件20的电源端及接地端的下方 附近连接层叠陶瓷电容器，作为片状陶瓷电子元器件13，通过这样，能够不受 集成电路等表面安装元器件20的端子配置的限制，而且在主板上不另外安装 片状陶瓷电子元器件(例如层叠陶瓷电容器)，就能够稳定供给电源电压，防止 输出振荡等，能够以高效率去除干扰。
以下，一面参照图2～图4，一面说明陶瓷多层基板10的制造方法。
在本实施形态中，说明使用无收缩加工法制造陶瓷多层基板10的情况。 所谓无收缩加工法，是指在作为陶瓷层叠体11使用陶瓷材料时、在陶瓷层叠 体烧结前后陶瓷层叠体的平面方向的尺寸实质上不变化的加工法。
在本实施形态中，首先，使用例如含有低温烧结陶瓷材料的浆料，制成规 定片数的陶瓷生片。另外，如图2(a)、(b)所示，对于安装将陶瓷烧结体作为 坯体的片状陶瓷电子元器件113用的陶瓷生片111A，以规定的图形形成通孔。 在这些通孔内，填充例如以Ag或Cu为主成分的导电性糊料，形成通孔导体部 112B。再利用丝网印刷法，在陶瓷生片111A上以规定的图形涂布同一种导电 性糊料，形成面内导体部112A，适当连接面内导体部112A与通孔导体部112B。 其它的陶瓷生片111A也按照与此相同的要领制成。
另外，对于烧结时的片状陶瓷电子元器件，附加标号「113」进行说明， 而对于烧结后的降温时以后的片状陶瓷电子元器件，附加标号「13」进行说明。
另外，如图2(c)所示，准备了将陶瓷烧结体作为坯体的片状陶瓷电子元器 件113，对于该片状陶瓷电子元器件113的外部端子电极部113A以外的陶瓷坯 体部113B的全部表面，涂布由热分解性树脂构成的树脂糊料，作为防止紧贴 材料，形成厚度为1～30μm的糊料层115。另外，防止紧贴材料虽然最好在陶 瓷坯体部113B的全部表面形成，但只要在它的至少一部分形成即可。特别是 最好在加上大的压力的上下表面上形成。
作为防止紧贴材料，若是防止烧结时片状陶瓷电子元器件113与陶瓷生片 111A之间的材料成分的相互扩散、烧结后形成允许片状陶瓷电子元器件113收 缩用的非约束区域的材料，则无特别限制。作为这样的防止紧贴材料，可以使 用像本实施形态那样利用烧结而燃烧分解后形成空隙V的树脂、以及即使利用 烧结也不形成烧结而不与陶瓷坯体部13B粘结的陶瓷粉末材料等。作为燃烧性 树脂，例如可以用丁缩醛系树脂，作为分解性树脂，例如可以用丙烯系树脂。 作为陶瓷粉末材料，可以用后述的难烧结性粉末等。另外，在树脂糊料中，也 可以含有不妨碍空隙形成那样程度的低温烧结陶瓷材料。
在片状陶瓷电子元器件113的陶瓷坯体部113B上形成糊料层115之后， 对配置片状陶瓷电子元器件113的陶瓷生片111A的面内导体部112A，使用喷 雾器等涂布或喷雾有机系粘接剂，形成有机系粘接剂层(未图示)。然后，如图 2(b)所示，将片状陶瓷电子元器件113的外部端子电极113A及113A与陶瓷生 片111A的面内导体部112A对准位置后，将片状陶瓷电子元器件113放置在陶 瓷生片111A上，将片状陶瓷电子元器件113的外部端子电极113A通过有机系 粘接剂层与面内导体部112A上粘接、固定。另外，作为有机系粘接剂，可以 使用加有合成橡胶或合成树脂及增塑剂的混合物等。另外，有机系粘接剂层的 厚度在涂布时最好为3μm以下，在喷雾时最好为1μm以下。
然后，如图3所示，将具有面内导体部112A及通孔导体部112B的陶瓷生 片111A及放置了片状陶瓷电子元器件113的陶瓷生片111A按规定的顺序层叠 在约束层116上，并层叠具有最上层的表面电极部114的陶瓷生片111A，在约 束层116上形成陶瓷生片层叠体111。再在该陶瓷生片层叠体111的上面层叠 约束层116，并通过上下约束层116，将陶瓷生片层叠体111以规定的温度及 压力进行热压，得到图4(a)所示的压接体110。作为约束层116，采用由浆料 如该图所示形成片状的约束层，该浆料含有在陶瓷生片层叠体111的烧结温度 下不烧结的难烧结性粉末(例如Al2O3等那样烧结温度高的陶瓷粉末)，具体来说 含有Al2O3作为主成分，同时含有有机粘接剂作为副成分。
然后，将图4(a)所示的压接体110在例如空气气氛中以870℃进行烧结， 得到图4(b)所示的陶瓷多层基板10。作为烧结温度，最好为低温烧结陶瓷材 料进行烧结的温度，例如是800～1050℃的范围。烧结温度不到800℃时，陶 瓷生片层叠体111的陶瓷成分有可能没有完全烧结，若超过1050℃，则烧结时 有可能内部导体图形12的金属粒子熔融，向陶瓷生片层叠体111内扩散。
在烧结陶瓷生片层叠体111时，在片状陶瓷电子元器件113的陶瓷坯体部 113B的表面形成的糊料层115进行燃烧或热分解，如图1(b)所示，在片状陶 瓷电子元器件113的陶瓷坯体部113B与陶瓷生片111A之间形成狭小的空隙V。 因此，在陶瓷生片111A烧结的阶段，能够确实防止陶瓷层11A与片状陶瓷电 子元器件113的陶瓷坯体部113B之间的材料成分的相互扩散，不会使烧结后 的片状陶瓷电子元器件13的特性降低。另外，片状陶瓷电子元器件113的外 部端子电极部113A与面内导体部112A在烧结时，各自的金属粒子进行晶粒生 长，而形成一体化，进行连接。
由于片状陶瓷电子元器件113在烧结时，通过外部端子电极部113A与面 内导体部112A形成一体而牢固连接，另外，通过糊料层115的燃烧及分解， 在与陶瓷生片111A之间形成空隙V，因此在烧结后的降温时，即使片状陶瓷电 子元器件13与陶瓷层11A之间有较大的热膨胀系数差，也由于伴随着片状陶 瓷电子元器件13的收缩而富有延伸性的面内导体12A延伸，因此对于片状陶 瓷电子元器件13不会作用过度的拉伸力，片状陶瓷电子元器件13不会发生裂 纹，或者片状陶瓷电子元器件13不会损伤。
烧结后，利用喷砂处理或超声波清洗处理，除去上下约束层116，能够得 到陶瓷多层基板10。再如图4(c)所示，在陶瓷多层基板10的表面电极14上 利用焊锡等方法安装规定的表面安装元器件20，从而能够得到最终产品。另外， 片状陶瓷电子元器件113的外部端子电极部113A可以是涂布导电性糊料后烧 结的，也可以是涂布导电性糊料后干燥但是烧结前的。
如上所述，根据本实施形态，通过同时烧结层叠多个陶瓷生片111A而形 成的陶瓷生片层叠体111、以及配置在该陶瓷生片层叠体111的内部并将陶瓷 烧结体作为坯体而且在其两端具有外部端子电极部113A的片状陶瓷电子元器 件113，从而能够制造内装片状陶瓷电子元器件13的陶瓷多层基板10。这时， 由于将预先在陶瓷坯体部113B的全部表面形成糊料层115的片状陶瓷电子元 器件113配置在上下陶瓷生片111A及111A的界面，使糊料层115介于陶瓷生 片111A与片状陶瓷电子元器件113的陶瓷坯体部113B之间，将这三者进行烧 结，因此烧结时，糊料层115进行燃烧及分解，在片状陶瓷电子元器件113的 陶瓷坯体部113B与陶瓷生片111A之间形成空隙V，在片状陶瓷电子元器件113 的陶瓷坯体部113B与陶瓷层11A之间没有材料成分的相互扩散，片状陶瓷电 子元器件13的特性不会降低，另外，在烧结后的降温时，由于片状陶瓷电子 元器件13在与陶瓷层11A之间有空隙V，不受陶瓷层11A约束，通过有延伸性 的面内导体12A进行收缩，因此对于片状陶瓷电子元器件13不会作用过度的 拉伸力，片状陶瓷电子元器件13不会发生裂纹，或者片状陶瓷电子元器件13 不会损伤。
因而，根据本实施形态，能够得到片状陶瓷电子元器件13没有裂纹等损 伤、而且片状陶瓷电子元器件13的特性没有降低的、可靠性高的陶瓷多层基 板10。
另外，根据本实施形态，由于陶瓷层11A是低温烧结陶瓷层，因此作为内 部导体图形12及表面电极14，可以使用Ag或Cu等低电阻而且廉价的金属， 能够有助于降低制造成本，提高高频特性。
第2实施形态
在本实施形态中，对于与第1实施形态同一或相当的部分，也附加同一标 号进行说明。
本实施形态的陶瓷多层基板10A例如图5(a)、(b)所示，具有陶瓷层叠体 11、内部导体图形12及片状陶瓷电子元器件13，在陶瓷层叠体11的上表面安 装有多个表面安装元器件20。本实施形态的陶瓷多层基板10A除了片状陶瓷电 子元器件13对于陶瓷层叠体11内的内部导体图形12的连接结构不同以外， 是与第1实施形态实质上同样构成。即，在片状陶瓷电子元器件13的陶瓷坯 体部13B的周围形成空隙V，与陶瓷层11A分开。
在本实施形态的连接结构中，片状陶瓷电子元器件13通过连接部12C与 面内导体12A连接。该连接部12C如图5(b)所示，利用第1及第2连接导体 12D及12E形成。第1连接导体12D如该图所示，从配置了片状陶瓷电子元器 件13的上下陶瓷层11A及11A的界面上设置的面内导体12A起，沿着下侧的 陶瓷层11A与外部端子电极13A的端面的界面，向下方延伸，达到外部端子电 极13A的下表面，侧面的截面形状形成为L字形状。第2连接导体12E如该图 所示，从配置了片状陶瓷电子元器件13的上下陶瓷层11A及11A的界面上设 置的面内导体12A起，沿着上侧的陶瓷层11A与外部端子电极13A的端面的界 面，向上方延伸，达到外部端子电极13A的上表面，侧面的截面形状形成为倒 L字形状。第1及第2连接导体12D及12E的宽度最好形成为至少相当于片状 陶瓷电子元器件13的宽度的尺寸。
因而，第1及第2连接导体12D及12E连续覆盖片状陶瓷电子元器件13 的上表面端部、端面、下表面端部，形成作为截面有棱角的、呈C字形状(以 下简称为「C字形状」)的连接部12C，使得从上下两表面抓住该外部端子电极 13A，对外部端子电极13A的三面、最好包含两侧面的五面进行电连接。由于 第1及第2连接导体12D及12E分别形成为比面内导体12A的线宽要宽，因此 即使在与面内导体12A之间在面内导体12A的宽度方向有位置偏移，也能够确 实与面内导体12A连接，确实将面内导体12A与外部端子电极13A连接。
为了得到本实施形态的连接结构，如图6(a)、(b)所示，在预先用丝网印 刷法形成第1及第2连接导体112D及112E的上下陶瓷生片111A及111’A内， 装有在陶瓷坯体部113B的外周面形成糊料层115的、以陶瓷烧结体作为坯体 的片状陶瓷电子元器件113。然后，若将内装有片状陶瓷电子元器件113的陶 瓷生片111A及111’A与其它的陶瓷生片111A按规定的顺序层叠，在用约束层 夹住其上下的状态下进行烧结，则片状陶瓷电子元器件113的糊料层115进行 燃烧及分解，得到图5(b)所示那样在片状陶瓷电子元器件13的陶瓷坯体部13B 的周围具有空隙V的陶瓷多层基板10A。在本实施形态中，片状陶瓷电子元器 件13与面内导体12A通过连接部12C更可靠连接，能够提高连接可靠性，其 它可以期望有与第1实施形态同样的作用效果。
第3实施形态
在第1及第2实施形态中说明的情况是，使用树脂作为防止紧贴材料，在 片状陶瓷电子元器件13的陶瓷坯体部13B与陶瓷层11A之间形成空隙V，但在 本实施形态中，使用难烧结性粉末作为防止紧贴材料。作为难烧结性粉末，与 前述的约束层相同，若是在陶瓷层11A的烧结温度下不烧结的粉末材料，则无 特别限制，最好是例如Al2O3等那样烧结温度比陶瓷层11A的烧结温度要高的陶 瓷粉末。在本实施形态中，对于与第1及第2实施形态同一或相当的部分，也 附加同一标号进行说明。
即，本实施形态的陶瓷多层基板10B如图7所示，在片状陶瓷电子元器件 13的陶瓷坯体部13B与陶瓷层11A之间，形成由难烧结性粉末构成的粉末层 15，除此以外，是与图1所示的第1实施形态的陶瓷多层基板10实质上同样 构成。
在制造陶瓷多层基板10B时，代替第1及第2实施形态的树脂糊料，将以 难烧结性粉末作为主成分、以有机粘合剂作为副成分的糊料(粉末糊料)，涂布 在片状陶瓷电子元器件的陶瓷坯体部的外周面，形成粉末糊料层，除此以外， 与第1及第2实施形态同样制造。在烧结时，粉末糊料层的有机粘合剂等副成 分进行燃烧及分解而消失，实质上仅剩下未烧结的难烧结性粉末，形成粉末层 15。片状陶瓷电子元器件13在烧结后的降温时，在从膨胀状态进行收缩时， 不受陶瓷层11A约束，能够沿粉末层15进行收缩，进而片状陶瓷电子元器件 13也不会发生裂纹，或者片状陶瓷电子元器件13也不会损伤。
另外，由于粉末层15介于片状陶瓷电子元器件13的陶瓷坯体部13B与陶 瓷层11A之间，因此能够确实防止在陶瓷坯体部13B与陶瓷层11A之间的材料 成分的相互扩散。因而，在本实施形态中，也可以期望有与第1及第2实施形 态同样的作用效果。
第4实施形态
本实施形态的陶瓷多层基板10C如图8所示，除了陶瓷层叠体11内的内 部导体图形12的、对于片状陶瓷电子元器件13的连接部12C的形态不同以外， 是与第3实施形态实质上同样构成。即，在本实施形态中如该图所示，在片状 陶瓷电子元器件13的陶瓷坯体部13B与陶瓷层11A之间，形成由难烧结性粉 末构成的粉末层15。内部导体图形12的与片状陶瓷电子元器件13的连接部 12C如该图所示，利用第1及第2连接导体12D及12E形成，是实质上与第2 实施形态的连接结构同样构成。因而，在本实施形态中，也可以期望有与图7 所示的第3实施形态的陶瓷多层基板10B同样的作用效果。
第5实施形态
本实施形态的陶瓷多层基板10D如图9所示，除了约束层16A适当介于陶 瓷层11A之间以外，是与图7所示的第3实施形态的陶瓷多层基板10B同样构 成。因而，在以下，对于与第3实施形态同一或相当的部分，附加同一标号， 来说明本实施形态。
在本实施形态中，在制造陶瓷生片层叠体时，例如将陶瓷生片与约束层重 叠，制成复合片。然后，在内装片状陶瓷电子元器件时，在一片复合片的陶瓷 生片侧形成面内导体部及通孔导体部，在该陶瓷生片上放置片状陶瓷电子元器 件，将在陶瓷坯体部形成了粉末糊料层的片状陶瓷电子元器件在陶瓷生片上接 合、固定。接着，将其它的复合片的陶瓷生片向片状陶瓷电子元器件侧进行层 叠。然后，将内装有片状陶瓷电子元器件的复合片与其它的复合片层叠，制成 陶瓷生片层叠体，并进行烧结。在陶瓷生片层叠体进行烧结时，片状陶瓷电子 元器件的陶瓷坯体部与陶瓷生片之间的粉末糊料层的有机粘合剂进行燃烧，形 成粉末层，同时陶瓷生片的玻璃成分向约束层中扩散，约束层的陶瓷材料进行 结合，形成一体化，如图9所示，在陶瓷层叠体11内，在片状陶瓷电子元器 件13的陶瓷坯体部13B与陶瓷层11A之间形成粉末层15，同时在其它的上下 陶瓷层11A与11A之间形成约束层16A。
根据本实施形态，由于粉末层15介于片状陶瓷电子元器件13的陶瓷坯体 部13B与陶瓷层11A之间，因此能够具有与第3实施形态同样的作用效果，同 时由于在陶瓷生片层叠体内，遍及其整个层叠方向，使多个约束层每隔规定间 隔介于其中，来烧结陶瓷生片层叠体，因此烧结时，能够在从陶瓷生片层叠体 的表面到中心部均匀抑制各陶瓷层的表面方向的收缩，能够防止基板内部的裂 纹，同时能够防止基板翘曲。另外，在本实施形态中，对于设置粉末层15的 情况进行了说明，但也可以设置空隙V，以代替粉末层15。
另外，在上述各实施形态中，对于防止紧贴材料是在陶瓷坯体部113B的 表面形成作为糊料层115的例子进行了说明，但由防止紧贴材料构成的糊料层 也可以与陶瓷坯体部113B相对应，在陶瓷生片111A一侧形成。
实施例
实施例1
在本实施例中，在片状陶瓷电子元器件上形成由热分解性树脂构成的糊料 层，利用无收缩加工法进行烧结，制成陶瓷多层基板，以片状陶瓷电子元器件 (层叠陶瓷电容器)有无裂纹，来检查烧结后的降温时对层叠陶瓷电容器是否作 用了过度的拉伸力。另外，测定内装的层叠陶瓷电容器的电容量，通过电容量 变化，来检查材料成分的相互扩散。
[陶瓷多层基板的制造]
为了制造陶瓷多层基板，首先，将Al2O3作为填料，使用以硼硅酸玻璃作 为烧结辅助材料的低温烧结陶瓷材料作为陶瓷材料，调制浆料，将该浆料涂布 在载体薄膜上，制成多片陶瓷生片。然后，在对一片陶瓷生片利用激光加工分 别形成通孔后，将陶瓷生片紧贴在平滑的支持台上的状态下，使用金属掩膜， 将以Ag粉末作为主成分的导电性糊料压入通孔内，通过这样形成通孔导体部。 对该陶瓷生片将同一导电性糊料以规定的图形进行丝网印刷，形成面内导体 部。对于其它的陶瓷生片也同样，适当形成通孔导体部及面内导体部。由该低 温烧结陶瓷材料构成的陶瓷层的热膨胀系数为7ppm/℃。
接着，准备层叠陶瓷电容器作为以陶瓷烧结体为坯体的片状陶瓷电子元器 件。该层叠陶瓷电容器由1300℃烧结的陶瓷烧结体(尺寸：1.0mm×0.3mm× 0.3mm，内部电极：Pd，电容量规格：80pF，热膨胀系数：14ppm/℃)构成，在其 两端涂布以Ag为主成分的导电性糊料，形成外部端子电极部。对外部端子电 极部没有施加镀层处理。层叠陶瓷电容器的电容量的差异为3CV＝4.0％。然后， 在层叠陶瓷电容器的陶瓷坯体部的外周面薄薄地涂布热分解性的树脂糊料，形 成糊料层。之后，例如使用喷雾器，在规定的陶瓷生片上涂布有机系粘接剂， 在面内导体部形成有机系粘接剂层之后，使用安装设备，将层叠陶瓷电容器与 规定的面内导体部对准放置，将层叠陶瓷电容器与面内导体部接合、固定。
在本实施例中，将10片烧结后的厚度成为50μm的200mm×200mm见方的 陶瓷生片进行层叠，将多个层叠陶瓷电容器以烧结后距离基板表面250μm的 深度配置在陶瓷生片层叠体内进行压接，使得位于厚度方向的中间部分。在每 个10mm×10mm见方的区域内装有10个层叠陶瓷电容器。因而，在200mm×200mm 见方的陶瓷生片的压接体内在同一深度配置了4000个层叠陶瓷电容器。
在200mm×200mm见方的压接体的两面层叠形成约束层的薄片后，将该层 叠体用例如10MPa以上的压力进行预压接。作为约束层，是使用对Al2O3添加 0.5重量％的陶瓷生片使用的硼硅酸玻璃而形成的薄片。通过添加微量的硼硅酸 玻璃，以提高与基板的紧贴性，提高薄片产生的收缩抑制效果。由于硼硅酸玻 璃是微量的，因此在陶瓷材料的烧结温度下约束层不烧结。预压接的压力小于 10MPa的情况下，陶瓷生片彼此的压接不充分，有时产生层间剥离。预压接后， 以例如20MPa以上、250MPa以下的压力进行层叠体的正式压接。该压力小于 20MPa的情况下，上下陶瓷生片之间的压接不充分，烧结时有可能产生层间剥 离。若该压力超过250Mpa，则有可能层叠陶瓷电容器损坏，或者导体图形断线。 在正式压接后，在870℃的空气气氛中进行压接体的烧结，之后除去是约束层 的薄片，得到0.5mm厚的陶瓷多层基板。
另外，作为比较例，是采用在陶瓷坯体部的外周面不涂布热分解性的树脂 的层叠陶瓷电容器，除此之外，以与实施例1的相同要领制成陶瓷多层基板。
[陶瓷多层基板的评价]
利用X射线探伤法，对实施例1及比较例1的各陶瓷多层基板内的4000 个层叠陶瓷电容器检查有无裂纹，表1所示为其结果。另外，使用RLC测试仪， 对于实施例1及比较例1的各陶瓷多层基板内的4000个层叠陶瓷电容器，在 1MHz的条件下测定各自的电容量，表2所示为其结果。另所，在表1及表2中， 元器件意味着是层叠陶瓷电容器，基板意味着是陶瓷多层基板。
[表1]     有裂纹的元器件数(个/4000个)     实施例1     0     比较例1     56
[表2]     电容量值差异(3CV/％)     实施例1     4.0     比较例1     5.1
根据表1所示的结果，在实施例1的情况下，由于任何层叠陶瓷电容器也 没有检测出裂纹，因此可知，层叠陶瓷电容器与陶瓷层之间的糊料层进行燃烧 及分解，形成空隙，层叠陶瓷电容器与陶瓷层不紧贴，因烧结后的降温时产生 的热膨胀系数差而引起的热应力能够利用富有延伸性的面内导体而缓和。
与此不同的是，在比较例1的情况下，由于4000个中有56个检测出裂纹， 因此可知，层叠陶瓷电容器与陶瓷层紧贴，在烧结后的降温时，层叠陶瓷电容 器比陶瓷层的收缩大，这时在陶瓷层与层叠陶瓷电容器之间作用了过度的拉伸 力。
另外，根据表2所示的结果，在实施例1的陶瓷多层基板的情况下，由于 与内装前的片状陶瓷电子元器件的电容量的差异相同，实质上没有变化，因此 可知，在实施例1的陶瓷多层基板的情况下，烧结时在层叠陶瓷电容器与陶瓷 层之间形成空隙，层叠陶瓷电容器与陶瓷层不紧贴，这两者之间没有材料成分 的相互扩散。
与此不同的是，在比较例1的陶瓷多层基板的情况下，由于比内装前的片 状陶瓷电子元器件的电容量的差异要增大，因此可知，烧结时层叠陶瓷电容器 与陶瓷层紧贴，层叠陶瓷电容器与陶瓷层之间有材料成分的相互扩散，电容量 的差异增大。
实施例2
[陶瓷多层基板的制造]
在本实施例中，配置层叠陶瓷电容器，使其位于距离陶瓷多层基板的上表 面的100μm深度的位置，作为对层叠陶瓷电容器涂布的防止紧贴材料，是涂 布含有难烧结性材料(Al2O3)的糊料，以代替实施例1的热分解性的树脂糊料， 除此以外，以与实施例1的相同要领制成陶瓷多层基板。另外，作为对于实施 例2的参考例，是与实施例1相同，对层叠陶瓷电容器涂布热分解性的树脂糊 料，以与实施例2的相同要领配置该层叠陶瓷电容器，与实施例2相同制成陶 瓷多层基板。
[陶瓷多层基板的评价]
对于实施例2及参考例1的各陶瓷多层基板，与实施例1相同，利用X射 线探伤法，观察层叠陶瓷电容器是否发生裂纹，表3所示为其结果。另外，对 于这些各陶瓷多层基板，使用RLC测试仪，与实施例1同样测定各自的电容量， 表4所示为其结果。再有，在陶瓷多层基板的表面，安装表面安装元器件，观 察各陶瓷多层基板是否发生裂纹。
[表3]     有裂纹的元器件数(个/4000个)     实施例1     0     比较例1     0
[表4]     电容量值差异(3CV/％)     实施例1     4.0     比较例1     3.9
根据表3及表4所示的结果，在实施例2及参考例1的任何一种情况下， 由于层叠陶瓷电容器都没有检测出裂纹，因此可知，即使将层叠陶瓷电容器配 置在陶瓷层叠体内的任何地方，也不产生裂纹。
另外，根据表4所示的结果，在实施例2及参考例1的任何一种情况下， 由于层叠陶瓷电容器的电容量实质上都显示相同的值，因此可知，即使将层叠 陶瓷电容器配置在陶瓷层叠体内的任何地方，层叠陶瓷电容器的特性都不降 低。
再有，对实施例2及参考例1的各自的陶瓷多层基板安装表面安装元器件 的结果，对实施例2的陶瓷多层基板虽没有检测出裂纹，但对于参考例1的陶 瓷多层基板，则基板检测出裂纹。由该结果可知，在实施例2的情况下，由于 在层叠陶瓷电容器与陶瓷层之间有粉末层，没有空隙，因此能够防止裂纹发生。 与此相反，在参考例1的情况下，由于在层叠陶瓷电容器与陶瓷层之间有空隙， 因此基板产生裂纹。
实施例3
[陶瓷多层基板的制造]
在本实施例中，使低温烧结陶瓷材料所用的烧结辅助材料的添加量变化， 添加在约束层中，通过这样使约束层对于陶瓷生片层叠体的附着力变化，如表 5所示控制了层叠体的平面方向的收缩量，除此以外，以与实施例1的相同要 领制成陶瓷多层基板。
[陶瓷多层基板的评价]
在本实施例中，也与实施例1相同，利用X射线探伤法进行评价，表5所 示为其结果。
[表5]   烧结辅助材料的含量   (重量％)     收缩量     (％)   对元器件及   基板的影响     200mm基板中有裂纹的     元器件数(个/4000个)   1.7     -5.1   基板及元器件有裂纹     125   1.6     -5.0   没有问题     0   1.4     -4.0   没有问题     0   1.2     -2.0   没有问题     0   1.0     -1.0   没有问题     0   0.5     0   没有问题     0   0.3     +1.0   没有问题     0   0.2     +3.0   没有问题     0   0.1     +5.0   没有问题     0   0.0     +5.1   基板及元器件有裂纹     114
根据表5所示的结果可知，若陶瓷层的收缩量超过±5％，则尽管层叠陶瓷 电容器的陶瓷坯体部设置糊料层进行烧结，但层叠陶瓷电容器及基板的双方都 发生裂纹。换句话说可知，即使层叠陶瓷电容器设置糊料层，也必须将构成陶 瓷层的低温烧结陶瓷材料的收缩量抑制在±5％以内。因而可知，对约束层的烧 结辅助材料的添加量最好设定为表示±5％范围内的收缩量的0.1～1.6重量％。
实施例4
[陶瓷多层基板的制造]
在本实施例中，使用与实施例1相同的基板材料，同时片状陶瓷电子元器 件的配置也与实施例1相同。在本实施例中，作为防止紧贴材料，是对片状陶 瓷电子元器件涂布含有与实施例2相同的难烧结性粉末的粉末糊料。而且，使 用Cu作为陶瓷层叠体的内部导体图形及片状陶瓷电子元器件的外部端子电极， 另外，作为片状陶瓷电子元器件，使用了大小1.6mm×0.8mm×0.3mm、内部电 极Ni、烧结温度1200℃、电容量规格0.1μF、热膨胀系数10.5ppm/℃的层叠 陶瓷电容器。然后，如表6所示那样改变烧结温度，制成陶瓷多层基板，检查 烧结温度对粉末糊料层的影响。
[陶瓷多层基板的评价]
在本实施例中，也与实施例1相同，利用X射线探伤法进行评价，表6所 示为其结果。
[表6]     烧结温度     有裂纹的元器件数(个/4000个)     1000℃     0     1050℃     0     1100℃     206
根据表6所示的结果可知，若烧结温度超过1050℃，则烧结时陶瓷层的玻 璃成分渗入层叠陶瓷电容器的粉末层，粉末层烧结，层叠陶瓷电容器与陶瓷层 通过粉末层牢固接合，不能起到粉末层本来的功能。
另外，本发明对于上述各实施形态没有任何限制，只要不违反本发明的宗 旨，都包含在本发明中。
工业上的实用性
本发明能适用于电子设备等所使用的陶瓷层叠体及其制造方法。