기체불순물포획방법및그장치

기체 불순물 포획 방법 및 그 장치

본 발명은 반도체 소자 제조 공정에서 기체 불순물을 포획하는데 사용되는 기체 불순물 포획 방법, 및 상기 포획 방법을 이용하여 반도체 소자를 제조하는 장치에 관한 것이다.

최근에, 반도체 메모리(예를 들어, 다이나믹 RAM(이하, DRAM이라 칭함) 등과 같은 반도체 소자에 보다 고집적화 설계가 요구되고 있고, 이와 같은 요구 조건을 충족시키기 위해, 각 메모리 셀에 필수불가결한 면적이 상당히 저감되었다. 예를 들어 1 MDRAM 또는 4 MDRAM의 경우, 0.8 마이크로미터의 최소 설계 폭을 제공하는 설계 룰이 채택된다. 다른 한편, 16 MDRAM의 경우, 0.6 마이크로미터의 최소 설계 폭을 제공하는 설게 룰이 채택된다. 메모리 셀의 면적이 상술된 바와 같이 저감됨에 따라, 메모리 셀에 축적된 전하의 양도 역시 감소되므로, 고집적 설계에 따라 메모리 셀에 필요한 전하량을 보장하기가 힘들다.

다른 한편, 메모리 셀에 필요한 전하량을 보장하기 위해, 트랜치형 또는 적층헝 캐패시터를 갖는 메모리 셀이 제시되었고 실제로 사용되고 있다.

적층형 캐패시터를 갖는 메모리 셀 구조는, 트랜치형 캐패시터를 갖는 메모리 셀 구조보다 소프트 에러(soft error)에 대해 보다 높은 저항을 갖는다는 장점이 있고, 또한 실리콘 기판에 대해 어떠한 손상도 가하지 않는다는 장점이 있다. 따라서, 적층형 캐패시터를 갖는 메모리 셀 구조는 차세대의 메모리 셀 구조로서 가대되고 있다. 또한, 적층형 트랜치 구조의 트랜치 캐패시터를 설계함으로써 알파선에 대한 저항이 증가되는 것으로 간주되고 있다. 따라서, 적층형 메모리 셀은 차세대 기술로서 주목되고 있다.

이와 같은 상황에서, (일본 공개특원평8-306646호에 개시된 것으로) 64 Mbytes 이상의 DRAM에 적용할 수 있는 적층형 캐패시터에 HSG(반구형 그레인(hemi-spherical-grain) 기술을 적용하는 것이 제시되고 있다. HSG 기술에 따르면, 보다 많은 수의 반구형 그레인 또는 버섯모양의 그레인이 캐패시터의 저장 전극 표면 상에 형성되어 저장 전극의 표면적을 실질적으로 증가시켜 대용량화를 달성하고 있다.

상술된 바와 같이 저장 전극이 형성될 때, 층 위의 핵으로서 역할을 하는 실리콘 원자를 정렬시키기 위해 증착된 비정질 실리콘층 상으로 SiH ₄ 등과 같은 실리콘 함유 기체가 조사되며, 이러한 조사후, 중심에 형성된 핵과 핵 둘레에 배치된 실리콘 원자들이 모여, 표면 상에 불균일한 입자, 즉, 반구형 또는 버섯 모양의 그레인이 형성되게 된다. 반구형 또는 버섯 모양의 그레인을 갖는 막은 결과적으로 폴리실리콘 막이 되고, 다음 설명에서, 반구 또는 버섯모양의 그레인을 갖는 층을 이하 "HSG-Si" 막이라고 칭한다.

반구형 그레인이 상술된 바와 같이 비정질 실리콘 상에 형성되어 있는 경우, 만일 일부 원자층 등의 자연 산화막이 비정질 실리콘의 표면 상에 형성되면, 자연 산화막의 산소 원자가 Si 원자의 이동을 방해하여, 반구형 그레인의 형성을 불가능하게 한다. 실세로, 자연 산화막으로서의 실리콘 산화막은 산소의 분압이 약 1x10 ^-6 Torr과 같은 조건하에서도 비정질 실리콘 상에 형성된다. 따라서, 반구형 그레인을 형성하는 공정 동안 산소, 수분 등과 같은 불순물이 분위기에 잔류하는 것을 방지해야 한다.

상기 문제를 해결하기 위해, 상술된 일본 특허출원은 자연 산화막을 제거하기 위해 수소 플로오르화물 용액으로 비정질 실리콘 상에 형성된 자연 산화막을 처리한 다음, 로드 록 챔버(a load lock chamber)를 구비한 장치에 웨이퍼를 넣어 HSG-Si 막을 형성하는 방법을 개시한다.

그러나, 진공 펌프에 의해 진공으로 되고 로드 록 챔버를 통해 열처리된 많은 웨이퍼가 반응 챔버(석영, SiC 등으로 형성되어 있는)에 놓이는 경우, 웨이퍼 상의 자연 산화막이 수소 플로오르화에 의해 일시적으로 제거될 때에도, 자연 산화막은 비정질 실리콘 상에 다시 형성되고, 수분 등과 같은 불순물이 열처리된 반응 챔버에 잔류하게 된다. 그 이유는 웨이퍼가 반응 챔버에 놓일 때, 웨이퍼 상에 형성된 실리콘 산화막의 내부 및 표면 상에서 흡수되는 웨이퍼가 열처리되고 실리콘 산화막으로부터 격리되기 때문이다. 만일 웨이퍼의 수가 적으면, 층간막 등으로부터 격리된 수분, 산소 및 유기 물질의 작용이 거의 없을 것이다. 그러나, 반응 챔버 속에 많은 웨이퍼를 넣게 되면, 불순물의 양은 증가되고, 따라서 Si 막 표면을 깨끗이 유지하는 것이 힘들다. 특히, 수분의 분압이 증가하면 HSG의 형성에 큰 영향을 미친다. 왜냐하면, 실리콘 산화막으로부터 분리된 수분이 웨이퍼 상의 전극 표면의 산화를 촉진시키기 때문이다.

상술된 바와 같이, 비정질 실리콘 상에 자연 산화막이 잔류하는 경우, 실리콘 함유 기체가 조사될 때에도 핵으로서 역할을 하는 원자 둘레에 충분히 모으지 않으므로, HSG-Si 막의 표면적 증가율은 한계가 있다. 그 이유는 자연 산화막이 비정질 실리콘의 표면 상의 실리콘 원자의 이동을 방해하기 때문이다. 또한, 일단 전극 표면이 산화되면, HSG-Si 막의 표면 증가율은 터보 펌프 등에 의해 로드 록 챔버와 어닐링 챔버의 진공도가 약 1x10 ^-8 Torr로 설정될 때에도 증가되지 않는다.

일본 공개 특원평5-206046호에는, 반도체 제조 공정의 열처리 단계에서 사용되는 반응기 코어 파이프 자체에 불순물 게터링 기능(an impurities-gettering function)이 제공되는 것을 개시한다. 이러한 기술에 따르면, 반응기 코어 파이프는 폴리실리콘으로 형성되고, 반응기 코어 파이프가 형성될 때, 폴리실리콘 불순물 자체가 반응기 코어 파이프의 상단부에 모이게 하는 열처리가 수행된다.

상기 공개특허는 HSG-Si 막의 형성을 위해 표면적 증가율이 제한된다는 문제점을 제시하지 않고 있다. 또한, 상기 공개특허는 반응기 코어가 HSG-Si 막을 형성하는데 사용된다는 것을 제시하지 못하고 있다.

또한, 불순물 게터링 능력이 반응기 코어 파이프 자체에 제공되기 때문에,본 공개특허의 반응기 코어 파이프가 반구형 그레인을 형성하는 데에 적용될 때에도, 반응기 코어 파이프의 게터링 능력은 반응기 코어 파이프가 사용될 때마다 불순물의 부착으로 인해 감소된다. 따라서, 반응기 코어 파이프를 새로운 것으로 바꾸거나 또는 고온에서 다시 반응기 코어 파이프를 처리할 필요가 있다. 따라서, 이와 같은 반응기 코어 파이프는 반복적으로 사용하는 데에는 부적합하다.

다음에, 일본 공개특원평1-197388호를 참조하면, 상기 공개특허는, 진공하에서 잔류 불순물을 흡착 및 흡수할 수 있는 고순도 게터가 분자 빔 결정 장치의 성장 챔버에 부착되어 있는 것을 제시한다. 이 공개 특허에서는, 고순도 Al, Mn, Nd, Sc, Sm 및 Yb가 게터 물질로서 제시된다. 상술된 바와 같이, 상기 공개특허는 Al등으로 형성된 금속 게터 물질이 H ₂ O, CO, CO ₂ 등과 같은 잔류 불순물을 포획하는데 적합하다는 것을 가리킨다.

그러나, 이와 같은 금속 게터 물질은 500℃ 이상의 고온 열처리에 의해 기화되어 증기화되므로, 전체 반응 챔버가 고온 열처리되는 반도체 소자 제조 공정에 적용할 수 없다. 또한, 장치 특성은 전체적으로 금속이 Si에 부착되면 저하하고, 따라서 금속 게터 물질은 장치 제조에 부적합하다.

실제로, HSG-Si 막이 HSG 기술에 의해 형성될 때, 비정질 실리콘은 흔히 어닐링될 LPCVD 장치(즉, 압력이 감소되고 고온으로 유지되는 반응 챔버)의 어닐링 챔버에서 약 550℃의 고온에서 열처리되어, HSG-Si 막을 형성하게 된다. 상술된 바와 같이, HSG-Si 막이 형성될 때, 약 550℃의 고온 열처리가 필요하고 따라서 상기공개특허에 개시된 것과 같은 금속 게터 물질은 HSG-Si 막 형성 공정에 게터 물질로서 사용할 수 없다.

본 발명의 목적은 많은 웨이퍼를 챔버에 넣을 때에도 층간막으로부터 분리되는 수분, 산소 및 유기 물질이 미치는 영향을 완전히 제거하여, 높은 수율로 HSG-Si 막을 균일하고 안정하게 형성하는데 있다.

본 발명의 다른 목적은 HSG-Si 막을 형성하는데 적합한 기체 불순물을 포획하는 방법을 제공하는 것이다.

본 발명의 다른 목적은 약 550℃의 고온에서도 증기화되지 않는 게터 물질(getter materials)(기체 불순물을 포획하기 위한 물질)을 이용하여 반도체 소자 제조 장치를 제공하는 것이다.

본 발명의 다른 목적은 수분과 접촉하게 되더라도 소자 특성을 열화시키지 않는 게터 물질을 이용하여 반도체 소자 제조 장치를 제공하는 것이다.

본 발명의 다른 목적은 금속 물질 이외의 게터 물질을 이용하여 반도체 소자 제조 장치를 제공하는 것이다.

본 발명에 따르면, 선정된 처리가 수행되기 전에 선정된 처리를 수행하기 위한 처리 시스템이 내벽에 실리콘 막을 코팅하는 단계 및 실리콘 막에 의해 처리 시스템의 기체 불순물을 포획하는 단계를 포함하는 기체 불순물 포획 방법이 달성된다. 상기 선정된 처리는 HSG-Si 막을 형성하기 위한 처리이고, 상기 포획 방법을 사용함으로써 플로오르산 등으로 자연 산화막을 제거하는 단계를 없앨 수 있다.

본 발명에 따르면, 선정된 처리를 수행하기 위해 반도체 웨이퍼를 처리 챔버로 공급할 때, 상기 반도체 웨이퍼와 동일한 종류의 반도체로 형성된 반도체 막이 상기 선정된 처리가 수행되기 전에 상기 처리 챔버 내에 코팅되고, 다음에 상기 반도체 웨이퍼는 상기 처리 챔버에 공급되어, 상기 반도체 웨이퍼로부터 방출된 기체 불순물이 상기 반도체 막에 의해 포획되고 제거되는 기체 불순물 포획 방법이 제공된다.

또한, 본 발명에 따르면, 배기가능한, 처리 공간을 한정하는 처리 챔버, 처리될 웨이퍼를 상기 처리 공간속으로 공급하기 위한 웨이퍼 공급 수단, 및 웨이퍼가 상기 처리 공간속으로 공급되기 전에 상기 처리 공간속으로 기체를 유입하고 상기 처리 챔버의 내벽에 기체에 의해 결정된 반도체 막을 형성하기 위한 수단을 구비하는 반도체 소자 제조 장치가 달성된다. 상기 코팅 막은 인이 도핑된 HSG-Si 막일 수 있다.

도 1은 본 발명의 제1 실시예에 따른 반도체 소자 제조 장치에서 수행되는 공정을 도시하는 블럭도.

도 2는 도 1에 도시된 반도체 소자 제조 장치에서 수행되는 다른 공정을 도시하는 블럭도.

도 3은 도 1에 도시된 반도체 소자 제조 장치에서 수행되는 다른 공정을 도시하는 블럭도.

도 4는 본 발명의 제2 실시예에 따른 반도체 소자 제조 장치에서 수행되는 공정을 도시하는 블럭도.

도 5는 도 4에 도시된 반도체 소자 제조 장치에서 수행되는 다른 공정을 도시하는 블럭도.

도 6은 도 4에 도시된 반도체 소자 제조 장치에서 수행되는 다른 공정을 도시하는 블럭도.

도 7은 도 4 내지 도 6에 도시된 반도체 소자 제조 장치의 동작을 도시하는 부분 확대도.

도 8은 도 7에 도시된 부분의 변형예를 도시하는 블럭도.

도 9는 도 7에 도시된 일부의 다른 변형예를 도시하는 도면.

도 10A는 본 발명의 제3 실시예에 따른 반도체 소자 제조 장치를 도시하는 부분 확대도.

도 10B는 도 10A의 일부를 도시하는 평면도.

도 10C는 도 10B에 도시된 부분의 변형예를 도시하는 평면도.

도 11A는 도 10A에 도시된 반도체 소자 제조 장치의 변형예를 도시하는 도면.

도 11B는 도 11A의 일부를 상세히 도시하는 평면도.

<도면의 주요 부분에 대한 부호의 설명>

11 : 샘플 챔버

12 : 반응 챔버

13 : 로드 록 챔버

14 : 웨이퍼

15 : 카세트

17 : 진공 챔버

18 : 웨이퍼 공급 로봇

20 : 챔버부

21 : 벨로우부

22 : 히터

23 : 진공 펌프

24 : 보조 진공 펌프

26, 35 : 실리콘 막

28 : 장착 테이블

30 : 더미 웨이퍼

본 발명에 따른 바람직한 실시예는 첨부하는 도면을 참조로 이하에 서술될 것이다.

도 1을 참조하면, 본 발명의 제1 실시예에 따른 반도체 소자 제조 장치는 샘플 챔버(11), 반응 챔버(12) 및 상기 샘플 챔버(11)와 상기 반응 챔버(12) 사이의 배치되고 진공으로 유지된 로드 록 챔버(13)를 구비한다.

실리콘 웨이퍼 등과 같은 다수의 웨이퍼(14)가 축적되어 있는 카세트(cassette)(15)는 대기 공기로부터 샘플 챔버(11)로 샘플 챔버(11)의도어(16)를 통해 공급된다. 여기서, 각각의 웨이퍼(14)는 DRAM을 구성하는 MOSFET과 상기 MOSFET을 덮도록 형성된 실리콘 산화막 그룹의 층간막으로 형성되고, 캐패시터에 사용되는 비정질 실리콘 막은 층간막 상에 형성된다. 또한, 상기 샘플 챔버(11)는 진공 펌프(17)에 연결되고, 상기 샘플 챔버(11)는 수분의 분압이 1x10 ^-6 Torr미만인 진공 수준으로 배기된다. 샘플 챔버(11)에서는 플루오르산 등으로 비정질 실리콘 상에 형성된 자연 산화막을 제거하는 예비 처리가 수행될 수 있다.

게이트 밸브(도시되지 않음)를 통해 상기 샘플 챔버(11)에 연결된 로드 록 챔버(13)에는 웨이퍼 공급 로봇(18)이 제공되고, 샘플 챔버(11)의 카세트에 수용된 웨이퍼(14)은 로드 록 챔버(13)를 통해 상기 샘플 챔버(11)에서 상기 반응 챔버(12)로 하나씩 공급된다.

반응 챔버(12)는 석영, SiC 등으로 형성된 챔버부(20)와, 챔버부(20)의 하측에 제공된 공기 절연 밸로우부를 갖는다. 상기 공기 절연 밸로우부(21)는 도 1에서 수직 방향으로 연장되도록 설계된다.

또한, 코일로 형성된 히터(22)는 반응 챔버(12)의 외측에 제공되고, 반응 챔버(12)는 진공 펌프(23)와 보조 진공 펌프(24)에 의해 배기된다. 또한, 다수의 웨이퍼(14)가 수용될 수 있는 웨이퍼 장착 보트(25)는 반응 챔버(12)의 장착 테이블(28) 상에 위치되고, 실란(SiH ₄ ) 등과 같은 실리콘 함유 기체 및 N ₂ 등과 같은 불활성 기체를 유입하기 위한 유도 파이프가 반응 챔버(12)에 접속된다.

웨이퍼 공급 로봇(18)에 의해 공급된 웨이퍼(14)를 반응 챔버(12) 속으로 넣기 전에, 실리콘 함유 기체가 반응 챔버(12) 속으로 유입된다. 이때, 반응 챔버(12)는 실리콘 함유 기체의 분해 온도, 예를 들어 600℃ 이상의 온도로 유지된다. 그러나, 실리콘 함유 기체는 HSG 형성을 위한 온도에서 유입될 수 있다.

이러한 대기 하에서, 실리콘 함유 기체는 실리콘 막의 형성에서 반응 챔버(12)의 챔버부(20) 내벽과 웨이퍼 장착 보트(25)의 외벽에 머무르고, 실리콘 막(26)은 도 1의 굵은 선으로 가리켜진 바와 같이 반응 챔버(12)와 보트(25)의 내벽에 최종적으로 형성된다. 이 공정에 의해, 반응 챔버(12)와 보트(25)는 실리콘 막(26)에 의해 미리 코팅된다. 이와 같은 예비 코팅 동안, 반응 챔버에 있는 수분, 산소 및 유기 물질이 실리콘 막(26)으로 포획된다. 이 경우, 반응 챔버(12)는 실리콘 막(26)의 예비 코팅 공정 동안 진공 챔버(23)와 보조 진공 펌프(24)에 의해 배기되어, 반응 챔버(12)로부터 많은 실리콘 함유 기체가 배출된다. 또한, 반응 챔버(12)의 배기는 실리콘 막(26)의 예비 코팅 후에 수행되고, 반응 챔버(12)의 내부는 약 1x10 ^-8 Torr의 진공도로 유지된다.

실리콘 막(26)이 반응 챔버(12)와 웨이퍼 장착 보트(25)의 내부에 예비 코팅되면, 도 2에 도시된 바와 같이, 반응 챔버(12)의 절연 밸로우부(21)는 도 2의 하측으로 연장된다. 따라서, 웨이퍼 장착 보트(25)는 도 2에서 장착 테이블(28)과 함께 아래쪽으로 이동된다. 이 상태에서, 웨이퍼 장착 보트(25)는 웨이퍼(14)가 웨이퍼 장착 보트(25) 상에 장착된 위치에 놓인다.

다음에, 로드 록 챔버(13)와 반응 챔버(12) 간의 게이트 밸브(도시되지 않음)가 개방되고, 웨이퍼 공급 로봇(18) 상에 부착된 웨이퍼(14)는 웨이퍼 장착 보트(20)로 공급되어 그것에 의해 지지된다. 여기서, 산소, 수분, 탄화수소(HC), 유기물질 등과 같은 불순물은, 웨이퍼(14)가 샘플 챔버(11)에서 플루오르화 수소화 처리가 되거나 또는 웨이퍼(14)가 샘플 챔버(11)에 놓이기 전에 플루오르화 수소화 처리가 될때에도 로드 록 챔버(13)를 통해 샘플 챔버(11)로부터 공급되는 웨이퍼(14)에 반드시 부착되게 되고, 이들 불순물은 샘플 챔버(11)와 로드 록 챔버(13)의 진공도가 증가되어도 제거될 수 없다.

상술된 바와 같이, 불순물이 부착되는 웨이퍼(14)가 실리콘 막(26)으로 미리 코팅된 반응 챔버(12)의 챔버부(20)로 이동된 후, 실리콘 막(26)으로 미리 코팅된 웨이퍼 장착 보트(25)에 장착된다. 질소 기체 N ₂ 는 반응 챔버(12) 속으로 불활성 기체로서 유입되고, 반응 챔버(12)는 550℃ 이상의 온도로 유지하면서 진공 펌프(23) 및 보조 진공 펌프(24)에 의해 배기된다. 이때, N ₂ 기체는 예비 코팅된 실리콘 막과 반응하지 않으므로, 수분에 의해 포획되지 않는다.

웨이퍼(14)에 부착된 불순물이 진공 펌프(23)와 보조 진공 펌프(24)에 의해 부분적으로 배출되어 제거된다. 또한, 반응 챔버(12)가 상술된 바와 같이 약 550℃로 유지되기 때문에, 웨이퍼 장착 보트(25)는 그것이 아래쪽으로 이동되더라도 약 300℃까지 가열된다. 웨이퍼가 이 온도에서 웨이퍼 장착 보트(25) 상에 부착되면, 웨이퍼(14) 상에 흡수된 불순물은 부분적으로 분리되고, 실리콘 코팅부에 의해 최종적으로 포획되거나 또는 진공 펌프에 의해 제거된다.

따라서, 산소, 수분 등과 같은 불순물은 웨이퍼(14) 및 그 전극 주위의 층간 막의 비정질 실리콘 표면으로부터 제거되어, 비정질 실리콘 표면이 청결하게 유지되고, 따라서 자연 산화막의 형성이 방지될 수 있다.

상술된 바와 같이, 웨이퍼(14) 상의 불순물이 도 2에 도시된 방법으로 부분적으로 제거될 때, 도 3에 도시된 바와 같이, 반응 챔버(12)의 밸로우부(21)가 줄어들고, 웨이퍼 장착 보트(25)는 보트(25)와 장착 테이블(28) 상에 장착된 선정된 수의 웨이퍼(14)과 함께 위쪽으로 이동된다. 또한, 웨이퍼(14)가 웨이퍼 장착 보트 상에 장착될 때 분리되지 않는 불순물이 가열되고 웨이퍼가 약 550℃로 유지되어 있는 반응 챔버(12)속으로 넣어져, 불순물은 챔버부(20)와 웨이퍼 장착 보트(25) 상에 코팅된 실리콘 막(26)에 의해 흡수되어 포획된다.

실리콘 함유 기체로서 실란 기체를 도 3에 도시된 상태에서 웨이퍼 장착 보트(25)에 장착된 각각의 웨이퍼에 조사하고 각각의 웨이퍼(14)를 연속적으로 어닐링 함으로써, 실리콘 원자를 함유한 핵이 각 웨이퍼(14) 상의 비정질 실리콘 전극 상에 형성된다. 불순물이 제거된 깨끗한 인 도핑 비정질 실리콘 표면이 상술된 바와 같이 각각의 웨이퍼(14) 상에 형성되기 때문에, 실란 기체는 표면 상에서 분해되고, 실리콘 막이 표면 상에 증착된다. 증착된 실리콘 막에 있는 인의 농도가 낮기 때문에, 실리콘 원자는 쉽게 이동하여 핵을 형성한다. 그레인은 핵 둘레에 성장될 수 있다. 실란의 조사후에, 반응 챔버(12)는 550℃의 온도와 1x10 ^-8 Torr의 진공도로 유지된다. 각각의 웨이퍼(14)는 30분 동안 상기 분위기에서 유지된다. 실리콘기체는 15SCCM의 유속으로 유입된다.

상술된 바와 같이 실리콘 막(26)의 예비 코팅은 HSG-Si 막이 형성될 때마다 수행되거나 HSG-Si 막이 선정된 수의 횟수로 형성될 때 수행될 수 있고, 실리콘 막(26)의 불순물 포획 능력이 저감된다.

도 4를 참조하면, 본 발명의 제2 실시예에 따른 반도체 소자 제조 장치에서, 다수의 더미 웨이퍼(30)가 반응 챔버(12)에 배치된 웨이퍼 장착 보트(25)에 대해 수직 방향으로 선정된 간격으로 정렬된다. 각각의 더미 웨이퍼(30)는 실리콘, 석영 또는 실리콘 카바이드(SiC)로 형성되고, 더미 웨이퍼(30)는 각각의 웨이퍼(14)(도 4에 도시되지 않음)가 인접한 더미 웨이퍼(30)와의 사이에 배치될 수 있는 간격으로 보트(25)에 정렬된다.

도 4에서, 보트(25)는 각각의 웨이퍼(14)가 더미 웨이퍼(30)들 간에 배열되기 전에 도 1에 도시된 바와 같은 방법으로 절연 밸로우부(21)를 수축함으로서 도 4에서 위쪽으로 이동된다. 이 상태에서, 반응 챔버(12)의 내부는 530℃까지 가열되고, 다음에 실란(SiH ₄ )이 반응 챔버(12)속으로 실리콘 함유 기체로서 조사된다. 조사된 실란은 상기 온도에서 분해되고, 보트(25)에서 반응 챔버(12)은 챔버부(20)의 내벽상에 그리고 보트(25)에서 더미 웨이퍼(30)의 상부 및 하부 표면 모두에 실리콘 막(26)으로서 증착된다.

실리콘 막(26)이 반응 챔버(12)와 보트(25) 내에, 그리고 더미 웨이퍼(30) 상에 상술된 바와 같이 형성될 때, 실란의 조사는 정지되고 진공 펌프(23)와 보조펌프(24)는 진공 상태로 반응 챔버(12)의 내부를 유지한다. 또한 도 5에 도시된 바와 같이, 질소 기체 N ₂ 는 반응 챔버(12)속으로 불활성 기체로서 유입된다. N ₂ 는 상술된 바와 같이 예비 코팅된 실리콘 막과 반응되지 않는다. 이때, 도 5에 도시된 바와 같이, 반응 챔버(12)의 밸로우부(21)는 장착 테이블(28)과 더미 웨이퍼(30)와 함께 보트(25)를 아래쪽으로 이동시키도록 연장되어 있다. 각각의 웨이퍼(14)는 보트(25)가 아래쪽으로 이동되어 있는 상태에서 로드 록 챔버(13)에 있는 웨이퍼 공급 로봇(18)으로부터 반응 챔버(12)의 보트(18)에 제공된 인접한 더미 웨이퍼(30) 간의 갭에 연속적으로 배치된다. 이 경우, 절연 밸로우부(21)는 최하부에서 상부쪽으로 연속적으로 수축되어 더미 웨이퍼(30) 사이에 웨이퍼(14)가 배치될 때마다 장착 테이블(28)과 함께 보트(25)를 위쪽으로 이동시킨다. 따라서, 웨이퍼(14)는 보트(25)의 최상부에서 아래쪽으로 더미 웨이퍼(30) 사이에 연속적으로 배치된다.

제1 실시예의 경우에서와 같이, 반응 챔버(12)는 약 550℃로 유지되고, 질소 기체가 반응 챔버(12)속에 불활성 기체로서 유입된다. 따라서, 보트(25)에 의해 공급된 웨이퍼가 점차적으로 가열된다. 불활성 기체의 유입과 동시에, 반응 챔버(12)는 진공 펌프(23)와 보조 진공 펌프(24)에 의해 배기된다.

이 경우, 보트(25)에 정렬되어 있는 각각의 웨이퍼(14)는 인접한 더미 웨이퍼(30)로부터 임의의 간격으로 떨어져 있게 되고, 각각의 더미 웨이퍼(30)는 수분, 산소, 탄화수소(HC) 등과 같은 불순물을 흡수하고 포획할 수 있는 실리콘 막에 의해 덮여진다. 본 실시예에서, 웨이퍼(14)는 보트(25)의 상부쪽으로부터 순차적으로배치된다. 그러나, 웨이퍼(14)는 보트(25)의 하부쪽으로부터 배치될 수도 있다. 그 이유는 더미 웨이퍼(30)를 반응기 코어 파이프로부터 끄집어낼 때, 이는 여전히 가열되어 웨이퍼(14)에 부착된 불순물을 제거하는 효과를 가지기 때문이다.

샘플 챔버(11)의 카세트(15)에 배치된 모든 웨이퍼(14)는 로드 록 챔버(13)의 웨이퍼 공급 로봇(18)에 의해 반응 챔버(12)의 보트(25)로 공급되고, 보트(25)는 도 6에 도시된 바와 같이 밸로우부(21)의 수축에 의해 반응 챔버(25)의 챔버부(20)의 최상부에 배치된다. 도 6으로부터 명확히 알 수 있는 바와 같이, 보트(25)에 있는 각각의 웨이퍼(14)는 실리콘 막(26)으로 미리 코팅된 더미 웨이퍼(30)와 보트(25)에 의해 완전히 둘러싸인다.

또한, 웨이퍼(14)와 인접한 더미 웨이퍼(30)간의 간격은 제1 실시예에서 웨이퍼(14)와 실리콘 막(26)간의 간격보다 극히 짧게 설정된다. 또한, 불순물을 포획할 수 있는 부분의 면적이 증가된다. 또한, 제2 실시예에 따르면, 제1 실시예와 비교하며, 웨이퍼(14) 상의 불순물은 실리콘 막(26)에 의해 보다 효율적으로 제거될 수 있어 각 웨이퍼(14)의 표면이 깨끗하게 유지될 수 있다. 따라서, 자연 산화막이 웨이퍼(14)의 표면 상에 거의 형성되지 않고, 어떠한 오염도 발생하지 않는다.

이 경우, 불활성 기체로서 질소 기체의 반응 챔버(12)로의 유입이 중지되고, 반응 챔버(12)는 진공도가 선정된 값, 예를 들어 1x10 ^-8 Torr으로 될때까지 진공 펌프(23)와 보조 진공 펌프(24)에 의해 배기된다.

먼저, 반응 챔버(12)는 약 560℃까지 가열된다. 다음에, 실란 기체(SiH ₄ )가도 6에 도시된 바와 같이 반응 챔버(12)속으로 유입된다. 결국, 실리콘 원자가 도 5에 도시된 단계에서 세정되는 각 웨이퍼(14) 상의 비정질 실리콘 상에 효과적으로 부착되고, 큰 거칠기를 갖는 HSG-Si 막이 형성될 수 있다.

도 7은 도 6에 도시된 웨이퍼(14)의 상태를 도시하는 확대도이다. 웨이퍼 장착 보트(25)는 반응 챔버(12)에 배치된다. 또한, 석영, SiC 등으로 형성된 더미 웨이퍼(30)는 웨이퍼 장착 보트(25)에 소정 간격을 두고 정렬된다. 도 7에 굵은 선으로 도시된 바와 같이, 수분, 산소, HC 등에 대해 게터로서의 역할을 하는 실리콘 막(26)은 웨이퍼(14)가 보트(25)에 장착되기 전에 반응 챔버(12)의 내부 표면, 웨이퍼 장착 보트(25)의 표면과 더미 웨이퍼(30)의 표면에 형성되어 부착된다.

도 7에서, 각각의 웨이퍼(14)는 실리콘 막(26)이 형성된 후 인접한 더미 웨이퍼들(30) 간의 갭에 배치된다. 도 7에 도시된 웨이퍼(14)는 반도체 기판(141)과 상기 반도체 기판(141)의 표면 상에 형성된 소자층(142)를 구비하고, 소자층(142)에 MOSFET 등과 함께 층간막이 형성된다. 이 경우, 수분(H ₂ O), 산소(O ₂ ), 탄화 수소(HC) 등과 같은 불순물은 웨이퍼(14)가 샘플 챔버(11)와 로드 록 챔버(13)를 통과할 때 소자층(142)과 반도체 기판(141) 상에 부착된다.

웨이퍼(14)가 상기 상태에서 고온으로 유지되어 있는 반응 챔버(12)의 더미 웨이퍼(30) 간에 배치되면, 소자층(142)에 있는 수분과 산소는, 웨이퍼(14)의 상부쪽에 위치된 더미 웨이퍼(30) 상에 형성된 실리콘 막(26)에 의해 증기화되어 포획된다. 또한, 이들 불순물은 반응 챔버(12)의 내벽에 있는 실리콘 막(26)에 의해 부분적으로 포획된다. 또한, 수분, 탄화수소(HC) 등과 같은 불순물은 웨이퍼(14)의 배면으로부터 증기화되어 웨이퍼(14)의 하부측에 위치된 더미 웨이퍼(30)와 반응 챔버(12)의 내벽에 있는 실리콘 막(26)에 의해 포획된다.

도 7에 도시된 실시예에서, 웨이퍼(14)와 게터로서의 역할을 하는 실리콘 막(26)의 표면과 배면 간의 간격이 극히 짧게 설정되어 있기 때문에, 상술된 바와 같이 웨이퍼(14)의 표면 및 배면 상에 자연 산화막과 오염막이 형성되는 것이 효과적으로 방지될 수 있다.

도 8은 도 7에 도시된 반도체 소자 제조 장치의 변형예를 도시한다. 이러한 변형예는, 거친 표면을 갖는 실리콘 막(35)이 더미 웨이퍼(30)의 각각의 표면 및 배면 상에 형성되어 있다는 점에서 도 7의 실시예와 다르다. 실리콘 막(35)에 도 8에 도시된 바와 같이 거친면을 제공함으로써, 실리콘 막(35)의 표면적이 증가될 수 있어, 실리콘 막(35)의 게터링 능력이 향상된다. 따라서, 본 변형예에 따른 반도체 소자 제조 장치에서는, 웨이퍼(14)로부터의 불순물이 도 7에 도시된 실시예에 비해 보다 효과적으로 포획될 수 있다.

또한, 거친면을 갖는 실리콘 막(35)을 형성하기 위해, 다음 방법이 채택될 수 있다. 즉 더미 웨이퍼(30)는 실리콘으로 형성되고, 실란 등과 같은 실리콘 함유 기체가 실리콘 더미 웨이퍼(30)의 표면에 조사되고, HSG-Si 막이 공지된 HSG 기술로 형성된다. 더미 웨이퍼(30)이 거친면의 형성으로 인한 면적의 증가가 웨이퍼(14) 상에 형성된 HSG-Si 막보다 작을 수 있기 때문에, 불순물이 더미 웨이퍼(30)에 부착될 수 있다. 또한, 더미 웨이퍼(30)의 표면 상에 불균일한 부분을 형성하도록 더미 웨이퍼(30) 자체가 처리된 후, 상기 불균일한 부분 상에 Si 막이 증착되는 다른 방법이 사용될 수 있다.

도 9는 도 7의 다른 변형예를 도시한다. 도 9에서, 불균일한 부분을 갖는 실리콘 막(35)은 더미 웨이퍼(30)의 상부 뿐아니라 반응 챔버(12)의 내벽과 보트(25)의 표면 상에도 형성되어, 불순물을 포획하기 위한 실리콘 막(35)의 면적이 더욱 증가될 수 있다. 상술된 바와 같이, 거친면을 갖는 실리콘 막(35)이 반응 챔버(12)와 보트(25)에 공지된 방법으로 형성될 수 있고, 그 상세한 설명은 본 설명에서는 생략하기로 한다.

도 10A 및 도 10B를 참조하면, 본 발명의 제3 실시예에 따른 반도체 소자 제조 장치가 설명될 것이다. 도 10B에 도시된 바와 같이, 본 실시예는 부분적으로 절단된 원형 더미 웨이퍼(36)와 더미 웨이퍼(36) 상에 지지되어 있는 웨이퍼 고정바(37)를 갖는 웨이퍼 고정부를 구비한다. 상기 더미 웨이퍼(36)와 상기 고정 바(37)는 실리콘, 석영, SiC 등으로 형성되고, 상술된 실시예의 경우에서와 같이, 더미 웨이퍼(36)와 고정 바(37)의 표면은 실리콘 막으로 코팅된다.

상술된 바와 같이, 부분적으로 절단된 더미 웨이퍼(36)를 사용함으로써, 더미 웨이퍼(36)가 보트(25)에 보다 용이하게 배치될 수 있다.

이 구조에서, 로드 록 챔버(13)(도 6을 참조)에서 반응 챔버(12)로 공급된 각각의 웨이퍼(14)는 웨이퍼 공급 로봇(18)에 의해 웨이퍼 고정부의 고정바(37)에 장착된다. 웨이퍼(14)가 고정바(37)에 장착되면, 각 웨이퍼(14)의 소자층(142)은 더미 웨이퍼(36)와 직접 접촉하게 되어, 접촉으로 인한 소자층(142)의 오염 등이방지될 수 있다.

도 10C는 도 10A의 실시예에 사용될 수 있는 더미 웨이퍼(36)의 변형예를 도시한다. 본 변형예에서, 원형 더미 웨이퍼(36)가 제공되고, 3개의 고정바(37)가 더미 웨이퍼(36) 상에 제공된다. 도 10C에 도시된 웨이퍼 고정부는 또한 도 10B의 그것과 동일하게 사용가능하다. 도 10B 및 도 10C에서는, 고정바(37)의 수가 3개로 되어 있다. 그러나, 고정바(37)의 수는 3개로 한정되지는 않는다. 또한, 웨이퍼의 미끄러짐을 방지하기 위한 수단이 더미 웨이퍼(36) 상에 제공될 수 있다.

도 10A 내지 도 10C에서, 불균일한 부분이 도 8 및 도 9의 경우에서와 같이 게터로서 역할을 하는 실리콘 막(26) 상에 형성될 수 있다.

도 11A 및 도 11B는 본 발명의 더미 웨이퍼(38)의 다른 변형예를 도시한다. 도 11B에 도시된 바와 같이, 더미 웨이퍼(38)에는 웨이퍼 공급 로봇(18)이 삽입되는 노치부(39)가 제공된다. 다른 변형예의 경우에서와 같이, 도 11A 및 도 11B에 도시된 더미 웨이퍼(38) 상에 실리콘 막(26)이 형성된다. 또한, 도 11A에 도시된 바와 같이 웨이퍼(14)는 웨이퍼 공급 로봇(18)에 의해 더미 웨이퍼(38) 상에 직접 장착된다. 이 변형예에서, 실리콘 막(26)은 반응 챔버(12)와 보트(25)의 표면 상에 형성되고, 불균일한 부분은 실리콘 막(26) 상에 제공될 수 있다.

다음에, 본 발명에 따른 반도체 소자 제조 장치의 경우에서와 같이, 실리콘 막(26)이 반응 챔버(12)에 미리 형성된 다음 HSG-Si 막이 형성되는 경우의 효과를 표 1을 참조하여 설명될 것이다.

먼저, 자연 산화막이 없는 깨끗한 표면을 가지며 HSG를 형성하는데 사용되는하나의 인-도핑 비정질 실리콘 기판과, 자연 산화막이 없는 깨끗한 표면을 가지면 산화막의 두께를 측정하는데 사용되는 하나의 실리콘 기판이 준비되고, 어떤 자연 산화막도 형성되어 있지 않은 48개의 실리콘 기판(웨이퍼)이 준비되었다. 이들 샘플은 샘플 챔버(11)속으로 공급된 다음, 반응 챔버(12)에 공급되었다. 표 1의 첫번째 열에 도시된 바와 같이, 반응 챔버(12)가 미리 코팅되지 않았을 경우, 두께가 3 옹스트롱인 실리콘 산화막이 비정질 실리콘 상에 형성되었다. 이때, HSG-Si 막이 형성된 후의 표면적은 비정질 실리콘의 표면적의 1.7배(즉, 표면적 증가율이 1.7임)와 같았다. 다른 한편, 반응 챔버(12)가 실리콘 막(26)으로 미리 코팅되고 더미 웨이퍼와 같은 임의의 절연판이 도 1에 도시된 바와 같이 실리콘 기판 사이에 제공되지 않을 때, 반응 챔버(12)에 공급된 실리콘 기판 상에 어떠한 실리콘 산화막도 형성되지 않았고, HSG-Si 표면적 증가율은 2.2와 같았다. 또한, 실리콘 막이 반응 챔버(12)와 더미 웨이퍼와 같은 절연판 상에 형성되었을 때, 반응 챔버(12)에 공급된 실리콘 기판 상에 어떠한 실리콘 산화막도 형성되지 않았고, HSG-Si 처리후의 표면적 증가율은 2.2와 같았다.

다음에, 샘플 챔버(11)에 공급되었던 48개의 실리콘 기판 각각의 상부에 약 4 옹스트롱 두께의 자연 산화막이 형성될 때, 반응 챔버가 미리 코팅되지 않았을 때, 깨끗한 표면을 갖는 실리콘 기판 상에 성장되었던 실리콘 산화막의 두께는 5옹스트롱과 같았고, HSG-Si 막이 반응 챔버에 형성되었을 때 표면적 증가율은 1.5로 고정되었다.

다른 한편, 반응 챔버 또는 반응 챔버와 절연판 모두가 미리 코팅되는 경우,반응 챔버로 공급된 실리콘 상에 어떠한 실리콘 산화막도 형성되지 않았고, HSG-Si처리 후의 표면적 증가율은 2.2와 같았다.

(주) 실리콘 산화막 두께 및 HSG 형성에 근거한 표면적 증가율은 웨이퍼 표면 위의 평균값이다.

상술된 바와 같이, 본 발명에 따르면, 반응 챔버 등과 같은 처리 챔버가 선정된 처리가 웨이퍼 상에서 수행되기 전에 미리 실리콘 막으로 예비 코팅됨으로써, 웨이퍼 상의 불순물이 실리콘 막에 의해 포획되어 웨이퍼의 표면을 깨끗하게 한다. 결국, 다음에 형성될 HSG-Si 막의 표면적 증가율이 향상될 수 있다. 또한, 반응 챔버 등과 같은 처리 챔버를 교환하지 않고 예비 코팅 처리가 수행될 수 있어, 본 발명은 경제적으로 극히 효율적이다.

본 발명에서, 실리콘계 기체는 디실란 기체, 트리실란 기체, 테트라실란 기체, SiCl ₄ , SiHCl ₃ , SiH ₂ Cl ₂ 등일 수 있다. 반도체 막은 반도체 웨이퍼가 게르마늄 웨이퍼일 대 게르마늄 막일 수 있다. 반도체 막은 반도체 웨이퍼가 InAlAs 웨이퍼, InGaAs 웨이퍼 등과 같은 혼합 반도체 웨이퍼인 경우, InAlAs 막, InGaAs막 등과 같은 혼합 반도체 막일 수 있다.

본 발명에 따르면, 반도체 막은 질소 산화물(예를 들어, NO ₂ , NO), 황화물(예를 들어, SO ₂ ), 탄소 산화물(예를 들어, CO ₂ , CO), 암모니아(NH ₃ ) 등과 같은 산성 또는 알칼리성의 불순물을 제거할 수 있다. 반도체 막은 휘발성 용제 등과 같은 유기성 물질을 제거할 수 있다.