首页 / 国际专利分类库 / 作业;运输 / 一般机械振动的发生或传递 / 利用双向晶体管进行超声控制的方法和系统

利用双向晶体管进行超声控制的方法和系统

申请号 CN201380006494.8 申请日 2013-01-24 公开(公告)号 CN104067517B 公开(公告)日 2017-12-22
申请人 德克萨斯仪器股份有限公司; 发明人 M·E·内尔森; R·D·佐丹格; I·H·欧弗曼;
摘要 一种超声系统(102),包括超 声换能器 (108)和耦合到超声换能器的双向晶体管(104)。超声系统还包括耦合到双向晶体管的超声接收器(112)。双向晶体管操作以选择性地将超声换能器连接到地以及选择性地将超声换能器连接到超声接收器。
权利要求

1.一种超声系统,包括:
声换能器
与所述超声换能器分离的超声接收器;
双向晶体管,所述双向晶体管具有:
管体区域,其具有第一导电类型,和沟道区域;
第一掺杂区域和第二掺杂区域,其具有与所述第一导电类型相反的第二导电类型,所述第一掺杂区域和第二掺杂区域被所述沟道区域分开,所述第一掺杂区域耦合到所述超声换能器,所述第二掺杂区域耦合到所述超声接收器;以及
定位在所述沟道区域上方的栅极;
第一接地晶体管,其耦合在所述双向晶体管的所述栅极和电压供应轨之间;和第二接地晶体管,其耦合在所述双向晶体管的所述管体区域和所述电压供应轨之间。
2.根据权利要求1所述的超声系统,进一步包括:
脉冲发生器逻辑电路,所述脉冲发生器逻辑电路包括:
拉晶体管,其耦合在第二电压供应轨和所述双向晶体管的所述第一掺杂区域之间;
以及
下拉晶体管,其耦合在所述电压供应轨和所述双向晶体管的所述第一掺杂区域之间。
3.根据权利要求1所述的超声系统,其进一步包括:
第一齐纳二极管,其具有耦合在所述双向晶体管的所述栅极和所述第一接地晶体管的漏极之间的第一阳极,和第一阴极;以及
第二齐纳二极管,其具有耦合在所述双向晶体管的所述管体和所述第二接地晶体管的漏极之间的第二阳极,和耦合到所述第一阴极的第二阴极。
4.一种控制电路,所述控制电路包括:
超声换能器端子
与所述换能器端子分离的超声接收器端子;
双向晶体管,所述双向晶体管具有:
管体区域,其具有第一导电类型,和沟道区域;
第一掺杂区域和第二掺杂区域,其具有与所述第一导电类型相反的第二导电类型,所述第一掺杂区域和第二掺杂区域被所述沟道区域分开,所述第一掺杂区域耦合到所述超声换能器,所述第二掺杂区域耦合到所述超声接收器;以及
定位在所述沟道区域上方的栅极;
第一接地晶体管,其耦合在所述双向晶体管的所述栅极和电压供应轨之间;和第二接地晶体管,其耦合在所述双向晶体管的所述管体区域和所述电压供应轨之间。
5.根据权利要求4所述的控制电路,进一步包括:
脉冲发生器逻辑电路,所述脉冲发生器逻辑电路包括:
上拉晶体管,其耦合在第二电压供应轨和所述双向晶体管的所述第一掺杂区域之间;
以及
下拉晶体管,其耦合在所述电压供应轨和所述双向晶体管的所述第一掺杂区域之间。
6.根据权利要求4所述的控制电路,其进一步包括:
第一齐纳二极管,其具有耦合在所述双向晶体管的所述栅极和所述第一接地晶体管的漏极之间的第一阳极,和第一阴极;以及
第二齐纳二极管,其具有耦合在所述双向晶体管的所述管体和所述第二接地晶体管的漏极之间的第二阳极,和耦合到所述第一阴极的第二阴极。

说明书全文

利用双向晶体管进行超声控制的方法和系统

技术领域

背景技术

[0001] 许多电子装置在没有机械运动部件的情况下实施半导体晶体管控制电的流量。半导体晶体管会随着所使用的材料、架构、电压电流的操作范围、以及大小而改变。半导体晶体管实施到电学器件中正在进行并且正在继续寻求对半导体晶体管设计、可靠性和效率的改进。
发明内容
[0002] 在至少一些实施例中,一种超声系统包括超声换能器和耦合到超声换能器的双向晶体管。双向晶体管操作以选择性地将超声换能器接地以及选择性地将超声换能器连接到超声接收器。
[0003] 根据至少一些实施例,一种用于超声装置的控制芯片,其包括双向晶体管和耦合到双向晶体管的超声换能器连接端子。控制芯片还包括耦合到双向晶体管的超声接收器连接端子。双向晶体管使电流能够选择性地从超声换能器连接端子流到超声接收器连接端子。
[0004] 根据至少一些实施例,一种方法包括通过控制逻辑激活脉冲模式,在脉冲模式期间,向换能器提供高电压电平,并且耦合到超声接收器的双向晶体管断开。该方法还包括通过控制逻辑激活归零(RTZ)模式,在RTZ模式期间,接地晶体管开关接通,并且双向晶体管接通。该方法还包括通过控制逻辑激活收听模式,在收听模式期间,接地晶体管开关断开,而双向晶体管接通。附图说明
[0005] 图1示出根据本公开的一个实施例的超声装置;
[0006] 图2示出根据本公开的一个实施例的超声控制芯片;
[0007] 图3示出根据本公开的一个实施例的双向晶体管架构;
[0008] 图4A示出根据本公开的一个实施例的NMOS双向晶体管表示;
[0009] 图4B示出根据本公开的一个实施例的PMOS双向晶体管表示;
[0010] 图4C示出根据本公开的一个实施例的向上转换(upward slew)情形,其中图4A的NMOS双向晶体管表示断开;
[0011] 图4D示出根据本公开的一个实施例的向下转换情形,其中,图4A的NMOS双向晶体管表示断开;
[0012] 图4E示出根据本公开的一个实施例的图4A的NMOS双向晶体管表示的开关接通情形;
[0013] 图4F示出根据本公开的一个实施例的图4A的NMOS双向晶体管表示的体电势控制方案。
[0014] 图5示出根据本公开的一个实施例的用于超声装置的控制逻辑;以及[0015] 图6示出根据本公开的一个实施例的一种方法。

具体实施方式

[0016] 本发明实施例涉及专用晶体管架构及其用途,例如,应用于超声系统中。在至少一些实施例中,晶体管包括在沟道的两端均配备有高电压漏极的高电压金属化物半导体场效应晶体管(MOSFET)。晶体管的管体不关联到源极(这是高电压MOSFET中的通常做法)。这些特征允许器件传导电流并且任一方向上抵抗高电压。通过改变相对于管体的栅极电势以及通过控制相对于超声换能器和接收器(当用作发送器/接收器开关时)或者发送器和地(当用作动态阻尼开关时)的电势的管体电势和栅极电势,来控制所公开的MOSFET架构的沟道导电性。所公开的晶体管架构不要求电流来维持稳定、高导电路径,因而与实现二极管桥相比是有利的。此外,所公开的晶体管架构要求潜在地使用比实现两个串联MOSFET开关更小的面积。所公开的晶体管架构可以被实现为用于超声发送器的低功率晶体管/接收器(T/R)开关,或者可以被实现在集成电路(IC)中,这得益于T/R开关和/或动态阻尼开关。
[0017] 没有限制,所公开的晶体管架构的开发意在提供一种容易控制的紧凑开关,用于向地面对超声换能器放电(例如,用于动态阻尼),或者用于将换能器连接到超声接收器(例如,用于T/R开关操作,诸如跟随脉冲)。常规高电压MOSFET在其沟道的一端上具有高电压漏极并且在其另一端上具有低电压源极。对于这种常规MOSFET架构,通过相对于其源极改变栅极电势来控制沟道导电性。通过比较,所公开的晶体管架构在其沟道的每端上均包括高电压漏极。对于所公开的晶体管架构,通过相对于管体改变栅极电势来控制沟道导电性。这允许所公开的晶体管架构双向地操作。更具体地,利用充足的正栅体(gate-to-body)电压,MOSFET(在此情况下,假定为NMOS器件)能够在任一方向上导电。所公开的晶体管架构的双向操作可以支持漏极结构允许的高电势。利用充足的低或负栅体电势,MOSFET将不传导稳态电流。
[0018] 图2示出根据本公开的一个实施例的超声装置102。如图所示,超声装置102包括超声换能器108,其由脉冲发生器逻辑106选择性地操作以产生声波。更具体地,脉冲发生器逻辑106可以包括上拉晶体管开关,其向超声换能器108选择性地提供高的正电压。附加地或者另选地,脉冲发生器逻辑106可以包括下拉晶体管开关,其向超声换能器108选择性地提供高的负电压。脉冲发生器逻辑106提供高的正电压或者高的负电压的操作由控制逻辑114控制。根据至少一些实施例,控制逻辑114命令脉冲发生器逻辑106输出高的正电压、高的负电压或者高的正电压和/或低的负电压的序列。脉冲发生器逻辑106的输出驱动超声换能器108产生一个或者更多个超声波。在脉冲发生器逻辑106驱动超声换能器108期间,双向晶体管104断开。
[0019] 在脉冲发生器逻辑106驱动超声换能器108之后,控制逻辑114通过将脉冲发生器逻辑106断开、将双向晶体管104接通并将接地晶体管开关110接通来将超声换能器108接地。在超声换能器108接地之后,控制逻辑114使能超声装置102的收听模式,其中,脉冲发生器逻辑106断开,双向晶体管104接通并且接地晶体管开关110断开。在收听模式下,经反射的超声波促使超声换能器108产生相应的电信号电信号被转发到超声接收器112,用于分析和/或成像。
[0020] 总之,超声装置102具有不同的操作模式,在此期间,脉冲发生器逻辑106、双向晶体管104和接地晶体管开关110接通或断开。例如,在空闲模式期间,控制逻辑114促使脉冲发生器逻辑106断开,而双向晶体管104和接地晶体管开关110接通。在上拉模式期间,控制逻辑114促使脉冲发生器逻辑106的上拉晶体管接通(下拉晶体管断开),而双向晶体管104和接地晶体管开关110断开。在下拉模式期间,控制逻辑114促使脉冲发生器逻辑106的下拉晶体管接通(上拉晶体管断开),而双向晶体管104和接地晶体管开关110断开。上拉模式和下拉模式驱动超声换能器108以促使超声波产生。在归零(RTZ)模式期间,控制逻辑114促使脉冲发生器逻辑106断开,而双向晶体管104和接地晶体管开关110接通。在收听模式期间,控制逻辑114使得脉冲发生器逻辑106和接地晶体管开关110断开,而双向晶体管104接通。RTZ模式准备超声换能器108用于收听模式,在此期间,超声换能器108根据经反射的超声波产生电信号并经由双向晶体管104将这些电信号转发到超声接收器112。
[0021] 如将在后面描述的,双向晶体管104可以包括在其每端上均具有高电压漏极的沟道。在这种实施例中,通过改变栅体电压电势电平来控制双向晶体管104的电流流量。因此,针对此处描述的不同控制模式,通过改变栅体电压电势,控制逻辑114可以选择性地接通和断开双向晶体管104。
[0022] 在至少一些实施例中,超声装置102的各个部件被一起实现在半导体芯片上。例如,脉冲发生器逻辑和双向晶体管可以被制造成单个半导体控制芯片的部件。图2示出根据本公开的一个实施例的超声控制芯片200。如图所示,超声控制芯片200包括脉冲发生器逻辑106、双向晶体管104、接地晶体管开关110和控制逻辑114。在可选实施例中,超声控制芯片202省略了控制逻辑114和/或接地晶体管开关110。
[0023] 如图2所示,超声控制芯片202包括各种端子(204-212)以将芯片202的内部部件与外部超声部件连接。例如,高的正电压连接端子204使外部高的正电压能够输入到脉冲发生器逻辑106。此外,高的负电压连接端子206使外部高的正电压能够输入到脉冲发生器逻辑106。如图所示,超声控制芯片202还包括超声换能器连接端子208,以将超声控制芯片208的内部部件(例如,脉冲发生器逻辑106和双向晶体管104)连接到超声换能器(例如,超声换能器108)。超声控制芯片202还包括超声接收器连接端子210,以将超声控制芯片208的内部部件(例如,双向晶体管104和接地晶体管开关110)连接到超声接收器(例如,超声接收器
112)。如图所示,超声控制芯片202还包括接地连接端子212,以将接地晶体管开关110接地。
[0024] 超声控制芯片202的内部部件和连接端子仅是示例性的,并不旨在限制其它实施例。例如,在控制器逻辑114置于芯片外部的超声控制芯片实施方式中,将提供附加连接端子以将来自控制逻辑114的信号连接到脉冲发生器逻辑106、双向晶体管104和/或接地晶体管开关110。类似地,在接地晶体管开关110置于芯片外部的超声控制芯片实施方式中,可以使用接地晶体管开关连接端子将外部接地晶体管开关连接在双向晶体管104和超声接收器连接端子210之间。
[0025] 在操作时,超声控制芯片202的双向晶体管104使电流能够选择性地从超声换能器连接端子208流到超声接收器连接端子210。在上拉控制模式期间,脉冲发生器逻辑106提供高的正电压电平到超声换能器连接端子108,而双向晶体管104断开。在下拉控制模式期间,脉冲发生器逻辑106提供高的负电压电平到超声换能器连接端子208,而双向晶体管104断开。在归零(RTZ)控制模式期间,双向晶体管104接通并且超声接收器连接端子210的输出端接地(通过将内部或外部接地晶体管开关110接通)。在收听控制模式期间,双向晶体管104接通并且超声接收器连接端子210不接地(即,接地晶体管开关110断开)。
[0026] 如先前提到的,根据本发明实施方式,双向晶体管104包括在其每端上均具有高电压漏极的沟道,并且通过改变栅体电压电势电平来控制沟道导电性。图3示出根据本公开的一个实施例的双向晶体管架构300。图3的双向晶体管架构300对应于例如针对图1和图2描述的双向晶体管104。
[0027] 如图所示,双向晶体管架构300包括沟道312和沟道312每端上的漏极306和308。沟道312上方是栅极310,其使得电流能够在漏极306和308之间在任一方向上流动,这取决于控制电压(Vctrl)的值。Vctrl也能够被设定以使漏极306和308之间没有电流流动。如图3所示,Vctrl为管体304和栅极310之间的电压电势。根据至少一些实施方式,管体304相对于衬底302是“悬浮(floated)”的,在衬底302中/上构建有管体304。隔离或“悬浮”能够通过隐埋氧化物、氧化物沟槽、或结隔离来实现。管体304从衬底302的隔离对于所公开的晶体管架构的适当工作是必要的。
[0028] 例如,在左端漏极306处于正电压(例如,30V)而右端漏极308处于负电压(例如,-50V)时,双向晶体管架构300“断开”。在此情形下,管体电势能够升高,不高于漏极308电压上的一个二极管电压降(即,右端漏极308用作常规配置的MOSFET的源极)。Vctrl用于将栅极
310偏置在例如管体304下的-5V。在此情形下,栅极310被偏置到不超过“源极”上的-43V并且沟道312断开。如果漏极端子306和308上的电压反转,则管体304将趋向于仅停留在稍微超过(超过值不大于二极管电压降)最低电势的漏极。因而,至少在准静态上,沟道312将保持断开。双向晶体管架构300、漏极306和308是“n+”,而管体304是“p-”,得到双极型晶体管特性。为了关断双极型晶体管电流流动,管体304处的电势被驱动降低到最低电势的漏极。
[0029] 例如,在栅极310相对于最低电势的漏极被正向偏置时,双向晶体管架构300“接通”。具有最高电势的漏极306、308用作常规意义上的漏极。将漏极306、308处的电势反转,也得到导电性。也存在双极型晶体管特性。利用管体304的电势相对于最低电势的漏极高,常规双极型电流流动。因为MOSFETE动作受到相对于较低漏极的管体304的电势影响,因此对管体304电势的控制是有用的。
[0030] 在至少一些实施方式中,双向晶体管架构300用作发送器/接收器(T/R)开关。在这种情况下,来自脉冲发生器逻辑的高电压使得左端漏极306周围形成耗尽区。通过施加足够大的Vctrl,沟道312断开,从而确保栅极310小于右端漏极308上的Vth。图中未示出,但要求管体304的驱动器将其电势保持足够低(相对于右端漏极308)以防止双极型电流流动。
[0031] 还可以控制Vctrl以使栅极310小于左端漏极306上的Vth。利用脉冲发生器逻辑施加高的负电压,右端漏极308周围形成耗尽区。未示出,但要求管体304的驱动器将其电势保持足够低(相对于左端漏极306)以防止双极型电流流动。
[0032] 图4A示出根据本公开的一个实施例的NMOS双向晶体管表示400A。NMOS双向晶体管表示400A示出MOSFET410A和寄生NMOS双极型器件412A,其中管体电势408A(对应于Vctrl)被控制以确保双双极型器件412A的动作是所期望的。还示出漏极402A和404A(对应于漏极306和308)和栅极406A(对应于栅极310)。
[0033] 图4B示出根据本发明的一个实施例的PMOS双向晶体管表示400B。PMOS双向晶体管表示400B示出MOSFET410B和寄生PMOS双极型器件412B,其中管体电势408B(对应于Vctrl)被控制以确保双极型器件412B的动作是所期望的。还示出了漏极40BA和404B(对应于漏极306和308)和栅极406B(对应于栅极310)。
[0034] 图4C示出向上转换情形420,其中图4A的NMOS双向晶体管表示400A断开。对于向上转换情形420,M2和M3能够接通以防止管体/基极电势上升从而接通MOS和双极型器件。同时,图4C中的齐纳二极管D1和D2防止任意过量的栅极/管体电势。只要漏极/管体结(集电极/基极结)承受的电压等于高电压源之间的差,在主动脉冲期间,M2和M3能够在任一方向上接通。这样,在脉冲期间,可以控制栅极电势和管体电势。
[0035] 图4D示出向下转换情形430,其中图4A的NMOS双向晶体管表示400A断开。在向下转换情形430中,例如,NMOS双向晶体管表示400A用作动态阻尼开关。在向下转换情形430中,如果M2在M1或M3之前下拉(M1、M2和M3旨在被同时下拉),则M2将栅极和管体下拉到NMOS双向晶体管表示400A的漏极/源极和集电极/发射极端子以下。因为漏极结承受高电压,因而将不被击穿。此外,栅极能够承受高电压(以及高的Vsg),因而在漏极处不会栅极击穿。齐纳二极管D1和D2在向下转换情形430中阻止栅体击穿。
[0036] 如果M1在M2或M3之前下拉,则MOS的管体/漏极结(双极型结构的基极发射极)正向偏置。齐纳二极管D1和D2将使得栅极降低并防止过量Vgb或Vgs。为了防止NMOS双向晶体管表示400A在向下转换期间导电,M3在一些时间点上被激活。即使M3相对于M1在接通时有延迟,将不会因结或栅极击穿而造成损害。
[0037] 图4E示出图4A的NMOS双向晶体管表示400A的开关接通情形440。为了接通NMOS双向晶体管表示400A,M4和M5(前面的图中未示出)接通。M4将栅极电势升高到5V-Vbe,或者到最大实际Vgs。同时,M5将管体(发射极)升高到0V-Vbe,以减小MOS器件上的管体效应。如果管体(发射极)升高足够高于地时,双极结构将接通并在换能器442和地之间提供电流路径,但这不是必需的。双极型结构将具有低的β,因为其发射极将被高掺杂并且其基极较厚。因而,双极型结构将不提供或者不大可能提供到地的强导电路径。然而,MOS结构将在没有任何稳态电流的情况下,提供到地的强导电路径。保持MOS结构接通所需要的双极型结构基极电流是不希望的功耗。
[0038] 总之,所公开的晶体管架构包括MOS晶体管结构和双极型晶体管结构。MOS晶体管结构具有以下特性:1)Vdg和Vsg的击穿阈值大(NMOS为正,PMOS为负);2)出于强导电性目的,要求Vgs接通;3)为断开沟道要求Vgs断开;4)Vgb的击穿阈值尽可能高并保持良好的沟道导电性。双极型晶体管结构具有以下特性:1)β不高;和2)Vcb和Veb的击穿阈值大。
[0039] 图4F示出图4A的NMOS双向晶体管表示400A的管体电势控制方案450。在管体电势控制方案450中,使用肖特基二极管控制所公开的晶体管结构中的Vbe。更具体地,管体电势控制方案450的二极管D1和D2防止基极-发射极结接通。因而防止标准双极型晶体管模式下的电流传导。这通过使图4C-图4E的M3不必要而简化了管体(基极)电势的控制。同样的技术能够应用于图4B所示的互补PMOS晶体管架构。在至少一些实施例中,肖特基二极管具有低的正向电压并承受与M1的漏极/管体二极管(在Q1的集电极/基极结处)能够承受的电压一致的反转电压。
[0040] 图5示出根据本公开的一个实施例的用于超声装置的控制逻辑114。如图所示,控制逻辑114包括空闲模式逻辑502、上拉模式逻辑504、下拉模式逻辑506、RTZ逻辑508和收听模式逻辑510。如此处描述的,空闲模式逻辑502使得空闲模式控制信号被提供给脉冲发生器逻辑106、双向晶体管104和接地晶体管开关110。如此处描述的,上拉模式逻辑504使得上拉模式控制信号被提供给脉冲发生器逻辑106、双向晶体管104和接地晶体管开关110。如此处描述的,下拉模式逻辑506使得下拉模式控制信号被提供给脉冲发生器逻辑106、双向晶体管104和接地晶体管开关110。如此处描述的,RTZ模式逻辑508使得RTZ模式控制信号被提供给脉冲发生器逻辑106、双向晶体管104和接地晶体管开关110。如此处描述的,收听模式逻辑510使得收听模式控制信号被提供给脉冲发生器逻辑106、双向晶体管104和接地晶体管开关110。
[0041] 控制逻辑114可以相对于图2的超声控制芯片202在内部或外部实现。在任一情况下,控制逻辑114可以对应于执行由处理器可存取的计算机可读存储器存储的指令的处理器。另选地,控制逻辑114可包括可编程控制器或专用集成电路。控制逻辑114的操作可以对应于状态机,其按照具体顺序经过空闲模式、上拉模式、下拉模式、RTZ模式和收听模式。在至少一些实施例中,空闲模式对应于默认模式并且其它模式作为超声序列的部分发生。此外,上拉模式和下拉模式可以是脉冲模式的部分,其中,发生单个上拉操作、单个下拉操作或者至少一个上拉操作和至少一个下拉操作的组合。控制逻辑114的不同模式的时序和持续时间可以改变,从而能够进行多种超声选择。
[0042] 图6示出根据本公开的一个实施例的方法600。如图所示,方法600包括激活脉冲模式,在脉冲模式期间,向换能器提供高电压电平并且耦合到超声接收器的双向晶体管断开(602)。在至少一些实施例中,激活脉冲模式包括向换能器提供高的正电压电平并断开双向晶体管;以及向换能器提供高的负电压电平并断开双向晶体管。在脉冲模式之后,激活RTZ模式,在其中,接地晶体管开关接通并且双向晶体管接通(块604)。最后,激活收听模式,在其中,接地晶体管开关断开而双向晶体管接通(块606)。
[0043] 在至少一些实施例中,方法600附加或另选地可以包括至少一个其它步骤。例如,方法600可以附加地包括通过将栅体电压电势电平设置为预定值或范围,在脉冲模式期间控制双向晶体管的沟道导电性。方法600可以附加地包括通过将栅体电压电势电平设置为预定值或范围,在RTZ模式期间控制双向晶体管的沟道导电性。方法600可以附加地包括通过将栅体电压电势电平设置为预定值或范围,在收听模式期间控制双向晶体管的沟道导电性。
[0044] 本领域技术人员将理解在所要求保护的本发明的范围内可以对所描述的实施例进行修改,并且许多其它实施例也是可能的。
QQ群二维码
意见反馈