Multi-processor control system for a bicycle, such as racing bicycles

【０００１】
【発明の属する技術分野】
本発明は、特に競技用自転車への適用に留意して開発された、自転車用の制御システムに関する。 いずれにせよこの適用可能性に関連して、特にはレース用自転車への適用可能性に関連して、本発明の適用領域を制限するものと解釈してはならない。
【０００２】
【従来の技術】
自転車分野において過去数年にわたり、当該手段の使用／動作に関して各種の情報が得られるよう、例えば、自動式に作動するある判断基準に基づく場合にも、ユーザによって発せられる特定の指令に基く場合にも、アクチュエータを介して当該手段の使用／動作の条件を変更するために介在することを狙って各種性格のセンサを使用する傾向が増してきている。
【０００３】
この傾向は、連続して増加する量のデータを取り出し、処理する方向において顕著であり、この結果、より精巧で連結し合ったシステムの入手の要求が高まっている。 これらのシステムは、自転車に搭載されなければならないことから、特に重量、全体寸法、電気エネルギの消費の観点において、自転車の性能に悪影響を及ぼすことがないものでなければならない。
【０００４】
【発明が解決しようとする課題】
本発明は、上述した問題点を解消し、この分野においてさらに高まると見られる前記必要性に応えることを目的としている。
【０００５】
【課題を解決するための手段】
本発明によれば、以下のような請求項に具体化された特徴を有するシステムにより達成することができる。
簡単に言えば、本発明によるシステムは、競技用自転車などの自転車の操作を制御し管理するマルチプロセッサ電子構造に基づく。
【０００６】
本発明による解決法は、自転車の機能を制御し、使用中の自転車の様子を監視するため、統合制御システムへ到達する目的でモジュール化される機能領域を特定すること、及び自転車とそのユーザとから構成されるこのシステム全体の性能の改善を図ることに基づいている。 特に、機能ユニットのモジュール化から得られるアーキテクチャは、そのシステムのフレームワークでなされる信号伝達のタイミングの注意深い評価を可能とし、同時に接続数の削減を達成する。
【０００７】
【発明の実施の形態】
本発明は添付図を参照した非制限的な方法で以下に示される。
符号１により全体が示される本発明に係るシステムは、通信チャンネルのレベルで相互に接続された一連の機能ブロックにより構成される。 前述の機能ブロックは、後に図２により詳細に示されるように自転車、例えば競技用自転車に最適化された方法で配置が可能である。
【０００８】
一般的には、システム１は基本的に以下の機能ブロックから構成される：
− システムの表示と管理のインターフェースとして機能するよう設計された第１のブロック１０と；
− ユーザ自身によりなされた要求を管理するためのインターフェースとモジュールとして機能するよう設計された第２のブロック２０と、であって、いずれもユーザによりなされた指令の実行と、様子、状態、及び／又は自転車の各種機能パラメータの変動、さらには特定の操作モード（例えばトレーニングセッションなど）の起動に関するものであり； このブロック２０は、システムの各種他の機能ブロックとの間の通信を分類する機能を行うこともでき；そして、
− 特別な機能の制御、例えばサーボ機構要素の制御、及び／又はローカル放送ネットワーク（例えば、無線ローカルエリア・ネットワーク−ＷＬＡＮとして現在知られている形式のネットワーク）による通信の交換を制御するなどの役割を遂行するよう設計された第３のブロック３０と、からなる。
【０００９】
当該ブロックの構造をより詳細に見れば、ブロック１０は通常、メインプロセッサ１０１を内蔵しており、これに対して１つあるいはそれ以上の押しボタン１０２と、さらには表示ユニット１０３とがつなげられていることが理解されよう。
【００１０】
図２に示す内容でより分かるように、ブロック１０は、自転車から選択的に取り外し可能な要素として構成されることが好ましい。 この意味で、ブロック１０は、特にブロック２０との通信に関して、基本的にいわゆる「ユーザ・オーガナイザ」として構成される更なるブロック１０ａによって、少なくとも部分的に統合可能であり、重複可能であり、競合可能であるように構成されてもよい。 後者の装置１０ａは、それ自体周知であるとみなされる。
【００１１】
ブロック２０は、その主要素として、通信を管理するためのプロセッサ２０１を含み、これには直列制御ユニット２０２が接続されている。 同じブロック２０には、例えば自転車のハンドルに配置された１つまたは複数の制御用押しボタン２８、２９（再度、図２参照）に接続される、入力を管理するための回線２０３を含むことが好ましい。 このハンドルは、ブロック２０が通常搭載される要素であり、好ましくはその中央部に取り付けられる。
【００１２】
符号２０５は、回線２０３へ接続される１つまたは複数のセンサの可能性を示している。 これらセンサは、例えば勾配センサ、高度センサ、温度センサなどである。 この種のセンサは従来技術でも知られているので、ここでは詳細に説明する必要はない。
【００１３】
これに関して、本発明は主に、システム１の全体のアーキテクチャ、ブロックで示すその構成、そして各ブロック間の通信及び相互作用を調整するために採用される様相（ｍｏｄａｌｉｔｙ）に関するものであることは留意すべきである。 したがって、本発明の詳細な説明は、主としてこれらの観点に関連するものであって、全体としては周知とみなされる個々の要素にまで（簡潔にするためという明白な理由により）言及しないものとする。
【００１４】
ブロック３０を精査することに移って、符号３１は、以下に示されるようなアクチュエータ３８、３９のような駆動装置を制御する機能を主として遂行するよう設計されたプロセッサを示す。 符号３２は、符号３２０で示すＷＬＡＮ型のローカル放送ネットワークを制御する機能を実行するよう設計された更なるプロセッサを示しており、これには１つまたは複数のセンサ４１、・・・４ｋ・・・、４ｎが接続されている。 各センサには、例えば現在では無線周辺ユニット（ＷＰＵ）と呼ばれる形式の通信インターフェース４１０、・・・４ｋ０・・・、４ｎ０のそれぞれが接続されている。
【００１５】
ここでいうセンサの数ｎ（例えば、ペダルのスピード、ペダル操作、ペダルの力、ユーザの心拍数、などを含む）や、対応するインターフェースの数はいくつであってもよい。
実際のところ、本発明に係る解決策の最も興味深い特性の１つは、他ならぬシステム１に結合されるセンサの数、及び／又は特性の選択において、非常に高い融通性を提供することである。
【００１６】
ブロック３０は、クランクセットに固定されたクランクホイールの位置を感知する変換器３６や、あるいは自転車のチェーンの動きを感知することができる変換器を有するセンサ３７のような、他のセンサや変換機からの信号をも受信できるように構成されていることが好ましい。
【００１７】
符号３６０及び３７０で示される物理ラインでそれぞれブロック３０に接続されるよう設計されているこれらセンサ／変換機に関してもまた、ＷＬＡＮネットワーク３２０中に含まれる様々なセンサに関して既に説明したことと同様な状況が見られる。
【００１８】
各種センサ４１、・・・４ｋ・・・、４ｎ及び３６、３７に関して以前に説明したものに対して基本的にデュアルとなる様相によって、この制御プロセッサ３１もまた、符号３８及び３９で示されるような様々なアクチュエータと相互作用する。 これらは、例えば自転車のギアシフト機能を制御するために前方の変速装置及び後方の変速装置に連結しているアクチュエータなどである。
【００１９】
センサ３６及び３７の場合では、アクチュエータ３８及び３９との通信は、それぞれ物理ライン３８０、３９０によって行われる。 これらのラインに対してはフィードバック・ライン３８１、３９１が接続されることが有利であり、例えばこれらを通してアクチュエータ３８及び３９は、自身の実際の位置や操作の状態をプロセッサ３１に示す。
【００２０】
それゆえ、ネットワーク３２０に接続されたセンサの場合では、センサ３６及び３７の数と性質や、アクチュエータ３８、３９のようなアクチュエータの数及び性質はどのようなものであってもよい。 通信の様相に関しても、無線ネットワーク３２０内へ１つあるいは複数のアクチュエータの挿入を意図することが可能である。
【００２１】
図２は、前述で示されたいくつか要素の自転車における可能性のある配置を示している。
ブロック１０及び２０、さらには制御ボタン２８及び２９の配置については、前に述べた。
【００２２】
ブロック３０は、ネットワーク３２０により提供される様々なセンサ４１、４２、４３などに対してほぼ中央の位置となるボトルかご直下の位置に取り付ければ好都合である。 これに関して、単に一例としてではあるが、図２ではこれらセンサの３つが、１つは前輪フォークに（センサ４１）、１つはクランクセット付近に（センサ４２）、そして１つは自転車の後輪フォークに沿ったほぼ中央位置に（センサ４３）示されていることが分かる。 ここでは単に一例として心拍数センサとして示されているセンサ４４に関しては、ネットワーク３２０にとっては、必ずしも自転車に設置されないセンサとの通信の可能性もあることが分かる。
【００２３】
センサ３６は、明らかにクランクセットに対応する位置、好ましくは下部ブラケットに対応する位置に配置されており、一方センサ３７は、 後方変速装置に対応する位置に配置されて示されており、これによってチェーンの動きが検出され得る。 アクチュエータ３８は、ここではギア・シフトを制御するアクチュエータの形式で示されている。
【００２４】
符号５０、５０Ａ、５０Ｂは、自転車に搭載されるバッテリなどの電力供給源の存在を例示するためもので、前記バッテリを充電するためのジェネレータを装着する構成も可能である。 さらにいえば、本発明に係るシステムは、長時間の寿命を持つ小型のバッテリ（例えば、時計用のバッテリ）による供給にも十分対応していることから、これらの複数のジェネレータの存在は、全てとは言わないまでも余剰である。
【００２５】
図２による表示は、図１に示す幾つかの要素が、どのように自転車に配置されるかを単に例示するのみであることは明らかであろう。 したがって、この表示は、特に自転車の機能のより進んだ監視を可能とするための機能統合の可能性に関して、これらの配置が完全なもの、及び／又は制限するものと考えてはならない。
【００２６】
システム１内にあるデータの通信及び処理に対する上述したような機能を達成するために関連する情報の量は、優先的と考えられる特定の技術を採用することにつながる。
【００２７】
各種モジュール間、特にブロック１０、２０、３０の間の接続は、好ましくは双方向性に、好ましくは直列フォーマットを使用した基準によりなされる。 これは特に、ブロック１０と２０をつなぐ通信ライン１２と、ブロック２０と３０とをつなぐ通信ライン２３に対して適用される。
【００２８】
上述接続のモードは、例えばブロック１０とブロック３０との間を直接つなぐことを避けることなど、可能な限りにおいて接続数を減らした状況でデータの送信を可能にする。
【００２９】
本質的にシステムを管理するためのブロックとして機能するよう構成されたブロック１０（いわゆる「サイクリング・コンピュータ」と呼ばれる機能に基本的に類似する）は、上述のように、好ましくは自転車から取り外し可能に形成され、その結果、取り付け、取り外しの検出が、ブロック１０自身によっても、ブロック１０と相互作用するブロック２０によっても可能である。
【００３０】
加えて、少なくとも最も重要な情報の流れに対して双方向通信に頼ることによって、各情報の流れの中で、より高い重要性があると見られる情報に対して明確な優先度を与えることが可能となり、さらには通信の予測可能性を保証することが可能となる。 その上、このシステム（特に、ブロック３０）は、電力供給源がバッテリであれジェネレータであれ、その操作状況を的確に監視することが可能である。
【００３１】
加えて、このシステムは、電力消費を最適化することができる。 これは、本出願人により同日にされた工業発明に対する２つの特許出願の詳細説明した基準にしたがって実現されることが好ましい。
【００３２】
これに関し、ブロック２０は、ブロック１０を取り出し可能に装着する要素（ブラケットなど）に取り付けられることが好ましいことは理解されよう。 このような取り付け形式は、好ましくはハンドル内に装着し得るラインを介して実施される押しボタン２８、２９と当該ブロックの通信を容易にする。
上述の構成は、ブロック２０と、既に述べたようにボトルかご直下に配置されるコンテナ内に好ましくは固定されるブロック３０との物理結合を可能にする。
【００３３】
図３のブロック図は、ブロック１０、ブロック２０、ブロック３０の間の物理結合がなされる好ましい様相をより詳細に示している。
図３に示すブロック図から、好ましくは非同期形式のプロトコール（つまり、同期化やクロック信号を必要としないもの）によって実施される双方向式の情報交換を可能にする観点から、結合の数を最小限に抑えることが好ましいことが分かる。
【００３４】
まず、ブロック１０とブロック２０をつなぐライン１２を精査すると、このラインは通常、グランド線８６に加えて、符号８４、８５で示される他の２つの線から構成されていることが分かる。 この２つの線すなわちラインは、それぞれブロック１０からブロック２０への送信と、ブロック２０からブロック１０への送信とを可能にするよう設計されている。
【００３５】
好ましくは、この複数の線８４と８５は、それぞれの結合部の受信側に接合され、この線自身とグランドとの間に配置されたレジスタ１０Ｒ、２０Ｒ１を備えている。 この複数のレジスタは、該当するブロックの間に物理結合が存在するか否かを、受信信号Ｒｘのロジック状態を評価することによって検証することを可能にする。 その信号がロジック値「０」のまま不変であれば、だれも対応する結合を駆動していないことを意味し、これは結合が存在しないことを示す。 通常の結合状態では、少なくとも一時的に、送信信号Ｔｘにより高いロジックレベル（すなわち、ロジック値「１」）で受信信号が維持される。
【００３６】
ほぼ同様な構成が、ブロック２０をブロック３０につなぐライン２３に対しても採用される。
この場合には、グランド・ラインは符号８３で、ブロック２０からブロック３０へ、及びブロック３０からブロック２０への送信を可能にする２つの線は、それぞれ符号８１、８２で示される。
この２つの線８１と８２も、それぞれの受信側の端末に接続された、物理結合の存在を評価可能に設計されたレジスタ２０Ｒ２と３０Ｒとを備えている。
【００３７】
基本的には送信ユニットの機能を持つブロック２０は、主に：
− 全ての機能ブロック１０、２０、３０が存在して互いに結合されているとの観点から、システム１が使用可能であることを検証する； 例えば、表示ユニットの機能を有するブロック１０の取り外しは、上述した方法、すなわち、レジスタ１０Ｒの取り外しによって、ブロック２０がシステム１を阻害してシステム１の全ての機能性を抑制し、あるいは少なくともブロック１０の存在にリンクする機能を抑制することから検出される；
− 情報のアップデートと、そのブロック１０への伝達（必要であれば処理の後）を可能にするため、ネットワーク３２０の制御ユニット３２の周期的なポーリングを行う；
− 例えば押しボタン２８、２９（ブロック２０に接続されるこれらの押しボタンは、簡略化のために図３には表示せず。）により発信される指令に対応した要求を処理し、当該指令（要求）を表示ユニットとして機能するブロック１０、及び／又はブロック３０を含む制御ユニット３１に伝達することを決定できるようにする、
などの役割を畑す。
【００３８】
ブロック２０の活動は、電力消費を低減するため、資源の活動化の時間を低減させる基準に基づいて管理される。
【００３９】
２つの機能ブロック３１、３２を起点するブロック３０からブロック２０へ向かう情報に関しては、既に述べている。
ブロック３１（本質的に、アクチュエータ３８、３９などのアクチュエータに相互作用する機能を担う。）は、ユニット２０から来る要請が絡む場合にのみ、すなわち、起動指令がある場合にのみ、反応する。
【００４０】
これと対称な関係で、ネットワーク３２０の管理を担うブロック３２は、ライン３５により制御器３１から送られた信号でイネーブルとされれば、ネットワーク３２０から来る情報を通信ユニット２０へ送信する。
【００４１】
この目的のために好ましくはプロトコールと物理インターフェースが使用され、これは、ブロック２０と３０との間の非同期式の双方向通信を可能にするためにライン８１、８２により送られる信号の使用に加えて、スレーブとして構成されるプロセッサ３１を起動させる目的から、プロセッサ２０１により駆動されるさらなるライン８９で入手可能な信号をも使用する。 プロセッサ３１で発生してライン３５に存在する信号は、この場合にはスレーブとして働くプロセッサ３２を制御するために、ライン８２に存在する信号を開放する機能を有する。
【００４２】
その結果、通常の操作状態では、情報はプロセッサ３２から発生し、ユニット２０に送信される。 もしブロック２０からプロセッサ３１を送る必要がある要求があれば、それは以下の手順で行われる：
− ライン８９にある信号が起動され、当該信号は、スレーブとして構成されるプロセッサ３１を起動し、やはりスレーブとして構成されるプロセッサ３２のためのライン３５を非活動化レベルにする；
− プロセッサ３２とプロセッサ２０１との間で行われる通信を完了させるために必要な予め定められた時間の経過後、ブロック２０１からの要求は、ライン８１にある信号を介してプロセッサ３１に到着する；
− プロセッサ３２によるライン８２にある信号の制御は、プロセッサ３１による信号３５のイネーブルレベルを介して再度イネーブルとなる；
− 一旦要求が実行されると、プロセッサ３１は、プロセッサ３２により、信号３５を介してライン８２にある信号の制御を要求し、その後、所定の時間経過の後、応答がプロセッサ３１からプロセッサ２０１へ送られる；
− 前記応答の送信の最後に、通常の操作状態が復帰し、ライン３２は、ライン３５を活用して得られるイネーブルを介してライン８２にある信号を制御するようイネーブルとなる。
【００４３】
再度、通信ライン２３において、ブロック３０（これには通常、電力供給源５０、５０Ａ、５０Ｂが接続される）からブロック２０への供給電圧の送達を可能とするよう設計された線９０の存在が理解されよう。 ブロック１０には、それがシステムから取り外されたときにも供給が必要とされることから、自身で電力供給源１０Ｂが入手可能となっている。
【００４４】
ブロック３０とブロック２０との間の通信は、予め規定されたボーレートでバイト・フレームにより実行されることが好ましい。 １つのフレームの形式は、プロセッサ３２によってプロセッサ２０１に発生し：他のフレームの形式は、プロセッサ３１とプロセッサ２０１に関連する。
通信は双方通行であるため、フレームの２つのメイン形式のそれぞれには、異なる状況に対する特有のサブ形式が存在する。
【００４５】
通常、当該フレームの構造は、ヘッダ・バイトを含み、これは情報を送信する源（プロセッサ３１、プロセッサ３２、プロセッサ２０１など）と、フレームの特定のフォーマットを特定することを可能とし、これらには：
− プロセッサ３２からプロセッサ２０１へ送られるデータ・ブロックと；
− ブロック３０の状態と、プロセッサ３１からプロセッサ２０１へ送られるアクチュエータの情報と；
− プロセッサ２０１からプロセッサ３１へ送られる要求と； そして／もしくは− プロセッサ２０１からプロセッサ３２へ送られる要求と、
がある。
【００４６】
その後、送信に関わるフレームの各タイプの特有のデータ・フィールドが続く。 最終の制御バイトが、通信の成功した成果を検証するために設けられる。
【００４７】
通信フレームの幾つかの例が図４から７に示されている。
この全ての図において、符号Ｈはヘッダ・バイトを、符号ＣＫは、最終の制御バイトを示す。
【００４８】
具体的に、ａ）、ｂ）、ｃ）の３つの部分に分けられた図４では、プロセッサ３２からユニット２０への情報送信に使用可能なフレームの例を示す。
例えば、図４ａ）は、ネットワーク３２０に挿入されたセンサ４１などの速度センサにより生まれたデータに関する情報をブロック２０へ送信するために使用可能なフレームを示す。
【００４９】
前記フレームにおいて、第１のフィールドＣ１は、速度センサで発生したパルス数、及び／又は、予め定められた時間基準におけるこれらパルスの平均周期の値を表示するのに使用可能である。 第２のフィールドＣ２は、ペダル操作センサなどのセンサで発生したパルスの数、及び／又は、所定時間ベースにおける平均周期の値を表示するのに使用可能である。
【００５０】
図４ｂ）は、非常に簡単なフレーム構造の可能性を示しており、ヘッダＨと制御バイトＣＫに加え、図２に示すような心拍センサ４４による測定に関する情報を送信するために使用可能な単一のフィールドＣ３を含む。
【００５１】
例えばペダル力センサから来る情報の送信に使用可能なフレームに関し、ほぼ同様な構造が図４ｃ）に示されている。 この場合においても、フレームは、ヘッダＨと制御バイトＣＫに加えて、例えばクランクセットの回転の間に記録された幾つかの値（例えば１６の力の値）を送信するために使用可能な単一のフィールドＣ４を含む。
【００５２】
図５は、より複雑なフレームの構造を示しており、ここでもヘッダＨと制御バイトＣＫに加えて、複数のフィールドＣ５からＣ８が設けられ、自転車の変速装置に結合されたアクチュエータ３８、３９の１つの作動状態に関する情報をプロセッサ３１からブロック２０へ送信するために使用可能である。
この場合において、フィールドＣ５は、状態の情報を送信するように設計され、フィールドＣ６は、 後方変速装置の位置、及び／又は前方変速装置の位置に関する情報を伝達する。 フィールドＣ７とＣ８は、 後方変速装置の位置の高さ、及び前方変速装置の位置の高さの表示を提供するために使用可能である。
【００５３】
これに代わって図６は、プロセッサ２０１からプロセッサ３１への情報の送信のために使用可能なフレーム構造を示す。 この場合においても、ヘッダＨと制御バイトＣＫに加えて、符号Ｃ９からＣ１１で示す幾つかのフィールドが設けられ、これらはそれぞれ、要求バイト（ビット位置によって異なる）、読み取り／変更されるべき所定のアドレス、及び読み取り／変更されるべき所定の値を送るように設計されている。
【００５４】
最後に、図７は、プロセッサ２０１から制御プロセッサ３２へ情報を送信するために使用可能なフレーム構造の例を示している。 この場合には、ヘッダＨに続いてフィールドＣ１２からＣ１４が設けられ、これらはそれぞれ要求コード、対応するネットワーク３２０内のアドレス、及びネットワーク３２０の一部を形成する要素の構成パラメータを送るよう設計されている。 この後に、他と同様に制御バイトＣＫが続く。
【００５５】
好ましくは、図４から７に示すフレームに含まれる各バイトは、開始ビットに対する後縁と、２つのストップ・ビットとによって特徴付けられる。
【００５６】
勿論、本発明の原則に偏ることなく、これまで説明し、図示したものに対して構成と実施の形態の詳細を広く変更することは可能であり、これによって本発明の範疇から乖離するものではない。
【００５７】
【発明の効果】
競技用自転車などの自転車の操作を制御し管理するマルチプロセッサ電子構造に基づく本発明に係るシステムによれば、重量、全体寸法、電気エネルギの消費の観点から自転車の性能に悪影響を及ぼすことなく、自転車用として益々増加する傾向にあるデータ量の取り出しと処理とを可能にする、より精巧で連結し合ったシステムを提供することができる。
【００５８】
加えて、本発明によるシステムによれば、少なくとも最も重要な情報の流れに対して双方向通信に頼ることによって、各情報の流れの中でより高い重要性があると見られる情報に対して明確な優先度を与えることが可能となり、さらには通信の予測可能性を保証することが可能となる。 その上、当該システムは、電力供給源がバッテリであれジェネレータであれ、その操作状況を的確に監視することが可能であり、電力消費を最適化することができる。
【図面の簡単な説明】
【図１】 本発明に係るシステムの全体のアーキテクチャを示すブロック図である。
【図２】 図１に示すシステムを構成する各種モジュールが、レース用自転車などの自転車に搭載可能であることを示す概略図である。
【図３】 図１に示す幾つかの要素の具体的内容を示すブロック図である。
【図４】 本発明に係るシステム内で各種信号の送信のために採用される様相の詳細図である。
【図５】 本発明に係るシステム内で各種信号の送信のために採用される様相の詳細図である。
【図６】 本発明に係るシステム内で各種信号の送信のために採用される様相の詳細図である。
【図７】 本発明に係るシステム内で各種信号の送信のために採用される様相の詳細図である。
【符号の説明】
１． システム、 １０． 第１のプロセッサ・ユニット、 １０Ｒ、２０Ｒ、３０Ｒ． センサ手段、 １２、２３． 通信チャンネル、 ２０． 第２のプロセッサ・ユニット、 ２８、２９． 制御要素、 ３０． 第３のプロセッサ・ユニット、３１． プロセッサ・ユニット、 ３２． プロセッサ、 ３５． 制御信号、 ３６、３７、４１． センサ、 ３６、３７． サブ・セット、 ３８、３９． アクチュエータ、 ４１． サブ・セット、 ５０． 電力供給源、 ２０１． 通信プロセッサ、 ２０３． 入力回路。