Interface device for communication base station

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、無線通信システムに関し、特に、IMT-2000(international mobiletelecom
munication - 2000)基地局制御に用いられる基地局インターフェース装置に関する。

【０００２】

【従来の技術】IMT-2000システムは、非同期伝送モード
(ATM: asynchronous transfer mode)方式を用いてデータを処理する。

【０００３】図1は、従来のIMT-2000基地局制御システムを示すブロック図である。

【０００４】図1に示すように、従来のIMT-2000基地局制御システムは、IMT-2000基地局(以下BTS（base trans
ceiver station）と記す)10と、BTSインターフェースサブシステム(以下BIS（BTS interface subsystem）と記す)20と、ATMスイッチ30と、ATM多重化サブシステム(以下AMS（ATM multiplexing subsystem）と記す)40と、選択/分配サブシステム(以下SDS（selection/distributio
n subsystem）と記す)50及び交換局(以下MSC（mobile s
ervices switching center）と記す)60を備えている。
また、IMT-2000基地局制御システムは、制御/シグナリングサブシステム(以下CSS（controller/signaling sub
system）と記す)70と基地局管理サブシステム(以下BEMS
（base station management subsystem）と記す)80とをさらに備えている。

【０００５】BIS 20は、BTS 10とインターフェースを行ない、ATMスイッチ30は、BIS 20から伝送されてくるATM
セルをATM方式に従ってスイッチングする。 AMS 40は、A
TMスイッチ30とMSC 60との間のインターフェースを行ない、SDS 50は、ATMセル形態の音声トラフィックデータのトランスコーディング(transcoding)を行なう。 CSS 7
0は無線資源及び呼処理等を管理し、BEMS 80は基地局と制御局に関連した全般的な動作を管理する。

【０００６】BIS 20は、4個のAFDA(ATM frame/deframe
assembly)21〜24とAMDA(ATM multiplexng/demultiplexi
ng assembly)25とを備えている。 各AFDAは、BTS 10から伝送されてくるATMセルをAAL2（ATM adaptation layer
2）のATMセルとAAL5（ATM adaptation layer 5）のATM
セルとに分離し、AMDA 25は、AFDA 21〜24から伝送されてくるATMセルを多重化し、多重化されたATMセルをATM
スイッチ30に伝送する。 また、AMDA 25は、ATMスイッチ
30から伝送されてくるATMセルを逆多重化し、逆多重化されたATMセルをAFDA 21〜24に伝送する。

【０００７】AMS 40は、ATMスイッチ30から伝送されてくるATMセルを逆多重化してセルバス43に出力する一方、セルバス43を介して伝送されてくるATMセルを多重化してATMスイッチ30に伝送する第1SMDA(selector mult
iplexer/demultiplexer assembly)41と、MSC 60から伝送されてくるATMセルを多重化してセルバス43に出力する一方、セルバス43から伝送されてくるATMセルを逆多重化する第2SMDA 42と、第1SMDA 41及び第2SMDA 42から伝送されたATMセルの種類を検査してAAL2形態の音声データATMセルをSDS 50に伝送する複数のSTIA(selector/t
ranscode interface assembly)45〜48と、これら第1SMD
A 41、第2SMDA 42、STIA 45〜48を接続するセルバス 43
とを備えている。

【０００８】SDS 50は、AMS 40とインターフェースするためのSTIA 51と、STIA 51から伝送された音声データをトランスコードするためのSTBA(selector/transcode bo
ardassembly)52とを備えている。

【０００９】図2は、図1に示したAFDA 21〜24の内部構成を示すブロック図である。

【００１０】図2に示すように、AFDA 21〜24の各々は、
4個のE1ラインインターフェース部（以下LIU（line int
erface unit)と記す）200〜203と、4個のUTOPIA(univer
saltest and operations physical interface for ATM)
機能遂行部204〜207と、4個のタイプ変換部(type conve
rsion unit)208〜211と、4:1マルチプレクサ212と、セルバスインターフェース部213とを備えている。

【００１１】LIU 200〜203は、ATM物理層機能を行ない、BTS 10に接続されているE1ラインとインターフェースを行ない、LIU 200〜203に各々接続されているUTOPIA
機能遂行部204〜207は、UTOPIAレベル1でインターフェースする。 タイプ変換部208〜211は、ATMセルのタイプをATMスイッチ可能なATMセルに変換し、逆にATMスイッチ可能なATMセルをAAL2 ATMセルに変換する。

【００１２】4:1マルチプレクサ212は、タイプ変換部20
8〜211から伝送されてくるATMセルを多重化して、多重化されたATMセルをセルバスインターフェース部213に伝送する。 また、4:1マルチプレクサ212は、セルバスインターフェース部213から伝送されてくるATMセルを逆多重化して、逆多重化されたATMセルをタイプ変換部208〜21
1に伝送する。

【００１３】セルバスインターフェース部213は、4:1マルチプレクサ212から伝送されてくるATMセルをセルバス
26とのインターフェースを介してAMDA 25に伝送する。
また、セルバスインターフェース部213は、セルバス26
を会してAMDA 25から伝送されてくるATMセルを受信する。

【００１４】図3は、図1に示したAMDA 25の内部構成を示すブロック図である。

【００１５】図3に示すように、AMDA 25は、プロセッサ
300と、8ビットセルルーチング部(cell routing)301
と、8ビットマルチプレクサ302と、階層変換部303及び2
個の8ビットUNI(user-network interface)部304、305とを備えている。

【００１６】プロセッサ300としては、例えばモトローラ社製のプロセッサMPC860が使用され、ATMセルに対してAAL5処理を行なう。 8ビットセルルーチング部301は、
セルバス26を介して伝送されてくるATMセルのルーチングを行なう。

【００１７】8ビットマルチプレクサ302は、8ビットセルルーチング部301から伝送されてくるATMセルを、プロセッサ300に伝送されるべきATMセルとATMスイッチ30に伝送されるべきATMセルとに分類する。 階層変換部303は
ATM階層変換処理を行ない、プロセッサ300が8ビットマルチプレクサ302から伝送されてくるATMセルに対してAA
L5処理を行なう。 8ビットUNI 304、305は、8ビットマルチプレクサ302とATMスイッチ30との間を、例えば155 Mb
psの速度でインターフェースする。

【００１８】以下、従来のIMT-2000基地局制御局の動作を、図1〜３を参照して説明する。

【００１９】各AFDA 21〜24に含まれている各LIU 200〜
203が、例えばPMC-Sierra社が提供するPM4314チップ、P
M7344チップ及びMPC860のようなプロセッサ（図示しない）を備えている場合について説明する。 E1ラインと電気的にインターフェースするためのPM4314チップは、ラインエンコーディング/デコーディング(line encoding
/ decoding)機能を備えており、4本のE1ラインを処理する。 PM7344チップは、4本のE1ラインに対して多重化/逆多重化の処理を行なう。 MPC860は、PM7344チップから出力されるATMセルを貯蔵して制御信号を処理する。

【００２０】BTS 10からE1ラインを介して伝送されたAT
Mセルは、PM4314チップ及びPM7344チップを介してMPC86
0に入力され、UTOPIA機能遂行部204〜207に伝送される。 UTOPIA機能遂行部204〜207は、UTOPIAレベル1のインターフェースを行ない、ATMセルをタイプ変換部208〜
211に伝送する。 タイプ変換部208〜211は、ATMセルに対してATMスイッチ可能なATMセルにタイプ変換した後、AT
Mセルを4:1マルチプレクサ212に伝送する。 ATMセルは、
セルバスインターフェース部213を介してAMDA 25に伝送される。

【００２１】AMDA 25は、4個のAFDA 21〜24から出力されたATMセルを多重化し、多重化されたATMセルをATMスイッチ30に伝送する。 ATMスイッチ30はATMセルをルーチングし、ルーチングされたATMセルはAMS 40に伝送される。 AMS 40は、音声データに該当するATMセルをSDS 50
に伝送し、その他のATMセルをMSC 70に伝送する。

【００２２】しかし、従来のBIS 20では、ATMセルタイプ変換が4個のAFDA 21〜24によって行なわれ、AMDA 25
とATMスイッチ30との間のインターフェースも行なわれる。 従って、主制御機能が分散され、セルバスインターフェースのような不必要な機能が繰り返される問題点がある。 また、AFDA 21〜24は各LIU 200〜203、及びタイプ変換部208〜211を含んでいるため、チップの大きさが増大する問題点がある。

【００２３】

【発明が解決しようとする課題】本発明は、上記した問題点を解決するために、案出されたものであって、BIS
の主制御機能を集中化して、分散制御における不必要な機能の重複を除去したIMT-2000基地局制御システムにおける基地局インターフェース装置を提供することを目的とする。

【００２４】

【課題を解決するための手段】上記目的を達成するため、本発明にかかる基地局とATMスイッチとの間のインターフェースを行う通信基地局インターフェース装置は、前記基地局から伝送されたATMセルをタイプ変換し、該タイプ変換されたATMセルを前記ATMスイッチに伝送する複数のASSを備えている。

【００２５】

【発明の実施の形態】以下、本発明の属する技術分野における通常の知識を有する者が本発明の技術的思想を容易に実施できる程度に詳細に説明するために、本発明の好ましい実施の形態を添付した図面を参照して説明する。

【００２６】図4は、本発明にかかるBISを備えたIMT-20
00基地局制御システムを示すブロック図である。

【００２７】図4に示すように、本発明にかかるBIS 410
はASS 411〜414を備え、各ASS 411〜414は、ATMセルをA
TMスイッチ可能にするために、BTS 400からE1ラインを介して伝送されてくるATMセルのタイプ変換を行ない、A
TMスイッチ420とインターフェースを行なう。 図4には4
個のASS 411〜414を示しているが、ASSの個数はE1ラインの本数により決定される。 ここで、図１と同じ符号を付したものは、従来の技術の説明において説明したものと同じものであり、説明を省略する。

【００２８】図5は、図4に示したASS 411〜414の内部構成を示すブロック図である。

【００２９】図5に示すように、ASS 411〜414の各々は、BIS 410の動作を制御するプロセッサ512と、複数の
E1インターフェース部500〜503と、複数のATM物理層遂行部504〜507と、RX(reception)タイプ変換部508と、RX
マルチプレクサ509と、TX(transmission)マルチプレクサ510と、TXタイプ変換部511と、物理層遂行部513と、
光送受信部(optical transceiver) 514とを備えている。

【００３０】E1インターフェース部500〜503は、E1ラインを介して伝送されているデータを修復し、エンコードしてE1フレームデータを出力する。

【００３１】ATM物理層遂行部504〜507は、E1フレームデータからATMセルを取り出し、ATMセルヘッダ(ATM cel
l header)に対してエラー訂正処理を行ない、セルレートデカップリング(cell rate decoupling)処理を行なう。 また、ATM物理層遂行部504〜507は、ATMスイッチ42
0からのデータをE1インターフェース部500〜503及びE1
ラインを介してBTS 400に伝送する。

【００３２】RXマルチプレクサ509は、内部信号に該当するATMセルをプロセッサ512に伝送し、それ以外のATM
セルをRXタイプ変換部508に伝送する。

【００３３】RXタイプ変換部508は、RXマルチプレクサ5
09から伝送されてくるATMセルをAAL5 ATMセルとAAL2 AT
Mセルとに分類する。 この場合、RXタイプ変換部508は、
AAL5ATMセルをRXマルチプレクサ509にバイパスし、AAL2
ATM セルをAAL2' ATMセルに変換した後、AAL2' ATMセルをRXマルチプレクサ509に伝送する。

【００３４】TXマルチプレクサ510は、内部信号に該当するATMセルをプロセッサ512に伝送し、その他のATMセルをTXタイプ変換部511に伝送する。

【００３５】TXタイプ変換部511は、TXマルチプレクサ5
10から伝送されてくるATMセルをAAL5 ATMセルとAAL2 AT
Mセルとに分類する。 この場合、TXタイプ変換部511は、
AAL5ATMセルをTXマルチプレクサ510にバイパスし、AAL
2' ATMセルをAAL2ATMセルに変換した後、AAL2 ATMセルをTXマルチプレクサ510に伝送する。

【００３６】物理層遂行部513は、例えば155Mbpsの速度でATMセルに対して物理層機能を行なう。 ここで、ATMセルは、RXマルチプレクサ509と光送受信部514との間で伝送される。

【００３７】光送受信部514は、物理層遂行部513からデータを受信してATMスイッチ420に伝送し、また、ATMスイッチ420からデータを受信して物理層遂行部513に伝送する。

【００３８】ここで、E1インターフェース部の個数は、
ASSにより制御されるE1ラインの全本数により決定される。 各E1インターフェース部は、4本のE1ラインを制御し得る。

【００３９】例えば、各E1インターフェース部500〜503
はPM4314チップを備えて構成され、各ATM物理層遂行部5
04〜507はPM7344チップを備えて構成され、物理層遂行部513はPM5346チップを備えて構成され得る。

【００４０】以下、IMT-2000基地局制御システムにおけるBIS 410の動作について説明する。

【００４１】まず、ATMセルがBTS 400からATMスイッチ4
20に伝送される場合における、BIS410のインターフェース機能について説明する。

【００４２】E1インターフェース部500〜503がBTS 400
から4本のE1ラインを介してATMセルを受信した場合、E1
インターフェース部500〜503は、データ修復及びエンコーディングを行ない、E1フレームデータをATM物理層遂行部504〜507に伝送する。 次に、ATM物理層遂行部504〜
507は、E1フレームデータからATMセルを取り出し、ATM
セルヘッダに対するエラー訂正処理及びセルレートデカップリング処理を行なう。

【００４３】RXマルチプレクサ509は、取り出されたATM
セルを受信すると、この取り出されたATMセルを分類する。 この場合、RXマルチプレクサ509は、内部信号に該当するATMセルをプロセッサ512に伝送し、その他のATM
セルはRXタイプ変換部508に伝送する。

【００４４】RXタイプ変換部508は、受信したATMセルを
AAL2 ATMセルとAAL5 ATMセルとに分類する。 この場合、
AAL5 ATMセルはRXマルチプレクサ509にバイパスされ、A
AL2ATMセルはATMスイッチ可能なAAL2' ATMセルに変換される。 ここで、AAL2' ATMセルは、ユーザに関するAAL2
ATMセル上のマルチユーザサウンドデータを抽出することによって作られる。 このAAL2' ATMセルは、RXマルチプレクサ509に再び伝送される。

【００４５】RXマルチプレクサ509は、受信されたATMセルを例えば155Mbpsの速度で物理層遂行部513に伝送し、
物理層遂行部513は、ATMセルを光送受信部514を介してA
TMスイッチ420に伝送する。

【００４６】次に、ATMセルがATMスイッチ420からBTS 4
00に伝送される場合における、BIS410のインターフェース機能について説明する。

【００４７】ATMセルがATMスイッチ420から光送受信部5
14を介して物理層遂行部513に伝送されると、物理層遂行部513はATMセルをTXマルチプレクサ510に伝送する。
この場合、内部制御信号に該当するATMセルはプロセッサ512に伝送され、その他のATMセルはTX タイプ変換部5
11に伝送される。

【００４８】次に、TXタイプ変換部511において、ATMセルのうち、AAL5 ATMセルはTXマルチプレクサ510にバイパスされ、ALL2' ATMセルはAAL2 ATMセルに変換されてT
Xマルチプレクサ510に伝送される。 TXマルチプレクサ51
0は、TXタイプ変換部511から伝送されたATMセルを逆多重化してATM物理層遂行部504〜507に伝送する。 次に、A
TMセルは、該当するATM物理層遂行部と該当するE1インターフェース部を介してBTS 400に伝送される。

【００４９】本発明の技術思想は、上記した好ましい実施の形態によって具体的に示されたが、上記した実施の形態は説明のためのものであって、制限のためのものではない。 また、本発明の属する技術分野における通常の専門家であるならば、本発明の技術思想の範囲内で種々の変更が可能である。

【００５０】

【発明の効果】上記したように、BISにおいて、ATMセルタイプ変換及びATMスイッチインターフェースを行なう複数のASSを備えることによって、主制御機能を集中化して分散制御における不必要な機能の重複を防止することができる。

【図面の簡単な説明】

【図１】 従来のIMT-2000基地局制御システムの概略構成を示すブロック図である。

【図２】 図１に示したAFDAの内部構成を示すブロック図である。

【図３】 図１に示したAMDAの内部構成を示すブロック図である。

【図４】 本発明にかかるBISを備えているIMT-2000基地局制御システムの概略構成を示すロック図である。

【図５】 図４に示したASSの内部構成を示すブロック図である。

【符号の説明】

５００〜５０３ E1インターフェース部 ５０４〜５０７ ATM物理層遂行部 ５０８ RXタイプ変換部 ５０９ RXマルチプレクサ ５１０ TXマルチプレクサ ５１１ TXタイプ変換部 ５１２ プロセッサ ５１３ 物理層遂行部 ５１４ 光送受信部