부호분할이동통신시스템에서 경분할모드를 위한 전송형식조합표시 비트의 심벌 매핑 장치 및 방법

부호분할이동통신시스템에서 경분할모드를 위한 전송형식 조합표시 비트의 심벌 매핑 장치 및 방법{APPARATUS AND METHOD FOR SYMBOL MAPPING TFCI BITS FOR A HARD SPLIT MODE IN A CDMA MOBILE COMMUNICATION}

본 발명은 부호분할다중접속 이동통신시스템에서 경분할모드를 위한 전송장치 및 방법에 관한 것으로, 특히 전송형식조합표시비트들을 전송하기 위한 매핑장치 및 방법에 관한 것이다.

통상적으로 하향 공유채널(Downlink Shared Channel, 이하 "DSCH"라 칭한다)은 여러 사용자가 시간을 분할하여 사용하는 공유채널이다. 상기 DSCH는 각 사용자마다 전용 채널(Dedicated Channel: 이하 "DCH"라 칭한다.)과 함께 설정된다. 상기 DCH는 물리 채널(Physical Channel)인 DPDCH(Dedicated Physical Data Channel : 이하 DPCH라 칭함)로 전송되며, 상기 DPCH는 전용 물리 제어 채널( Dedicated Physical Control Channel : 이하 DPCCH라 칭함)과 전용 물리 데이터 채널(Dedicated Physical Data Channel :이하 DPDCH라 칭함)이 시분할(Time Division)로 결합한 형태로 구성되어 있다.

상기 DSCH는 물리 하향 공유 채널(Physical Downlink Shared Channel :이하 "PDSCH"라 칭함)로 전송되고, 상기 PDSCH를 위한 채널 제어 정보는 상기 DPCH중의 DPCCH로 전송된다. 상기 DPCCH로 전송되는 제어 정보는 단말기로부터의 상향 송신 전력을 제어하는 전력 제어 명령어(Transmitted Power Control command : 이하 "TPC"라 칭함), 기지국으로부터 단말기로의 채널 변화 추정, 송신 전력의 측정, 슬랏 동기 획득에 사용되는 파일럿필드(Pilot Field) 및 전송형식 조합 표시 비트 (Transport Format Combination Indicator: 이하 "TFCI"라 칭함)에 대한 정보가 있다. 상기 정보들 중에 TPC 및 파일럿(Pilot)은 PDSCH 및 DPCH의 물리 제어 정보로 사용되고, 상기 정보들 중 TFCI는 DSCH 및 DPDCH로 전송되는 데이터의 정보 특성(예를 들면, 정보 전송 속도, 서로 다른 정보의 조합, 즉 음성 정보와 패킷 정보의조합전송 등)을 나타내는데 사용한다.

상기에서 말한 바와 같이 TFCI는 물리채널(DSCH, DPDCH)로 전송되는 데이터의 정보 특성을 나타내는 제어정보로서 10비트의 길이를 가지고 있고, 32 비트로 부호화되어 나타내어진다. 즉, 데이터 정보량에 관한 정보는 10비트로 표현되고, 이를 물리 채널로 전송 시에는 32비트로 구성하여 전송하게 된다.

상기 TFCI가 물리 채널로 전송되는 방법은 하기의 설명과 같다. 이는 비동기 이동통신 방식(UMTS)의 표준인 3GPP의 Technical Specification 25.212에 기술되어 있는 내용이다.

상기 TFCI가 물리 채널로 전송되는 방법에 대한 설명의 편의를 돕기 위해 하기의 용어를 정의한다.

a _k = 전송조합정보 k번째 비트(Information bit) (0 ≤k ≤9)

b _l = 전송조합정보 l번째 부호비트(Coded Bit) ( 0 ≤l ≤31 )

d _m = 전송조합전송 m번째 전송 부호비트(Transmitted coded Bit)

상기 a _k 는 상기 DPDCH로 전송되는 데이터의 전송률 및 데이터의 종류와 조합을 나타내는 정보로 10비트로 이루어지며, 상기 b _l 은 상기 a _k 를 부호화 한 비트로 32비트로 이루어지고, 상기 d _m 는 상기 b _l 이 DPCCH를 통해서 전송되는 비트로서 조건에 따라 m의 값이 달라진다.

상기 d _m 의 수가 결정되는 조건은 DPCCH의 전송 모드, DPCH의 전송율에 의해결정된다. 상기 DPCCH의 전송 모드라 함은 정상전송모드(Normal transmission mode)와 압축전송모드(Compressed transmission mode)가 있다. 상기 압축전송모드는 하나의 RF 송수신기를 가지는 단말기가 다른 주파수 대역에서 측정을 하고자 하는 경우 사용된다. 상기 압축전송모드의 동작은 현재 주파수 대역에서 전송을 잠시 중단하여, 다른 주파수 대역에서 단말기가 측정을 할 수 있도록 한다. 상기 전송 휴지 기간동안 전송될 데이터를 전송 휴지기간 전 혹은 그 직후에 압축해서 전송한다.

상기 d _m 의 수를 결정하는 조건들 중 하나인 DPCH의 전송율이라 함은 DPCH의 물리 전송 속도를 말하는 것으로서 데이터의 확산율(Spreading Factor : 이하 "SF"라 칭함)에 의해 결정된다. 상기 SF의 범위는 512부터 4까지이며, 상기 전송율은 15 Kbps에서 1920 Kbps까지이다. 상기 SF가 클수록 데이터 전송율은 작아진다. 상기 DPCH의 전송율에 의해 d _m 의 수가 결정되는 이유는 상기 DPCH의 전송율에 따라 DPCCH의 TFCI비트가 전송되는 TFCI 필드의 크기가 달라지기 때문이다.

상기에서 설명한 d _m 의 수의 결정조건들 각각에 대해서 전송되는 d _m 의 수를 구해보면 하기와 같다.

A1. 정상 전송 모드이고, DPCH의 전송율이 60 Kbps보다 작은 경우

상기 d _m 의 수를 결정하는 조건이 상기 A1과 같은 경우 d _m 의 수는 30이 된다. 3GPP의 표준에서 물리채널의 기본 전송단위는 무선 프레임(Radio Frame)이다. 상기 무선 프레임은 10ms길이를 가지고, 15개의 타임 슬랏(time slot)으로 구성되어 있다. 상기 각 타임 슬랏에는 TFCI를 전송하는 필드가 있는데, 상기 A1의 경우에는 각 타임 슬랏에 있는 TFCI 전송 필드의 수가 2개이므로, 하나의 무선 프레임동안 전송될 수 있는 TFCI 전송 부호 비트의 수는 30이 된다. 따라서 전송 조합 정보 비트 a _k 에 따른 전송 조합 부호 비트 b _l 의 수가 32가 되더라도, 실제 전송되는 TFCI 필드의 제약으로 인해 b ₃₀ 과 d ₃₁ 의 마지막 두 전송 조합 정보 비트는 전송되지 않는다.

A2. 정상 전송 모드이고, DPCH의 전송율이 60 Kbps보다 높은 경우

상기 d _m 의 수를 결정하는 조건이 상기 A2와 같은 경우에는 하나의 타임 슬랏내의 TFCI 필드의 길이가 8비트로 이며, 하나의 무선 프레임동안 DPCCH로 전송될 수 있는 d _m 의 총 수는 120이 된다. 상기 d _m 의 총수가 120인 경우에 b _l 이 d _m 에 반복적으로 전송되게 된다. 즉 하기와 같은 형태로 전송된다.

상기 A2와 같은 경우 0번부터 23번까지의 b _l 비트는 4번 반복되고, 24번부터 31번까지의 b _l 비트는 3번 반복되어 전송된다.

A3. 압축 전송 모드이고, DPCH의 전송율이 60Kbps 이하인 경우와 전송율이 120Kbps인 경우 일부.

상기 d _m 의 수를 결정하는 조건이 상기 A3의 경우에는 하나의 타임 슬랏에서TFCI 필드의 길이가 4비트이며, 압축 전송 모드에 사용되는 타임 슬랏의 수에 따라 하나의 무선 프레임에 전송될 수 있는 TFCI의 수가 달라지게 된다. 상기 압축전송 모드에서 전송 휴지가 되는 타임 슬랏의 수는 최소 1에서 최대 7개이고,d _m 의 수는 32에서 56이다. 상기 변화되는 d _m 에서 실제로 전송 조합 부호 비트가 전송될 d _m 의 수를 최대 32로 제한하여, 0부터 31까지의 b _l 모두가 전송될 수 있도록 하였으며, 그 외의 d _m 에서는 b _l 을 전송하지 않도록 처리한다.

A4. 압축 전송 모드이고, DPCH의 전송율이 120Kbps이상이거나, 전송율이 60KBS인 경우의 일부

상기 d _m 의 수를 결정하는 조건이 상기 A4의 경우에서는 하나의 타임 슬랏에서 TFCI 필드의 길이는 16비트이며, 압축 전송 모드에 사용되는 타임 슬랏의 수에 따라 하나의 무선 프레임에 전송될 수 있는 TFCI의 수가 달라지게 된다. 상기 압축전송 모드에서 전송 휴지가 되는 타임 슬랏의 수는 최소 1에서 최대 7개이고, d _m 의 수는 128에서 244이다. 상기 변화되는 d _m 에서 실제로 전송 조합 부호 비트가 전송될 d _m 의 수를 최대 128로 제한하여, 0부터 31까지의 b _l 이 4 번 반복되어 전송될 수 있도록 하였으며, 그 외의 d _m 에서는 b _l 을 전송하지 않도록 처리한다.

상기 A3과 상기 A4의 압축 모드 전송에서는 전송 휴지기간에서 최대한 떨어진 구간에 d _m 을 배치하여 상기 d _m 의 전송이 최대한 신뢰도를 가질 수 있도록 한다.

상기 A1, A2, A3, A4와 같은 경우는 TFCI가 DPCH의 데이터 전송 조합과 종류를 가리키는 경우에 사용하는 방법이다. 상기 DPCH와 PDSCH를 전송하게 되어, 상기 TFCI가 DSCH를 위한 TFCI와 DPCH를 위한 TFCI로 나뉘어 전송하게 되는 방법은 크게 두 가지로 나뉘어 질 수 있다.

첫 번째 방법이 경분할모드(Hard Split Mode : 이하 "HSM"이라 칭함)에 대한 방법이고, 두 번째 방법이 논리분할모드( Logical Split Mode : 이하 "LSM"이라 칭함)에 대한 방법이다.

상기 DCH를 위한 TFCI는 TFCI(field 1) 또는 제1TFCI라 칭하고, DSCH를 위한 TFCI는 TFCI(field 2) 또는 제2 TFCI라 칭한다.

상기 LSM 방법의 경우 상기 TFCI(field 1)과 TFCI(field 2)를 하나의 TFCI로 하여 (32,10) 리드뮬러 코드(sub-code second order Reed Muller Code)로 부호화(coding)하여 전송한다. 상기 TFCI(field 1)와 TFCI(field 2)는 전송형식 조합표시 정보 10 비트(bit)를 다양한 비율로서 나타낸 후, 10 비트(bit)를 하나의 블록 코딩(block coding), 즉 (32,10) 리드뮬러 코드(sub-code second order Reed Muller Code)로 부호화하여 상기 A1, A2, A3, A4 각각의 경우에 맞게 전송한다. 상기 다양한 비율은 1:9 또는 2:8 또는 3:7 또는 4:6 또는 5:5 또는 6:4 또는 7:3 또는 8:2 또는 9:1 등이 될 수 있다. 상기 제1TFCI 정보비트와 상기 제2TFCI 정보비트의 합은 10이 안될 수 있다. 상기 LSM 방법에서는 상기 제1TFCI 정보비트와 상기 제2TFCI 정보비트의 합이 10비트가 안 되는 경우에는 모자라는 비트 수만큼 0을 삽입한다. 따라서, (32,10) 리드뮬러 코드로 부호화하여 상기 제1TFCI 정보비트와 상기 제2TFCI 정보비트를 전송할 수 있도록 한다.

상기 HSM 방법의 경우 상기 TFCI(field 1)와 TFCI(field 2)는 각각 5 비트씩으로 나타내어지고, 각각의 정보는 (16,5) 이중직교부호(Bi-Orthogonal code)를 이용하여 출력한 후, 상기 각각의 16 비트들을 번갈아 가며 상기 A1, A2, A3, A4의 경우에 맞게 전송한다. 상기 HSM 방법에서는 상기 제1TFCI 정보비트와 상기 제2TFCI 정보 비트의 최대 수가 각각 5로 한정이 되어 상기 제1 TFCI 정보비트 혹은 상기 제2TFCI 정보비트의 수가 5를 넘으면 사용하지 못하는 단점도 있다. 따라서, 상기 제1TFCI 정보 비트와 상기 제2TFCI 정보 비트의 수가 각각 5비트 미만이면 빈 자릿수만큼 0을 삽입함으로서 각각 (16,5) 이중직교부호를 사용하여 부호화되어 전송된다.

도 1은 종래의 HSM 방법에 따른 송신기의 구조를 나타내는 도면이다.

먼저, 5비트의 DCH를 위한 TFCI(field 1)비트들이 (16,5) Bi-Orthogonal 부호기 100에 입력되면 상기 부호기 100은 상기 5비트의 DCH를 위한 TFCI(field 1)비트들을 부호화하여 16심벌의 부호화 심벌들을 멀티플렉서 110으로 출력한다. 동시에 5비트의 DSCH를 위한 TFCI(field 2) 비트들이 (16,5)Bi-Orthogonal 부호기 105에 입력되면 상기 부호기 105는 상기 5비트의 DSCH를 위한 TFCI(field 2) 비트들을 부호화하여 16 심벌의 부호화 심벌들을 상기 멀티플렉서 110으로 출력한다. 그러면, 상기 멀티플렉서 110은 상기 부호기 100에서 출력된 16 심벌의 부호화 심벌들과 상기 부호기 105에서 출력된 16 심벌의 부호화 심벌들을 시간적으로 다중화하여 32 심벌을 배열하여 출력한다. 그러면, 상기 출력된 32심벌은 다시 멀티플렉서 120으로 입력되어, 동시에 입력된 기타신호들과 시간적으로 다중화 되어진 후 확산기 130으로 출력된다. 상기 기타신호는 TPC, 파일럿 등이 될 것이다. 상기 확산기 130은 확산부호 생성기 135로부터 입력되어진 확산부호로 확산하여 출력한다. 상기와 같은 확산되어진 신호들은 다시 스크램블러 140에 입력되고, 상기 스크램블러 140은 스크램블링 부호 생성기 145로부터 입력되어진 스크램블링 부호로 스크램블되어 출력되어진다.

상기 설명된 LSM의 방법에서는 UE가 소프트 핸드 오버 지역에 위치하고 있는 경우 사용상의 제약이 발생하는데 그에 대한 이유는 하기의 설명과 같다. 설명의 편의를 위하여 3GPP의 무선 전송망에 대한 설명을 간략히 하면, 무선 접속망(Radio Access Network : 이하 "RAN"이라 칭함)은 무선망 제어기(Radio Network controller : 이하 "RNC"라 칭함)와 RNC의 제어를 받는 node B 및 가입자장치(User Equipment : 이하 "UE"라 칭함)로 구성된다. 상기 RNC는 기지국 제어기의 역할을 하고, 상기 node B는 기지국의 역할을 하며, 상기 UE는 단말기의 역할을 한다. 상기 RNC는 UE와의 관계에 따라 서빙 무선망 제어기(Serving Radio Network Controller : 이하 "SRNC"라 칭한다)와 제어 무선망 제어기(Control Radio Network Controller : 이하 "CRNC"라 칭함)로 나뉠 수 있다. 상기 S-RNC는 UE가 등록되어 있는 RNC로서 UE에게 보낼 데이터나 UE로부터 송신된 데이터를 처리하고, UE를 제어하는 역할을 한다. 상기 C-RNC는 UE가 현재 연결되어 있는 RNC로서 UE와 S-RNC를 연결해 주는 역할을 한다.

UE와 송수신을 하는 Node B들이 서로 다른 RNC 에 속해 있는 경우, DSCH를전송하지 않는 Node B들에서는 DSCH용 TFCI 부호 비트들의 값을 알 수 없어 UE에게 TFCI를 올바로 전송해 줄 수 없다.

상기 설명된 HSM에서는 DSCH를 위한 TFCI정보 비트와 DCH를 위한 TFCI 정보 비트를 각각 독립적으로 부호화하기 때문에 UE가 TFCI를 수신하여 복호하는 것에는 아무런 문제가 없다 하지만, 현재 3GPP의 HSM은 DCH용과 DSCH용 TFCI의 정보량은 각각 5 비트씩 고정되어 32개의 정보를 나타낼 수 있게 할당되어 있으므로, DCH나 DSCH를 위한 전송형식 조합표시 정보가 더 필요한 경우 HSM을 사용할 없다.

상기한 바와 같은 문제점을 해결하기 위한 본 발명의 목적은 부호분할다중접속 이동통신시스템에서의 전송형식조합표시비트들 송/수신하기 위한 장치 및 방법을 제공함에 있다.

본 발명의 다른 목적은 부호분할다중접속 이동통신시스템에서의 전송형식조합표시 부호 심벌들을 물리채널에 매핑하기 위한 장치 및 방법을 제공함에 있다.

본 발명의 또 다른 목적은 부호분할다중접속 이동통신시스템에서 소정 비율을 가지는 전용채널용 전송형식조합표시 부호 심벌들과 공유채널용 전송형식조합표시 부호 심벌들을 물리채널에 매핑하는 장치 및 방법을 제공함에 있다.

본 발명의 또 다른 목적은 부호분할다중접속 이동통신시스템에서 물리채널에 매핑되어 전송되는 전송형식조합표시 부호 심벌들을 수신하는 장치 및 방법을 제공함에 있다.

본 발명의 또 다른 목적은 부호분할다중접속 이동통신시스템에서 물리채널에 매핑되어 전송되는 소정 비율을 가지는 전용채널용 전송형식조합표시 부호 심벌들과 공유채널용 전송형식조합표시 부호 심벌들을 수신하는 장치 및 방법을 제공함에 있다.

상기한 바와 같은 목적을 달성하기 위한 제1견지에 있어, 본 발명은 k 비트의 제1전송형식조합표시(TFCI) 비트들과 (10-k) 비트의 제2전송형식조합표시(TFCI) 비트들을 각각 부호화하는 이동통신시스템의 송신장치에서 상기 부호화로 인해 출력되는 32개의 제1전송형식조합표시 부호 심벌들과 제2전송형식조합표시 부호 심벌들을 무선 프레임에 매핑하는 방법에 있어서, 상기 무선 프레임의 전송모드와 전송율에 대응하여 상기 제1전송형식조합표시 부호 심벌들과 상기 제2전송형식조합표시 부호 심벌들이 균등한 간격으로 분포하도록 다중화하여 32개의 부호화 심벌들을 출력하는 과정과, 상기 무선 프레임의 전송모드와 전송율에 의해 결정되는 하나의 무선 프레임에 매핑 가능한 부호 심벌들의 수를 만족하도록 상기 다중화된 32개의 부호 심벌들을 상기 무 선 프레임에 매핑하는 과정을 포함함을 특징으로 한다.

상기한 바와 같은 목적을 달성하기 위한 제2견지에 있어, 본 발명은 이동통신시스템의 송신장치에서 제1전송형식조합표시 비트들과 제2전송형식조합표시 비트들을 무선 프레임을 통해 전송하는 장치에 있어서, k 비트의 상기 제1전송형식조합표시(TFCI) 비트들을 소정 제1부호율로 부호화하여 3k+1개의 제1전송형식조합표시 부호 심벌들을 출력하고, (10-k) 비트의 상기 제2전송형식조합표시(TFCI) 비트들을 소정 제2부호율로 부호화하여 (31-3k)개의 제2전송형식조합표시 부호 심벌들을 출력하는 적어도 하나의 부호화기와, 상기 무선 프레임의 전송모드와 전송율에 대응하여 상기 제1전송형식조합표시 부호 심벌들과 상기 제2전송형식조합표시 부호 심벌들이 균등한 간격으로 분포하도록 다중화한 후 상기 다중화한 부호 심벌들을 하나의 무선 프레임을 통해 � ��송 가능한 부호 심벌들의 수에 대응하여 출력하는 부호 심벌 배치기를 포함함을 특징으로 한다.

상기한 바와 같이 목적을 달성하기 위한 제3견지에 있어, 본 발명은 이동통신시스템의 송신장치에서 제1전송형식조합표시 비트들과 제2전송형식조합표시 비트들을 무선 프레임을 통해 전송하는 방법에 있어서, k 비트의 상기 제1전송형식조합표시(TFCI) 비트들을 소정 제1부호율로 부호화하여 3k+1개의 제1전송형식조합표시 부호 심벌들을 출력하는 과정과, (10-k) 비트의 상기 제2전송형식조합표시(TFCI) 비트들을 소정 제2부호율로 부호화하여 (31-3k)개의 제2전송형식조합표시 부호 심벌들을 출력하는 과정과, 상기 무선 프레임의 전송모드와 전송율에 대응하여 상기 제1전송형식조합표시 부호 심벌들과 상기 제2전송형식조합표시 부호 심벌들이 균등한 간격으로 다중화하는 과정과, 상기 다중화한 부호 심벌들을 하나의 무선 프레임을 통해 전송 가능한 부호 심벌들의 수에 대응하여 출력하는 과정을 포함함을 특징으로 한다.

상기한 바와 같은 목적을 달성하기 위한 제4견지에 있어, 본 발명은 전용채널을 위한 3k+1개의 제1전송형식조합표시 부호 심벌들과 하향 공유채널을 위한 31-3k개의 제2전송형식조합표시 부호 심벌들을 수신하는 이동통신시스템의 수신장치에서 k 비트의 제1전송형식표시 비트들과 10-k 비트의 제2전송형식표시 비트들을 복호하는 장치에 있어서, 상기 k 값에 의해 전용물리제어채널을 통해 전송되는 상기 제1전송형식조합표시 부호 심벌들과 상기 제2전송형식조합표시 부호 심벌들을 분리하여 재배열하는 부호 심벌 재배치기와, 상기 제1전송형식조합표시 부호 심벌들을 복호하여 상기 k 비트의 제1전송형식조합표시 비트들을 출력하고, 상기 제2전송형식조합표시 비트들을 복호하여 상기 10-k 비트의 제2전송형식조합표시 비트들을 출력하는 적어도 하나의 복호기를 포함함을 특징으로 한다.

상기한 바와 같은 목적을 달성하기 위한 제5견지에 있어, 본 발명은 전용채널을 위한 3k+1개의 제1전송형식조합표시 부호 심벌들과 하향 공유채널을 위한 31-3k개의 제2전송형식조합표시 부호 심벌들을 수신하는 이동통신시스템의 수신장치에서 k 비트의 제1전송형식표시 비트들과 10-k 비트의 제2전송형식표시 비트들을 복호하는 방법에 있어서, 상기 k 값에 의해 전용물리제어채널을 통해 전송되는 상기 제1전송형식조합표시 부호 심벌들과 상기 제2전송형식조합표시 부호 심벌들을 분리하여 재배열하는 과정과, 상기 제1전송형식조합표시 부호 심벌들을 복호하여 상기 k 비트의 제1전송형식조합표시 비트들을 출력하는 과정과, 상기 제2전송형식조합표시 비트들을 복호하여 상기 10-k 비트의 제2전송형식조합표시 비트들을 출력하는 과정을 포함함을 특징� ��로 한다.

도 1은 종래의 경분할모드(HSM : Hard Split Mode)에 따른 기지국 송신기의 구조를 도시한 도면.

도 2는 본 발명에 따른 기지국 송신기의 일 예를 도시한 도면.

도 3은 본 발명에 따른 기지국 송신기의 다른 예를 도시한 도면.

도 4는 도2와 도 3에 사용된 부호기의 내부 도면.

도 5는 FDD 하향 무선 프레임 구조를 도시한 도면.

도 6은 도 2에 적용된 심벌 배치기의 일 예의 내부 구조를 도시한 도면.

도 7은 도 3에 적용된 선별 출력기의 일 예의 내부 구조를 도시한 도면.

도 8은 도 3에 적용된 심벌 배치기의 일 예의 내부 구조를 도시한 도면.

도 9는 본 발명에 따른 단말기 수신기의 일 예를 도시한 도면.

도 10은 본 발명에 따른 단말기 수신기의 다른 예를 도시한 도면.

도 11은 본 발명의 수신기에 사용되는 복호기의 일 예를 나타내는 도면.

도 12는 본 발명에서 제 1 TFCI 와 제 2 TFCI 에 사용할 부호를 선택하는 방법을 도시한 도면.

도 13은 본 발명에 따른 부호기와 심벌 배치기의 다른 예를 보이고 있는 도면.

도 14는 본 발명에 따른 부호기와 심벌 배치기의 또 다른 예를 보이고 있는 도면.

도 15는 본 발명에 따른 부호기와 심벌 배치기의 또 다른 예를 보이고 있는 도면.

도 16은 본 발명의 실시 예에 따른 부호화 동작에 있어서의 제어 흐름을 보이고 있는 도면.

도 17은 본 발명의 실시 예에 따른 복호화 동작에 있어서의 제어 흐름을 보이고 있는 도면.

도 18은 본 발명의 실시 예에 따른 심벌 배치기의 서로 다른 두 가지 예를 보이고 있는 도면.

도 19는 본 발명의 실시 예에 따른 부호 심벌 배치기의 다른 예를 보이고 있는 도면.

이하 본 발명의 일 실시 예를 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.

한편, 본 발명의 실시 예는 본 발명의 주된 내용을 구체화하기 위하여 필요한 것이며, 본 발명의 내용을 제한하지는 않는다. 또한, 본 발명의 실시 예를 설명함에 있어 앞에서 설명한 구성요소와 동일한 동작을 하는 다른 도면의 구성요소는 이전과 동일한 도면 참조번호를 사용하고 있음에 주의하여야 할 것이다.

본 발명은 HSM 방법의 경우 총 10 비트(bit)의 정보비트들을 1:9, 2:8, 3:7, 4:6, 5:5, 6:4, 7:3, 8:2, 9:1 등의 비율로 DCH를 위한 정보비트와 DSCH를 위한 정보비트로 나누어서 나타낸 후 각각에 대하여 코딩(coding)을 적용할 수 있도록 하는 장치 및 방법을 제공함에 있다. 또한 본 발명은 제1TFCI 정보비트와 제2TFCI 정보비트의 수가 10비트가 되지 않는 경우, 상기 제1TFCI 정보비트 혹은 상기 제2TFCI 정보비트를 신뢰도를 높여 부호화할 수 있는 장치 및 방법을 제공한다. 또한, 상기 제1TFCI 정보비트와 상기 제2TFCI 정보비트를 동시에 신뢰도를 높여 부호화할 수 있는 장치 및 방법을 제공한다.

먼저, 본 발명에서 제1TFCI 정보비트의 수와 제2TFCI 정보비트의 수의 합이 10이 될 경우, 사용될 수 있는 부호기에 대해서 상술한다.

하나의 무선 프레임에서는 전술한 조건들인 A1, A2, A3, A4의 경우에 따라 각각 30개, 120개, 32개, 128개의 TFCI 부호 심벌들이 전송된다. 상기 경우들에 있어서 반복 전송되는 경우를 제외하면 기본 부호율은 10/32이며, A1의 경우는 물리 채널의 전송 제약에 따라 부호율이 10/30이 된다. 따라서 상기의 DSCH용 TFCI 정보비트와 DCH용 TFCI정보비트가 1:9, 2:8, 3:7, 4:6, 5:5, 6:4, 7:3, 8:2, 9:1 등의 일정 비로 나누어질 때, 상기와 같은 비율로 부호 심벌의 개수를 나누어 부호율을일정하게 유지시키는 것이 자연스럽다. 상기 부호율을 일정하게 유지시키는 것은 (32,10)의 기본 부호율을 유지시켜 주는 방법이다. 상기 HSM에서 서로 다르게 부호화되는 DSCH용 TFCI와 DCH용 TFCI의 부호이득을 유지될 수 있도록 하는 것은 상기 DSCH용 TFCI와 DCH용 TFCI가 각각 부호화되더라도, (32,10)의 부호율을 유사하게 유지시켜 줌으로서 부호이득을 일정하게 유지시켜 주려는 것에 이유가 있다. 상기와 같이 입력비트들의 비율에 따라 부호비트의 수를 일정하게 나누어주는 예를 A1의 조건을 가정하여 설명하면 하기와 같다.

상기 A1의 경우, 10비트의 정보비트들이 1:9로 나누어질 경우, 30 부호심벌의 출력 심벌은 3:27로 나누어지고, 10비트의 정보비트들이 2:8로 나누어질 경우, 30 부호심벌의 출력 심벌은 6:24로 나누어진다. 또한, 10비트의 정보비트들이 3:7로 나누어질 경우, 30 부호심벌의 출력 심벌은 9:21로 나누어지고, 10비트의 정보비트들이 4:6으로 나누어질 경우, 30 부호심벌 출력 심벌은 12:18로 나누어지는 것이 바람직하다. 하지만 상기의 A2, A3, A4의 조건인 경우는 32 부호 심벌들이 모두 전송되거나 32 부호심벌들이 반복적으로 전송되기 때문에 상기 A1과 같이 부호심벌들이 정확하게 나누어 질 수 없다.

따라서 본 발명의 실시 예에서는 입력비트의 비들에 대응하여 정의되는 부호심벌의 부호율들을 하기 <표 1>과 같이 나타낼 수 있다.

상기 전술한 <표 1>에서 입력비트의 비에 따라 결정되는 부호율의 결정 기준은 하기의 설명과 같다. 전술한 A1, A2, A3, A4 중에서 제일 많이 사용되는 경우인 A1의 실질적인 부호율 (30,10)에 최소 요구치를 두어 제1TFCI의 부호율과 제2TFCI의 부호율을 최소 1/3로 하여 부호 심벌의 합을 30으로 한 후, 남는 두 개의 부호 심벌들을 제1TFCI의 부호 심벌과 제2TFCI의 부호 심벌에 각각 할당시킨다. 따라서, 제1TFCI의 부호율과 제2TFCI의 부호율을 동시에 증가시키거나 혹은 남는 두 개의 부호화 심벌을 제1TFCI의 부호 심벌 혹은 제2TFCI의 부호 심벌로 하여 제1TFCI의 부호율 혹은 제2TFCI의 부호율을 증가시킨다. 상기 부호율의 결정 기준 중에서 제1TFCI 혹은 제2TFCI의 부호율만을 증가시키는 경우는 제1TFCI의 부호율만을 높여성능을 높여주거나 혹은 제2TFCI의 부호의 성능을 높일 필요가 있는 경우 사용되며, 제약 조건은 제1TFCI부호 심벌의 수와 제2TFCI 부호 심벌의 수의 총 합이 32가 되어야 한다는 것이다.

상기 <표 1>에 보이는 부호 중 입력 비트의 비가 결정되면 부호 심벌의 비에 따라 3가지의 부호 방법들 중 한가지가 사용되게 된다.

본 발명에서는 상기 <표 1>에서 보이고 있는 각각의 부호율들에 의해 부호화를 수행할 수 있는 부호기에 대해서 설명한다.

상기 <표 1>을 참조하여 살펴보면, 입력비트의 비(정보량의 비, 즉 제1TFCI 비트와 제2TFCI 비트의 비)가 1:9인 경우에는 부호 심벌의 비가 3:29, 4:28 또는 5:27이 되도록 한다. 상기 입력비트의 비가 2:8인 경우에는 부호 심벌의 비가 6:26, 7:25 또는 8:24가 되도록 하며, 상기 입력비트의 비가 3:7인 경우에는 부호 심벌의 비가 9:23, 10:22 또는 11:21이 되도록 한다. 상기 입력비트의 비가 4:6인 경우에는 부호 심벌의 비가 12:20, 13:19 또는 14:18이 되도록 하며, 상기 입력비트의 비가 6:4인 경우에는 부호 심벌의 비가 18:14, 19:13 또는 20:12가 되도록 하며, 상기 입력비트의 비가 7:3인 경우에는 부호 심벌의 비가 21:11, 22:10 또는 23:9가 되도록 한다. 상기 입력비트의 비가 8:2인 경우에는 부호 심벌의 비가 24:8, 25:7 또는 26:6이 되도록 하며, 상기 입력비트의 비가 9:1인 경우에는 부호 심벌의 비가 27:5, 28:4 또는 29:3이 되도록 한다.

따라서, 본 발명에서는 정보량의 비율이 1:9일 경우, {(3,1)부호기, (29,9)부호기}, {(4,1)부호기, (28,9) 부호기} 혹은 {(5,1)부호기, (27,9)부호기}가 필요하다. 정보량의 비율이 2:8일 경우, {(6,2)부호기, (26,8)부호기}, {(7,2)부호기, (25,8)부호기} 혹은 {(8,2)부호기, (24,8)부호기}가 필요하다. 정보량의 비율이 3:7일 경우, {(9,3)부호기, (23,7)부호기}, {(10,3)부호기, (22,7)부호기} 혹은 {(11,3)부호기, (21,7)부호기}가 필요하다. 정보량의 비율이 4:6일 경우, {(12,4)부호기, (20,6)부호기}, {(13,4)부호기, (19,6)부호기} 혹은 {(14,4)부호기, (18,6)부호기}가 필요하다. 따라서, 상기 24가지의 부호기들과 현재 사용하고 있는 (16,5)부호기와 (32,10)부호기 등을 고려해서, 성능 면에서 우수하고, 하드웨어의 복잡도를 줄이기 위해 상기의 18가지 부호기들이 한 가지 구조로 동작할 수 있는 부호기가 필요하다.

통상적으로 선형 오류정정부호(Linear Error Correcting Code)의 성능을 나타내는 척도(measure)로서는 오류정정부호의 부호어(code word)의 해밍 거리(Hamming distance) 분포가 있다. 이는 각각의 부호어에서 0이 아닌 심벌의 개수를 의미한다. 즉, 0111이 어떤 부호어라면 이 부호어에 포함된 1의 개수, 즉 상기 부호어의 해밍거리는 3이다. 이 때, 여러 부호어의 해밍거리 값들 중 가장 작은 값을 최소거리(dmin; minimum distance)라고 칭한다. 상기 선형 오류정정부호(Linear Error Correcting Code)에 있어서 상기의 최소거리가 클수록 오류정정 성능이 우수한데, 이는 참조문헌 "The Theory of Error-Correcting Codes" - FJMacwilliams, NJA Sloane, North-Holland에서 상세히 개시하고 있다.

또한, 하드웨어 복잡도를 위해서 상기 서로 다른 길이의 부호기를 한가지 부호기 구조로 동작시키기 위해서는 가장 큰 길이의 부호, 즉, (32,10) 부호를 단축화(Shortening)하는 것이 바람직하다. 그러나, 상기 단축화(Shortening) 방법을 사용하기 위해서는 부호심벌의 천공이 필요한데, 상기 부호를 천공함에 있어, 천공 위치에 따라서 상기 부호의 최소거리가 달라진다. 따라서, 상기 천공된 부호가 최적의 최소거리를 가지도록 하는 천공위치를 구하는 것이 바람직하다.

예를 들어, 상기 <표 1>에서 보이고 있는 여러 가지 부호율들 중 하나인 (7,2)부호로써 가장 최적의 부호는 (3,2) 심플렉스 부호를 3번 반복하고, 마지막 두 부호심벌들을 천공하여 사용하는 것이 최소거리 관점에서 가장 바람직할 것이다. 이때, 상기 (3,2) 심플렉스 부호의 입력정보비트와 상기 입력정보비트에 의해 출력되는((3,2) 심플렉스 부호어간의 관계는 하기 <표 2>과 같다.

따라서, 상기 입력정보비트와 상기 (3,2) 심플렉스 부호어를 3번 반복하고, 마지막 두 부호 심벌들을 천공함으로서 얻게 되는 (7,2) 부호어간의 관계는 하기 <표 3>과 같다.

그러나 상기와 같은 (3,2) 심플렉스 부호어를 3번 반복하고, 마지막 두 부호심벌들을 천공한 부호어는 기존에 사용하고 있는 (16,4) 리드뮬러(Reed Muller) 부호를 단축화(Shortening)함으로써 구현 할 수 있다.

이하, 상기 단축화(Shortening) 방법에 대해서 예를 들어 설명한다. 먼저, (16,4) 리드뮬러(Reed Muller) 부호는 입력정보비트수인 4개의 길이 16인 기저 부호어의 선형 결합인데, 이 중 2비트만 입력이 된다고 함은 4개의 길이 16인 기저 부호어들 중 2개의 기저 부호어들만의 선형결합을 사용하고, 나머지의 기저 부호어들은 사용하지 않는 다는 것이다. 또한, 상기와 같이 기저 부호어들의 사용을 제한한 후, 상기 16인 길이 중 9개의 심벌들을 천공하면, 상기 (16,4)부호기를 사용하여, (7,2)부호기를 동작시킬 수 있다. 하기에 나타나는 <표 4>는 상기에서 설명한 단축화(Shortening)를 설명한다.

상기 <표 4>를 참조하면, 먼저 모든 (16,4) 부호어들은 굵은 체로 쓰여있는 길이 16인 4개의 기저 부호어들의 선형결합이다. 이 때, 상기 (6,2) 부호를 얻기위해서는, 상기 4개의 기저 부호어들 중 상위 2개의 기저 부호어들만을 사용하면, 나머지 12개의 기저 부호어들은 자동적으로 쓰이지 않게 된다. 따라서, 상위 4개의 기저 부호어들만을 사용하게 된다. 또한, 상기 상위 4개의 기저 부호어들 중 길이 7인 기저 부호어를 만들려면 9개의 심벌들을 천공하여야 한다. 상기 <표 4>에서 (*)로 표시된 부분을 천공하고 나머지 7개의 부호심벌들을 모으면 상기 <표 3>에서 나타낸 (3,2)심플렉스 부호를 3번 반복하고, 마지막 두 부호 심벌들을 천공한 부호어를 얻을 수 있다.

따라서, 하기에서는 (32,10) Sub-code of the Second order Reed Muller code를 단축화(Shortening)하여, 정보량의 비가 1:9일 경우에 사용되어지는 {(3,1) 최적부호, (29,9) 최적부호}, {(4,1) 최적부호, (28,9) 최적부호} 및 {(5,1) 최적부호, (27,9) 최적부호}를 만드는 부호기의 구조와, 정보량의 비가 2:8일 경우에 사용되어지는 {(6,2) 최적부호, (26,8) 최적부호}, {(7,2) 최적부호, (25,8) 최적부호} 및 {(8,2) 최적부호, (24,8) 최적부호}를 만드는 부호기의 구조와, 정보량의 비가 3:7일 경우에 사용되어지는 {(9,3) 최적부호, (23,7) 최적부호}, {(10,3) 최적부호, (22,7) 최적부호} 및 {(11,3) 최적부호, (21,7) 최적부호}를 만드는 부호기의 구조와, 정보량의 비가 4:6일 경우에 사용되어지는 {(12,4) 최적부호, (20,6) 최적부호}, {(13,4) 최적부호, (19,6) 최적부호} 및 {(14,4) 최적부호, (18,6) 최적부호}를 만드는 부호기� �� 구조와, 정보량의 비가 5:5일 경우에 사용되어지는 {(16,5) 최적부호, (32,10) 최적부호}를 만드는 부호기의 구조에 대해서 실시 예를 통해서 설명되어질 것이다. 또한, 이에 대응하는 복호기의 구조에 대해서 실시 예를 통해 설명할 것이다.

1. 송신기의 제1실시 예

하기에 나타날 실시 예는 HSM방법에서 각각 5 비트(bit)로 구성되는 정보량을 LSM 방법의 경우와 같이 10 비트(bit)를 1:9, 2:8, 3:7, 4:6, 5:5, 6:4, 7:3, 8:2 또는 9:1 등의 비율로 나누어 나타낸 후 각각에 대하여 코딩(coding)을 적용할 수 있도록 하는 장치 및 방법을 나타낸다.

도 2는 본 발명의 실시 예에 따른 송신기 구조의 일 예를 도시한다.

상기 도 2를 참조하면, 상기 정보량의 비에 의해 배분되어진 DSCH용 TFCI비트와 DCH용 TFCI비트가 부호기 200과 205에 각각 입력된다. 여기서 상기 DSCH용 TFCI비트는 TFCI(field 1) 또는 제1TFCI가 될 수 있으며, DCH용 TFCI비트는 TFCI(field2) 또는 제2TFCI비트가 된다. 상기 DSCH용 TFCI비트는 상기 제1TFCI비트 발생기 250에서 발생되며, DCH용 TFCI비트는 상기 제2TFCI비트 발생기 255에서 발생된다. 그리고 상기 제1 및 제2TFCI비트는 정보량의 비에 따라 상기한 바와 같이 각각 다른 비율을 갖는다. 또한 상기 정보량의 비에 따른 부호어의 길이 설정 값인 부호길이 정보를 나타내는 길이 제어신호가 부호기 200과 부호기 205에 입력된다. 상기 부호길이 정보는 부호길이정보 발생기460에서 발생되며, 이때 상기 부호길이 정보는 상기 제1TFCI 및 제2TFCI비트의 길이에 따라 가변되는 값을 갖는다.

이 때, 정보량의 비가 6:4일 경우, 상기 부호기 200은 상기 6비트의 DSCH용 TFCI비트가 입력됨과 동시에 (20,6) 부호기, (19,6) 부호기 또는 (18,6) 부호기로 동작하도록 하는 길이 제어신호를 입력받아서 상기 3개의 부호기들 중 하나의 부호기로 동작한다. 상기 부호기 205는 상기 4비트의 DCH용 TFCI비트가 입력됨과 동시에 (12,4) 부호기, (13,4) 부호기 또는 (14,4) 부호기로 동작하도록 하는 길이 제어신호를 입력받아서 상기 3개의 부호기들 중 하나의 부호기로 동작한다. 또한, 정보량의 비가 7:3일 경우, 상기 부호기 200은 상기 7비트의 DSCH용 TFCI비트가 입력됨과 동시에 (23,7) 부호기, (22,7) 부호기 또는 (21,7) 부호기로 동작하도록 하는 길이 제어신호를 입력받아서 상기 3개의 부호기들 중 하나의 부호기로 동작한다. 상기 부호기 205는 상기 3비트의 DCH용 TFCI비트가 입력됨과 동시에 (9,3) 부호기, (10,3) 부호기 또는 (11,3) 부호기로 동작하도록 하는 길이 제어신호를 입력받아서 상기 3개의 부호기들 중 하나의 부호기로 동작한다. 또한, 정보량의 비가 8:2일 경우, 상기 부호기 200은 상기 8비트의 DSCH용 TFCI비트가 입력됨과 동시에 (26,8) 부호기, (25,8) 부호기 또는 (24,8) 부호기로 동작하도록 하는 길이 제어신호를 입력받아서 상기 3개의 부호기들 중 하나의 부호기로 동작한다. 상기 부호기 205는 상기 2비트의 DCH용 TFCI비트가 입력됨과 동시에 (6,2) 부호기, (7,2) 부호기 또는 (8,2) 부호기로 동작하도록 하는 길이 제어신호를 입력받아서 상기 3개의 부호기들 중 하나의 부호기로 동작한다. 또한, 정보량의 비가 9:1일 경우, 상기 부호기 200은 상기 9비트의 DSCH용 TFCI비트가 입력됨과 동시에 (29,9) 부호기, (28,9) 부호기 또는 (27:9) 부호기로 동작하도록 하는 길이 제어신호를 입력받아서 상기 3개의 부호기들 중 하나의 부호기로 동작한다. 상기 부호기 205는 상기 1비트의 DCH용 TFCI비트가 입력됨과 동시에 (3:1) 부호기, (4,1) 부호기 또는 (5:1) 부호기로 동작하도록 하는 길이 제어신호를 입력받아서 상기 3개의 부호기들 중 하나의 부호기로 동작한다. 상기 제어신호에서 지켜져야 할 것은 제1TFCI 비트와 제2TFCI 비트에 대응한 출력의 총 합이 반드시 32가 되어야 한다는 것이다. 즉, 상기 제1TFCI 부호기가 (4,1) 부호기가 된다면 상기 제2TFCI 부호기는 (28,9 ) 부호기가 되어야지 (29,9) 부호기나 (27,9) 부호기가 될 수 없다는 것이다. 만약, 상기 제2TFCI 부호기가 (29,9) 부호기가 된다면 b ₁ 의 수가 33이 되며, 상기 제2TFCI 부호기가 (27,9) 부호기가 되면 b ₁ 의 수가 31이 되어 종래 (16,5) 부호기가 2개 사용되거나 혹은 (32,10) 부호기가 사용되는 경우와 호환성이 없어진다. 또한, 실제 b ₁ 이 d _m 에 매핑되는 경우에도 종래의 부호기와 호환이 되지 않는다.

전술한 바와 같이 동작하는 부호기들 200과 205의 상세 구성은 도 4에서 보이고 있는 바와 같다. 즉, 상기 도 2에서 보이고 있는 제1TFCI 비트와 제2TFCI 비트 각각을 위한 부호기들 200과 205는 상기 도 4의 구조를 가진다. 하지만, 제1TFCI 부호기와 제2TFCI 부호기는 시간차를 두어 제1TFCI 부호어와 제2TFCI 부호어를 생성한다면 하나의 부호기로서 구현될 수 있다. 상기 시간차를 두어 제1TFCI 부호어와 제2TFCI 부호어를 생성하는 송신기의 구조는 도 3에 도시되어 있다.

먼저, 상기 도 2를 참조하여 제1TFCI 비트와 제2TFCI 비트의 정보량의 비가 1:9 인 경우를 예로 하여 본 발명의 실시 예에 따른 부호기의 동작을 보다 구체적으로 설명하면 다음과 같다.

상기 정보량의 비가 1:9인 경우에 부호기 200의 경우 (3,1) 부호기로 동작하고, 부호기 205는 (29,9) 부호기로 동작하거나, 부호기 200의 경우 (4,1) 부호기로동작하고, 부호기 205는 (28,9) 부호기로 동작하거나 혹은 부호기 200의 경우 (5,1) 부호기로 동작하고, 부호기 205는 (27,9) 부호기로 동작한다.

이하, 상기 도 4를 참조하여 (3,1) 부호기의 동작과 (29,9) 부호기의 동작, (4,1) 부호기의 동작과 (28,9) 부호기의 동작 및 (5,1) 부호기의 동작과 (27,9) 부호기의 동작을 살펴보면 다음과 같다.

첫 번째로, (3,1) 부호기의 동작을 살펴보면, 1비트의 입력비트로서 a0이 입력되고, 나머지 입력비트들인 a1, a2, a3, a4, a5, a6, a7, a8, a9는 0으로 입력된다. 그러면 상기, 입력비트 a0은 승산기 410으로, 입력비트 a1은 승산기 412로, 입력비트 a2는 승산기 414로, 입력비트 a3은 승산기 416으로, 입력비트 a4는 승산기 418로, 입력비트 a5는 승산기 420으로, 입력비트 a6은 승산기 422로, 입력비트 a7은 승산기 424로, 입력비트 a8은 승산기 426으로, 입력비트 a9는 승산기 428로 입력된다. 이와 동시에 월시부호 생성기 400은 기저 부호어 W1 = 10101010101010110101010101010100을 생성하여 상기 승산기 410으로 출력하면, 상기 승산기 410은 상기 입력비트 a0을 상기 기저 부호어와 심벌 단위로 승산하여 배타적 가산기 440으로 출력한다. 그리고, 상기 월시부호 생성기 400은 그 외의 기저 부호어 W2, W4, W8, W16을 생성하여 각각 승산기 412, 414, 416, 418로 출력하고, 1 부호생성기 402는 전부 1인 기저 부호어(1 시퀀스)를 생성하여 승산기 420으로 출력한다. 한편, 마스크 생성기 404는 그 외의 기저 부호어들 M1, M2, M4, M8을 생성하여 각각 승산기 422, 424, 426, 428로 출력한다. 하지만, 상기 승산기 412, 414, 416, 418, 420, 422, 424, 426, 428에 입력되어진 상기 입력비트a1,a2,a3,a4,a5,a6,a7,a8,a9가 0이기 때문에, 상기 승산기 412, 414, 416, 418, 420, 422, 424, 426, 428은 0을 출력한다. 따라서, 상기 승산기들로부터의 출력은 배타적 가산기 440의 출력에 아무런 영향을 주지 못한다. 즉, 상기 배타적 가산기 440이 승산기 410, 412, 414, 416, 418, 420, 422, 424, 426, 428로부터의 출력 값들을 모두 배타적 가산하여 출력하여도, 상기 승산기410으로부터의 출력 값이 그대로 출력된다. 그러면 상기 배타적 가산기 440으로부터 출력된 32개의 심벌들은 천공기 460으로 입력된다. 또한, 이와 동시에 부호 길이정보 460이 제어기 450에 입력되면 상기 제어기 450은 상기 부호 길이정보에 대응한 천공위치의 제어신호를 천공기 460에 출력한다. 그러면, 상기 천공기 460은 상기 제어기 400에서 출력된 제어신호에 따라 상기 입력된 0번째부터 31번째까지의 총 32개의 부호 심벌들 중, 1, 3, 5, 6, 7, 8, 9, 10, 11, 12, 13, 14, 15, 16, 17, 18, 19, 20, 21, 22, 23, 24, 25, 26, 27, 28, 29, 30, 31 번째 부호 심벌들을 천공하여 상기 32개의 부호 심벌들 중 29개의 심벌들이 천공된 3개의 부호 심벌들을 출력한다.

두 번째로, (29,9) 부호기의 동작을 살펴보면, 9비트의 입력비트들이 입력되면, 상기 입력비트들은 각각 a0, a2, a3, a4, a5, a6, a7, a8로 하고, 나머지, a9는 0으로 채운다. 그러면 상기 입력비트 a0은 승산기 410으로, 상기 입력비트 a1은 승산기 412로, 상기 입력비트 a2는 승산기 414로, 상기 입력비트 a3은 승산기 416으로, 상기 입력비트 a4는 승산기 418로, 상기 입력비트 a5는 승산기 420으로, 상기 입력비트 a6은 승산기 422로, 상기 입력비트 a7은 승산기 424로, 상기 입력비트 a8은 승산기 426으로, 상기 입력비트 a9는 승산기 428로 입력된다. 이와 동시에 월시부호 생성기 400은 기저부호어 W1 = 10101010101010110101010101010100을 생성하여 상기 승산기 410으로 출력하고, 기저부호어 W2 = 01100110011001101100110011001100을 생성하여 상기 승산기 412로 출력하고, 기저부호어 W4 = 00011110000111100011110000111100을 생성하여 상기 승산기 414로 출력하고, 기저부호어 W8 = 00000001111111100000001111111100을 생성하여 상기 승산기 416으로 출력하고, 기저부호어 W16 = 00000000000000011111111111111101을 생성하여 상기 승산기 418로 출력한다. 상기 승산기 410은 심벌 단위로 상기 기저부호어 W1과 상기 입력비트 a0을 승산하여 배타적 가산기 440으로 출력하고, 상기 승산기 412는 심벌 단위로 상기 기저부호어 W2와 상기 입력비트 a1을 승산하여 상기 배타적 가산기 440으로 출력하고, 상기 승산기 414는 심벌 단위로 상기 기저부호어 W4와 상기 입력비트 a2를 승산하여 상기 배타적 가산기 440으로 출력하고, 상기 승산기 416은 심벌 단위로 상기 기저부호어 W8과 상기 입력비트 a3을 승산하여 상기 배타적 가산기 440으로 출력하고, 상기 승산기 418은 심벌 단위로 상기 기저부호어 W16과 상기 입력비트 a4를 승산하여 상기 배타적 가산기 440으로 출력한다. 또한, 1 부호생성기 402는 전부 1인 길이 32의 기저 부호어(1시퀀스)를 생성하여 상기 승산기 420으로 출력하면, 상기 승산기 420은 심벌 단위로 상기 기저부호어 1 시퀀스와 상기 입력비트 a5를 승산하여 상기 배타적 가산기 440으로 출력한다. 마스크 생성기 440은 기저부호어 M1 = 0101 0000 1100 0111 1100 0001 1101 1101을 생성하여 상기 승산기 422로 출력하고, 기저부호어 M2 = 0000 0011 1001 1011 1011 0111 0001 1100을 생성하여 상기 승산기 424로 출력하고, 기저부호어 M4 = 0001 01011111 0010 0110 1100 1010 1100을 생성하여 상기 승산기 426으로 출력한다. 상기 승산기 422는 심벌 단위로 상기 기저부호어 M1과 상기 입력비트 a6을 승산하여 상기 배타적 가산기 440으로 출력하고, 상기 승산기 424는 심벌 단위로 상기 기저부호어 M2와 상기 입력비트 a7을 승산하여 상기 배타적 가산기 440으로 출력하고, 상기 승산기 426은 심벌 단위로 상기 기저부호어 M4와 상기 입력비트 a8을 승산하여 상기 배타적 가산기 440으로 출력한다. 그리고, 상기 마스크 생성기 404는 그 외의 기저부호어 M8을 생성하여 상기 승산기 428로 출력하지만, 상기 승산기 428에 입력되어진 상기 입력비트 a9가 0이기 때문에, 상기 승산기 428의 출력은 상기 배타적 가산기 440의 출력에 영향을 주지 못한다. 즉, 상기 배타적 가산기 440이 상기 승산기 428로부터의 출력 값들을 모두 배타적 가산하여 출력하여도, 상기 승산기 410, 412, 414, 416, 418, 420, 422, 424, 426으로부터의 출력 값을 배타적 가산한 결과만이 출력된다. 그러면, 상기 배타적 가산기 440으로부터 출력된 32개의 심벌들은 천공기 460으로 입력된다. 이와 동시에 부호 길이정보가 제어기 450에 입력되면 상기 제어기 450은 상기 부호 길이전보에 대응한 천공위치의 제어신호를 천공기 460에 출력한다. 그러면, 상기 천공기 460은 상기 제어기 400에서 출력된 제어신호에 따라 상기 입력된 0번째부터 31번째까지의 총 32개의 부호 심벌들 중, 6, 10 , 11번째 부호 심벌들을 천공하여 상기 32개의 부호 심벌들 중 6, 10 , 11번째의 부호 심벌 3개의 심벌들이 천공된 29개의 부호화 심벌들을 출력한다.

세 번째로, (4,1) 부호기의 동작을 살펴보면, 1비트의 입력비트로서 a0이 입력되고, 나머지 입력비트들인 a1, a2, a3, a4, a5, a6, a7, a8, a9는 0으로 입력된다. 그러면 상기, 입력비트 a0은 승산기 410으로, 입력비트 a1은 승산기 412로, 입력비트 a2는 승산기 414로, 입력비트 a3은 승산기 416으로, 입력비트 a4는 승산기 418로, 입력비트 a5는 승산기 420으로, 입력비트 a6은 승산기 422로, 입력비트 a7은 승산기 424로, 입력비트 a8은 승산기 426으로, 입력비트 a9는 승산기 428로 입력된다. 이와 동시에 월시부호 생성기 400은 기저 부호어 W1 = 10101010101010110101010101010100을 생성하여 상기 승산기 410으로 출력하면, 상기 승산기 410은 상기 입력비트 a0을 상기 기저 부호어와 심벌 단위로 승산하여 배타적 가산기 440으로 출력한다. 그리고, 상기 월시부호 생성기 400은 그 외의 기저 부호어 W2, W4, W8, W16을 생성하여 각각 승산기 412, 414, 416, 418로 출력하고, 1 부호생성기 402는 전부 1인 기저 부호어(1 시퀀스)를 생성하여 승산기 420으로 출력한다. 한편, 마스크 생성기 404는 그 외의 기저 부호어들 M1, M2, M4, M8을 생성하여 각각 승산기 422, 424, 426, 428로 출력한다. 하지만, 상기 승산기 412, 414, 416, 418, 420, 422, 424, 426, 428에 입력되어진 상기 입력비트 a1,a2,a3,a4,a5,a6,a7,a8,a9가 0이기 때문에, 상기 승산기 412, 414, 416, 418, 420, 422, 424, 426, 428은 0을 출력한다. 따라서, 상기 승산기들로부터의 출력은 배타적 가산기 440의 출력에 아무런 영향을 주지 못한다. 즉, 상기 배타적 가산기 440이 승산기 410, 412, 414, 416, 418, 420, 422, 424, 426, 428로부터의 출력 값들을 모두 배타적 가산하여 출력하여도, 상기 승산기410으로부터의 출력 값이 그대로 출력된다. 그러면 상기 배타적 가산기 440으로부터 출력된 32개의 심벌들은 천공기 460으로 입력된다. 또한, 이와 동시에 부호 길이정보 460이 제어기 450에 입력되면 상기 제어기 450은 상기 부호 길이정보에 대응한 천공위치의 제어신호를 천공기 460에 출력한다. 그러면, 상기 천공기 460은 상기 제어기 400에서 출력된 제어신호에 따라 상기 입력된 0번째부터 31번째까지의 총 32개의 부호 심벌들 중, 1, 3, 5, 7, 8, 9, 10, 11, 12, 13, 14, 15, 16, 17, 18, 19, 20, 21, 22, 23, 24, 25, 26, 27, 28, 29, 30, 31 번째 부호 심벌들을 천공하여 상기 32개의 부호 심벌들 중 28개의 심벌들이 천공된 4개의 부호 심벌들을 출력한다.

네 번째로, (28,9) 부호기의 동작을 살펴보면, 9비트의 입력비트들이 입력되면, 상기 입력비트들은 각각 a0, a2, a3, a4, a5, a6, a7, a8로 하고, 나머지, a9는 0으로 채운다. 그러면 상기 입력비트 a0은 승산기 410으로, 상기 입력비트 a1은 승산기 412로, 상기 입력비트 a2는 승산기 414로, 상기 입력비트 a3은 승산기 416으로, 상기 입력비트 a4는 승산기 418로, 상기 입력비트 a5는 승산기 420으로, 상기 입력비트 a6은 승산기 422로, 상기 입력비트 a7은 승산기 424로, 상기 입력비트 a8은 승산기 426으로, 상기 입력비트 a9는 승산기 428로 입력된다. 이와 동시에 월시부호 생성기 400은 기저부호어 W1 = 10101010101010110101010101010100을 생성하여 상기 승산기 410으로 출력하고, 기저부호어 W2 = 01100110011001101100110011001100을 생성하여 상기 승산기 412로 출력하고, 기저부호어 W4 = 00011110000111100011110000111100을 생성하여 상기 승산기 414로 출력하고, 기저부호어 W8 = 00000001111111100000001111111100을 생성하여 상기 승산기 416으로 출력하고, 기저부호어 W16 = 00000000000000011111111111111101을 생성하여 상기 승산기 418로 출력한다. 상기 승산기 410은 심벌 단위로 상기 기저부호어 W1과 상기 입력비트 a0을 승산하여 배타적 가산기 440으로 출력하고, 상기 승산기 412는 심벌 단위로 상기 기저부호어 W2와 상기 입력비트 a1을 승산하여 상기 배타적 가산기 440으로 출력하고, 상기 승산기 414는 심벌 단위로 상기 기저부호어 W4와 상기 입력비트 a2를 승산하여 상기 배타적 가산기 440으로 출력하고, 상기 승산기 416은 심벌 단위로 상기 기저부호어 W8과 상기 입력비트 a3을 승산하여 상기 배타적 가산기 440으로 출력하고, 상기 승산기 418은 심벌 단위로 상기 기저부호어 W16과 상기 입력비트 a4를 승산하여 상기 배타적 가산기 440으로 출력한다. 또한, 1 부호생성기 402는 전부 1인 길이 32의 기저 부호어(1시퀀스)를 생성하여 상기 승산기 420으로 출력하면, 상기 승산기 420은 심벌 단위로 상기 기저부호어 1 시퀀스와 상기 입력비트 a5를 승산하여 상기 배타적 가산기 440으로 출력한다. 마스크 생성기 440은 기저부호어 M1 = 0101 0000 1100 0111 1100 0001 1101 1101을 생성하여 상기 승산기 422로 출력하고, 기저부호어 M2 = 0000 0011 1001 1011 1011 0111 0001 1100을 생성하여 상기 승산기 424로 출력하고, 기저부호어 M4 = 0001 0101 1111 0010 0110 1100 1010 1100을 생성하여 상기 승산기 426으로 출력한다. 상기 승산기 422는 심벌 단위로 상기 기저부호어 M1과 상기 입력비트 a6을 승산하여 상기 배타적 가산기 440으로 출력하고, 상기 승산기 424는 심벌 단위로 상기 기저부호어 M2와 상기 입력비트 a7을 승산하여 상기 배타적 가산기 440으로 출력하고, 상기 승산기 426은 심벌 단위로 상기 기저부호어 M4와 상기 입력비트 a8을 승산하여 상기 배타적 가산기 440으로 출력한다. 그리고, 상기 마스크 생성기 404는 그 외의 기저부호어 M8을 생성하여 상기 승산기 428로 출력하지만, 상기 승산기 428에 입력되어진 상기 입력비트 a9가 0이기 때문에, 상기 승산기 428의 출력은 상기 배타적 가산기 440의 출력에 영향을 주지 못한다. 즉, 상기 배타적 가산기 440이 상기 승산기 428로부터의 출력 값들을 모두 배타적 가산하여 출력하여도, 상기 승산기 410, 412, 414, 416, 418, 420, 422, 424, 426으로부터의 출력 값을 배타적 가산한 결과만이 출력된다. 그러면, 상기 배타적 가산기 440으로부터 출력된 32개의 심벌들은 천공기 460으로 입력된다. 이와 동시에 부호 길이정보가 제어기 450에 입력되면 상기 제어기 450은 상기 부호 길이전보에 대응한 천공위치의 제어신호를 천공기 460에 출력한다. 그러면, 상기 천공기 460은 상기 제어기 400에서 출력된 제어신호에 따라 상기 입력된 0번째부터 31번째까지의 총 32개의 부호 심벌들 중, 6, 10, 11, 30번째 부호 심벌들을 천공하여 상기 32개의 부호 심벌들 중 6, 10, 11, 30번째의 부호 심벌 4개의 심벌들이 천공된 28개의 부호화 심벌들을 출력한다.

다섯 번째로, (5,1) 부호기의 동작을 살펴보면, 1비트의 입력비트로서 a0이 입력되고, 나머지 입력비트들인 a1, a2, a3, a4, a5, a6, a7, a8, a9는 0으로 입력된다. 그러면 상기, 입력비트 a0은 승산기 410으로, 입력비트 a1은 승산기 412로, 입력비트 a2는 승산기 414로, 입력비트 a3은 승산기 416으로, 입력비트 a4는 승산기 418로, 입력비트 a5는 승산기 420으로, 입력비트 a6은 승산기 422로, 입력비트 a7은 승산기 424로, 입력비트 a8은 승산기 426으로, 입력비트 a9는 승산기 428로 입력된다. 그러면, 이와 동시에 월시부호 생성기 400은 기저 부호어 W1 = 10101010101010110101010101010100을 생성하여 승산기 410으로 출력하면, 상기 승산기 410은 입력비트 a0을 상기 부호어의 심벌들과 심벌 단위로 승산하여 배타적가산기 440으로 출력한다. 그리고, 상기 월시부호 생성기 400은 그 외의 기저 부호어 W2, W4, W8, W16을 생성하여 각각 승산기 412, 414, 416, 418로 출력하고, 1 부호생성기 402는 전부 1인 기저 부호어(1 시퀀스)를 생성하여 승산기 420으로 출력한다. 한편, 마스크 생성기 404는 그 외의 기저 부호어들 M1, M2, M4, M8을 생성하여 각각 승산기 422, 424, 426, 428로 출력한다. 하지만, 상기 승산기 412, 414, 416, 418, 420, 422, 424, 426, 428에 입력되어진 상기 입력비트 a1,a2,a3,a4,a5,a6,a7,a8,a9가 0이기 때문에, 상기 승산기 412, 414, 416, 418, 420, 422, 424, 426, 428은 0을 출력한다. 따라서, 상기 승산기들로부터의 출력은 배타적 가산기 440의 출력에 아무런 영향을 주지 못한다. 즉, 상기 배타적 가산기 440이 승산기 410, 412, 414, 416, 418, 420, 422, 424, 426, 428로부터의 출력 값들을 모두 배타적 가산하여 출력하여도, 상기 승산기410으로부터의 출력 값이 그대로 출력된다. 그러면 상기 배타적 가산기 440으로부터 출력된 32개의 심벌들은 천공기 460으로 입력된다. 또한, 이와 동시에 부호 길이정보가 제어기 450에 입력되면 제어기 450은 부호길이에 해당하는 천공위치에 대한 제어신호를 천공기 460에 출력한다. 그러면, 상기 천공기 460은 상기 제어기 400에서 출력된 제어신호에 따라 상기 입력된 0번째부터 31번째까지의 총 32개의 부호심벌들 중, 1, 3, 5, 7, 9, 10, 11, 12, 13, 14, 15, 16, 17, 18, 19, 20, 21, 22, 23, 24, 25, 26, 27, 28, 29, 30, 31 번째 부호심벌들을 천공하여 32개의 부호심벌들 중 27개의 심벌들이 천공된 5개의 부호심벌들을 출력한다.

정보량의 비가 9:1인 경우에 부호기 400의 경우 (27,9)부호기로 동작하고,부호기 405는 (5,1)부호기로 동작하게 된다. 따라서, 상기 도 4를 참조하여 (27,9) 부호기의 동작과 (5,1) 부호기의 동작을 살펴보면 다음과 같다.

여섯 번째로, (27,9) 부호기의 동작을 살펴보면, 9비트의 입력비트들이 입력되면, 상기 입력비트들은 각각 a0, a2, a3, a4, a5, a6, a7, a8로 하고, 나머지, a9는 0으로 채운다. 그러면 상기, 입력비트 a0은 승산기 410으로, 입력비트 a1은 승산기 412로, 입력비트 a2는 승산기 414로, 입력비트 a3은 승산기 416으로, 입력비트 a4는 승산기 418로, 입력비트 a5는 승산기 420으로, 입력비트 a6은 승산기 422로, 입력비트 a7은 승산기 424로, 입력비트 a8은 승산기 426으로, 입력비트 a9는 승산기 428로 입력된다. 그러면, 이와 동시에 월시부호 생성기 400은 기저부호어 W1 = 10101010101010110101010101010100을 생성하여 승산기 410으로 출력하고, 기저부호어 W2 = 01100110011001101100110011001100을 생성하여 승산기 412로 출력하고, 기저부호어 W4 = 00011110000111100011110000111100을 생성하여 승산기 414로 출력하고, 기저부호어 W8 = 00000001111111100000001111111100을 생성하여 승산기 416으로 출력하고, 기저부호어 W16 = 00000000000000011111111111111101을 생성하여 승산기 418로 출력한다. 상기 승산기 410은 심벌 단위로 상기 기저부호어 W1과 입력비트 a0을 승산하여 배타적 가산기 440으로 출력하고, 상기 승산기 412는 심벌 단위로 상기 기저부호어 W2와 입력비트 a1을 승산하여 배타적 가산기 440으로 출력하고, 상기 승산기 414는 심벌 단위로 상기 기저부호어 W4와 입력비트 a2를 승산하여 배타적 가산기 440으로 출력하고, 상기 승산기 416은 심벌 단위로 상기 기저부호어 W8과 입력비트 a3을 승산하여 배타적 가산기 440으로 출력하고, 상기 승산기 418은 심벌 단위로 상기 기저부호어 W16과 입력비트 a4를 승산하여 배타적 가산기 440으로 출력한다. 또한, 1 부호생성기 402는 전부 1인 길이 32인 기저 부호어(1시퀀스)를 생성하여 승산기 420으로 출력하면, 상기 승산기 420은 심벌 단위로 상기 기저부호어 1 시퀀스와 입력비트 a5를 승산하여 배타적 가산기 440으로 출력한다. 또한, 마스크 생성기 440은 기저부호어 M1 = 0101 0000 1100 0111 1100 0001 1101 1101을 생성하여 승산기 422로 출력하고, 기저부호어 M2 = 0000 0011 1001 1011 1011 0111 0001 1100을 생성하여 승산기 424로 출력하고, 기저부호어 M4 = 0001 0101 1111 0010 0110 1100 1010 1100을 생성하여 승산기 426으로 출력하면, 상기 승산기 422는 심벌 단위로 상기 기저부호어 M1과 입력비트 a6을 승산하여 배타적 가산기 440으로 출력하고, 상기 승산기 424는 심벌 단위로 상기 기저부호어 M2와 입력비트 a7을 승산하여 배타적 가산기 440으로 출력하고, 상기 승산기 426은 심벌 단위로 상기 기저부호어 M4와 입력비트 a8을 승산하여 배타적 가산기 440으로 출력한다. 그리고, 상기 마스크 생성기 404는 그 외의 기저부호어 M8을 생성하여 각각 승산기 428로 출력하지만, 상기 승산기 428에 입력되어진 상기 입력비트 a9가 0이기 때문에, 상기 승산기 428의 출력은 배타적 가산기 440의 출력에 영향을 주지 못한다. 즉, 상기 배타적 가산기 440이 승산기 428로부터의 출력 값들을 모두 배타적 가산하여 출력하여도, 상기 승산기 410, 412, 414, 416, 418, 420, 422, 424, 426으로부터의 출력 값을 배타적 가산한 결과만이 출력된다. 그러면, 상기 배타적 가산기 440으로부터 출력된 32개의 심벌들은 천공기 460으로 입력된다. 그러면 이와 동시에 부호 길이정보가 제어기 450에 입력되면 상기 제어기 450은 부호길이에해당하는 천공위치에 대한 제어신호를 천공기 460에 출력한다. 그러면, 상기 천공기 460은 상기 제어기 400에서 출력된 제어신호에 따라 상기 입력된 0번째부터 31번째까지의 총 32개의 부호 심벌들 중, 0, 2, 8, 19, 20번째 부호심벌들을 천공하여 상기 32개의 부호심벌들 중 5개의 심벌들이 천공된 27개의 부호화 심벌들을 출력한다.

하기 <표 5>에는 상기 <표 1>에 설명되어 있는 모든 부호기들을 상기 도 4에서 구현할 수 있는 천공양식들이 도시되어 있다. 하기 < 표 5>의 천공양식은 상기 도 4의 천공기 460에 적용되며, (n,k)부호를 구연할 수 있는 천공 양식( n = 3, 4,...14, 18, 19, ..., 29 , k = 1,2, 3, 4, 6, 7, 8, 9 )이다.

상기 <표 5>에서 0은 천공이 되는 부호 심벌의 위치를, 1은 천공이 되지 않는 부호 심벌의 위치를 의미한다. 상기 <표 5>의 천공 양식을 사용하면 본 발명에서 자세히 설명하지 않은 제1TFCI 정보비트와 제2TFCI의 정보비트의 비가 2:8, 3:7, 4:6, 6:4, 7:3, 8:2, 9:1인 경우의 제1TFCI 부호 심벌과 제2TFCI의 부호 심벌을 구해낼 수 있다. 상기 <표 5>의 천공양식과 상기 제1TFCI 정보비트와 상기 제2TFCI 정보비트가 1:9 인 예의 설명에 의하여 각각 부호기 200과 205의 동작이 이해될 수 있을 것이다.

상기와 같은 동작 후 부호기 200과 205로부터 출력되어지는 부호화된 심벌들은 부호심벌 배치기 210에서 배치된 후, 32개의 부호심벌들이 다중화된 신호들이 출력되어진다.

이하 상기 부호심벌 배치기 210에서 제1TFCI 부호 심벌들과 제2TFCI 부호 심벌들을 배치하는 방법에 대하여 설명한다.

상기 부호심벌 배치기 210은 상기 부호기 200과 205에서 출력되는 제1TFCI 부호 심벌들과 제2TFCI 부호 심벌들의 위치가 하나의 라디오 프레임에서 가능한 균일한 분포를 가질 수 있도록 하는 역할을 한다. 즉, 상기 부호심벌 배치기 210은 앞에서 정의한 a _k 를 부호화한 부호 심벌들을 b _l 로 매핑하는 역할을 한다. 상기 a _k 를 부호화한 부호 심벌들 중 제1TFCI 비트를 부호화한 부호심벌들 중 x번째 부호심벌을

_l 로 매핑하는 역할을 한다. 상기 과 들이 매핑된 b

_l 은 전술한 A1, A2, A3, A4의 각각의 경우에 대해서 d

_m 으로 매핑되어 실제 라디오 프레임으로 전송되게 된다.

상기 A1, A2, A3, A4중에서 A2, A3, A4 의 경우는 32개의 b _l 이 모두 전송되기 때문에 상관이 없다. 하지만, A1의 경우에는 d ₃₀ (b ₃₀ )과 d ₃₁ (b ₃₁ )이 전송되지 않기 때문에 상기 d ₃₀ (b ₃₀ )과 d ₃₁ (b ₃₁ )에

₃₀ (b

₃₀ )과 d

₃₁ (b

₃₁ )에 과 들을 매핑시키는 규칙은 하기의 설명과 같다.

규칙 1. 제1TFCI 정보비트에 의한 부호 심벌들과 제2TFCI 정보비트들에 의한 부호 심벌들 각각에 있어 제일 마지막 하나의 부호 심벌을 d ₃₀ (b ₃₀ )과 d ₃₁ (b ₃₁ )에 매핑시킨다.

규칙 2. 제1TFCI 정보비트들에 의한 부호 심벌들과 제2TFCI 정보비트들에 의한 부호심벌들 각각에 있어 임의 하나의 부호 심벌을 d ₃₀ (b ₃₀ )과 d ₃₁ (b ₃₁ )에 매핑시킨다.

규칙 3. 부호율이 높아진 부호화기로부터 출력되는 부호 심벌들 중 임의 두개의 심벌들을 d ₃₀ (b ₃₀ )과 d ₃₁ (b ₃₁ )에 매핑하다.

규칙 4. 부호율이 높은 부호화기로부터 출력되는 부호 심벌들 중 임의 두개의 심벌들을 d ₃₀ (b ₃₀ )과 d ₃₁ (b ₃₁ )에 매핑하다.

규칙 5. 부호율이 높아진 부호기 외의 다른 부호기로부터 출력되는 부호 심벌들 중 임의 두개의 부호 심벌들을 d ₃₀ (b ₃₀ )과 d ₃₁ (b ₃₁ )에 매핑하다.

상기 규칙 1, 규칙 2, 규칙 3, 규칙 4, 규칙 5를 적용함에 있어서 고려해야 할 사항은 각각의 부호에서

₃₀ (b

₃₀ )과 d

₃₁ (b

₃₁ )에 매핑해야 각 부호의 성능 저하가 최소로 되는 것인지에 대한 것과 제1TFCI와 제2TFCI 중 어떤 TFCI에 중점을 두어 전송할 것 인지이다.

상기 규칙 1, 규칙 2, 규칙 3, 규칙 5에 대해 구체적으로 설명함에 있어 제1TFCI와 제2TFCI의 정보율의 비를 3:7로 하는 HSM을 가정한다. 한편, 상기 규칙 4에 대해 구체적으로 설명함에 있어 7:3과 A1의 경우를 가정한다.

첫 번째로, 규칙 1에 대해 예를 들어 설명하면, 제1TFCI와 제2TFCI의 정보율의 비에 따라 사용 가능한 부호는 (9,3) 부호와 (23,7) 부호 혹은 (11,3) 부호와 (21,7) 부호이다. 상기 (9,3) 부호와 (23,7) 부호가 사용되는 것은 제2TFCI의 부호성능을 높이는 경우이고, 상기 (11,3) 부호와 (21,7) 부호가 사용되는 것은 제1TFCI의 부호 성능을 높이는 경우이다. 여기에 상기 규칙 1을 적용하면 상기 (9,3) 부호는 마지막 부호 심벌이 전송되지 않기 때문에 실질 부호율이 (8,3) 부호가 되고, 상기 (23,7) 부호는 마지막 부호 심벌이 전송되지 않기 때문에 실질 부호율이 (22,7) 부호가 된다. 상기 (11,3) 부호는 마지막 부호 심벌이 전송되지 않기 때문에 실질 부호율이 (10,3) 부호가 되고, 상기 (21,7)부호는 마지막 부호 심벌이 전송되지 않기 때문에 실질 부호율이 (20,7) 부호가 된다. 즉, 상기 규칙 1을 적용하면 각각의 부호기에서 제일 마지막 심벌을 d ₃₀ (b ₃₀ )과 d ₃₁ (b ₃₁ )에 매핑하기 때문에 매핑은 간단해지지만 A1의 경우에서 제1TFCI와 제2TFCI 부호화기의 실질적인 부호율이 감소되므로, 제1TFCI와 제2TFCI 각각의 부호 성능이 감소될 수 있다.

두 번째로, 규칙 2에 대해서 예를 들어 설명하면, 제1TFCI와 제2TFCI의 정보율의 비에 따라 사용 가능한 부호는 (9,3) 부호와 (23,7) 부호 혹은 (11,3) 부호와 (21,7) 부호이다. 여기에, 상기 규칙 2를 적용하면 상기 (9,3) 부호는 임의 부호 심벌이 전송되지 않기 때문에 실질 부호율이 (8,3) 부호가 되고, 상기 (23,7) 부호는 임의 부호 심벌이 전송되지 않기 때문에 실질 부호율이 (22,7) 부호가 된다. 상기 (11,3)부호는 임의 부호 심벌이 전송되지 않기 때문에 실질 부호율이 (10,3) 부호가 되고, 상기 (21,7)부호는 임의 부호 심벌이 전송되지 않기 때문에 실질 부호율이 (20,7) 부호가 된다. 상기 4개의 부호에서 전송되지 않는 임의 부호 심벌은 각각의 부호에 있어 실질 전송율이 감소되더라도 실제 부호 성능이 떨어지지 않도록 선택될 수 있다. 그러나 상기 임의 부호 심벌의 선택에 있어서 몇몇의 부호들은 임의 부호 심벌의 선택 여부에 관계없이 성능이 떨어질 수 있다. 따라서, 상기 규칙 2를 적용하면 상기 규칙 1의 경우보다

_l 에 매핑하는 방법은 복잡해지지만 A1의 경우에서 제1TFCI와 제2TFCI 부호화기의 실질적인 부호율의 감소와 상관없이 제1TFCI와 제2TFCI 각각의 부호 성능을 유지시켜 줄 수 있다.

세 번째로, 규칙 3에 대해서 예를 들어 설명하면, 제1TFCI와 제2TFCI의 정보율의 비에 따라 사용 가능한 부호는 (9,3) 부호와 (23,7) 부호 혹은 (11,3) 부호와 (21,7) 부호이다. 여기에, 상기 규칙 3을 적용하면 상기 (23,7) 부호는 임의 부호 심벌 2개가 전송되지 않기 때문에 실질 부호율이 (21,7) 부호가 되고, 상기 (11,3)부호는 임의 부호 심벌 2개가 전송되지 않기 때문에 실질 부호율이 (9,3) 부호가 된다. 상기 2개의 부호에서 전송되지 않는 임의 부호 심벌들은 부호의 실질 전송율이 감소되더라도 실제 부호 성능이 떨어지지 않도록 선택될 수도 있으나 대부분의 부호에서 부호 성능이 감소된다. 따라서, 상기 규칙 3을 적용하면 각 부호들의 실제 전송율이 (9,3) 혹은 (21,7)이 되어 A1 경우의 TFCI부호어의 실제 전송율인 1/3의 성능을 만족한다. 하지만, TFCI 심벌의 수를 늘린 것이 제1TFCI 부호 혹은 제2TFCI 부호의 성능을 좋게 하려는 것이었으나, 부호 심벌의 수를 늘린 부호의 성능이 떨어지게 된다. 그렇지만 상기 규칙 2와 같이 부호 성능을 떨어뜨리지 않는 임의 심벌들을 찾아낼 수 있으나 매핑하는 방법이 복잡하다. 또한, 매핑하는 방법을 간단하게 하기 위해서는 부호 심벌이 늘어난 부호기의 출력 부호 심벌들 중에마지막 두 심벌들을 d ₃₀ (b ₃₀ )과 d ₃₁ (b ₃₁ )에 매핑하면 된다.

네 번째로, 규칙 4에 대해서 예를 들어 설명하면, 제1TFCI와 제2TFCI의 정보율의 비에 따라 사용 가능한 부호는 (23,7) 부호와 (9,3) 부호 혹은 (21,7) 부호와 (11,3) 부호이다. 상기 (21,7) 부호와 상기 (11,3) 부호가 사용되는 것은 제2TFCI의 부호 성능을 높이는 경우이고, 상기 (23,7) 부호와 상기 (9,3) 부호가 사용되는 것은 제1TFCI의 부호 성능을 높이는 경우이다. 여기에 상기 규칙 4를 적용하면 상기 (23,7) 부호는 마지막 부호 심벌이 전송되지 않기 때문에 실질 부호율이 (21,7) 부호가 되고, 상기 (9,3) 부호는 부호율의 변화가 없다. 상기 (21,7) 부호는 마지막 부호 심벌이 전송되지 않기 때문에 실질 부호율이 (19,7) 부호가 되고, 상기 (11,3) 부호의 부호율은 변화가 없다. 따라서, 상기 규칙 4를 적용하면 부호어의 수가 많은 각각의 부호기에서 제일 마지막 심벌 2개 혹은 임의 심벌 2개를 d ₃₀ (b ₃₀ )과 d ₃₁ (b ₃₁ )에 매핑하게 된다. 상기 규칙 4에서는 부호어의 길이가 긴 부호에서 부호 심벌 2개를 전송하지 않기 때문에 부호어가 긴 부호의 성능은 떨어지나 부호어가 짧은 부호어의 성능은 보장된다.

다섯 번째로, 규칙 5를 예를 들어 설명하면, 사용되는 부호는 (9,3) 부호와, (23,7) 부호이다. 여기에 상기 규칙 5를 적용하면, 제2TFCI를 신뢰도 있게 전송하기 위해서 상기 (9,3) 부호에 의해 출력되는 부호심벌들에서 임의의 2개 심벌들을 d ₃₀ (b ₃₀ )과 d ₃₁ (b ₃₁ )에 매핑하게 되어 실질 부호율은 (7,3) 부호가 된다. 따라서, 상기 규칙 5에서는 제1TFCI 부호기의 성능은 떨어지지만 제2TFCI 부호 심벌들의 손상은 없기 때문에 제2TFCI 부호어를 안전하게 전송하려는 목적에는 부합되게 된다.

상기 규칙 1, 규칙 2, 규칙 3, 규칙 4의 설명에서 전술한 A1의 경우에만

_l 에 매핑하는 방법을 설명하였으며, A2, A3, A4의 경우에는 부호심벌 32개가 모두 전송되거나 부호심벌 32개가 반복되어 전송되기 때문에 별도의 매핑규칙이 필요 없다. 따라서, 전술한 A1의 경우에서 사용한 매핑규칙을 동일하게 사용할 수 있다. 또한, 상기 규칙 1, 규칙 2, 규칙 3, 규칙 4, 규칙 5는 각각의 상황에 맞도록 적절히 사용될 수 있다.

하기에서는 상기

_l 에 매핑하기 위한 본 발명의 구체적인 일 예를 제시한다. 하기의 예는 전술한 규칙 1에 적용될 수 있는 방법이나 하기의 원리에 적용된 제1TFCI 부호 심벌들과 제2TFCI 부호 심벌들이 최대한 등 간격으로 떨어져 시간 전송 이득을 얻을 수 있다는 것은 다른 매핑 방법에도 적용될 수 있다. 상기에서 설명된 A1의 경우를 고려하여, 과 들의 각각의 마지막 심벌들이 각각 b

₃₀ 혹은 b

₃₁ 로 배치될 수 있도록 하였다.

본 발명에서 제시한 부호화기들 중 제1TFCI 부호화기 혹은 제2TFCI 부호화기의 부호율을 증가시키는 16가지 부호기들은 A1의 경우 실질 부호율이 1/3이 되더라도, 1/3의 부호화율에서 최적 성능을 갖거나 그에 근접하는 성능을 갖는 부호기로 설계되어 있다.

본 발명에서 사용하는

_l 로 배치하는 것에 대한 설명을 하기 전에, 상기 제1TFCI 부호화 심벌 의 총 개수를 n이라 정의한다. 상기 n은 x+1의 값을 가진다. 또한, 의 총 개수를 m이라 정의한다. 상기 m은 y+1의 값을 가진다. 본 발명을 설명함에 있어 편의를 위해 상기 n은 m보다 작거나 같은 값으로 정의한다. 상기 n과 상기 m의 합은 32가 반드시 되어야 함을 정의한다. 따라서, 상기 n의 값은 4, 7, 10, 13, 16이 될 수 있으며, 상기 m의 값은 상기 n의 값에 대하여 28, 25, 22, 19, 16이 될 수 있다. 상기 정의된 n과 m에 대하여 하기의 <수학식 1>와 <수학식 2>을 정의한다.

상기 <수학식 1>에서 n은 제1TFCI 부호 심벌들의 총 수이며, i는 0부터 n-1, 즉 x까지의 값을 갖는 제1TFCI 부호 심벌들의 인덱스를 의미한다. 상기 인덱스는 생성되는 순서에 입각하여 할당된다. 상기 <수학식 1>의 의미는 제1TFCI 부호 심벌들이 배치될 b _l 의 위치이다. 상기 <수학식 1>에서 []의 의미는 []안의 수를 반올림한 정수이다.

상기 <수학식 2>에서 n은 상기 제1TFCI 부호 심벌들의 총 수이며, m은 제2TFCI 부호 심벌들의 총 수이다. 상기 <수학식 2>에서 i는 0부터 m-1, 즉 y까지의 값을 갖는 제2TFCI 부호 심벌들의 인덱스를 의미한다. 상기 인덱스는 생성되는 순서에 입각하여 할당한다. 상기 <수학식 2>의 의미는 제1TFCI 부호 심벌들이 배치될 b _l 의 위치이다. 상기 <수학식 2>에서

상기 <수학식 1>에 따라 제1TFCI 부호 심벌들이 배치되며, 상기 <수학식 2>에 따라 제2TFCI 부호 심벌들이 배치된다. 상기 부호 심벌들의 배치 순서는 제1TFCI 부호 심벌들이 먼저 배치될 수도 있고, 제2TFCI 부호 심벌들이 먼저 배치될 수도 있다. 또한, 제1TFCI 부호 심벌들과 제2TFCI 부호 심벌들이 동시에 배치될 수도 있다.

상기 제1TFCI 부호 심벌들의 총 수 n이 상기 제2TFCI 부호 심벌들의 총 수 m보다 큰 경우에는 상기 <수학식 2>이 제1TFCI 부호 심벌들의 배치에 사용되고, 상기 <수학식 1>가 제2TFCI 부호 심벌들의 배치에 사용될 수 있다.

상기 <수학식 1>와 상기 <수학식 2>에 따라 생성된 부호 심벌의 전송 예는 하기 <표 6>과 같다. 하기 <표 6>을 설명함에 있어서 0으로 표시된 자리는 제1TFCI 부호 심벌들, 즉

상기 <표 6>에서는 제1TFCI 부호 심벌들과 제2TFCI부호 심벌들의 배치 예를 보이고 있다. 상기 <표 6>에 따라서 생성된 부호화 심벌을 물리 채널로 전송하기 위한 위치를 선정하기 위하여, 상기 설명된 A1과 A2, A3, A4는 다른 방법을 사용한다. 상기 A1의 경우에는 b ₃₀ 혹은 b ₃₁ 로 배치된

_l 에 대해서 d

_m 으로 배치한 후 전송한다. 상기 A2의 경우에는 상기 A1의 경우에서 배열된 32개의 b

_l 을 순서대로 3회 반복시키고, b

₀ 으로부터 b

₂₃ 까지 한 번 더 반복하여 총 120개의 d

_m 에 배열하여 전송한다. 상기 A3의 경우에는 상기 A1의 경우에서 배열된 32개의 b

_l 을 전송되는 d

_m 의 위치에 맞추어서 전송하고, 상기 A4의 경우에는 A1의 경우에서 배열된 32개의 b

_l 을 4회 반복하여 전송되는128개의 d

_m 의 위치에 맞추어서 전송한다.

상기 도 2의 부호 심벌 배치기 210의 일 예는 도 6에 도시되어 있다.

상기 도 6을 참조하면, 참조번호 601은 제2TFCI 부호 심벌(

_m 의 정보에 따라 상기 저장장치 621에 저장된 b

_l 들을 스위칭 하여 직접 출력되거나 반복기 640으로 출력되도록 한다. 즉, 상기 스위치 630은 상기 A1 또는 상기 A3의 조건에 의해 상기 b

_m 이 30 또는 32인 경우에는 상기 저장장치 630으로부터의 b

_I 들이 직접 출력되도록 스위칭하며, 상기 A2 또는 상기 A4의 조건에 의해 상기 b

_m 이 120 또는 128인 경우에는 상기 저장장치 630으로부터의 b

_I 들이 상기 반복기 640으로 출력되도록 스위칭 한다. 상기 반복기 640은 상기 A2와 A4의 조건에 의한 b

_m 을 얻기 위해 상기 스위치 630을 통해 제공되는 b

_I 들을 소정 횟수 반복하여 출력한다. 상기 반복기 640이 동작하는 경우는 상기에서 설명한 A2와 A4의 경우이다. 상기 반복기 640은 소프트웨어로도 동일한 동작을 할 수 있도록 제작될 수 있으며,상기 소프트웨어로 구현된 반복기는 제어기 670의 내부 블록으로도 구현될 수 있고, 다른 블록으로도 구현될 수 있다.

상기 부호 심벌 배치기 210에서 상기 <표 6>의 예에 따라 배치되어진 b _l 들은 멀티플렉서 220에 인가되어 DPCCH로 전송되는 전력제어비트(TPC), 파일럿비트와 같은 물리 정보 및 DPDCH와 시간적으로 다중화되어 출력된다.

상기 멀티플렉서 220에서는 도 5에 도시된 구조를 가지는 DPCH를 출력한다. 상기 도 5는 기지국으로부터 단말기로 전송되는 DPCH의 구조를 도시한 도면이다.

상기 도 5를 참조하면, 참조번호 510은 라디오 프레임의 구조를 도시한 것으로 15개의 타임 슬랏들로 구성되어 있다. 참조번호 520은 하나의 타임 슬랏의 구조를 도시한 것이다. 상기 참조번호 520은 DPDCH와 DPCCH가 시 분할된 하향채널의 타임슬롯의 구조이다. 즉, 상기 타임슬롯은 상기 DPDCH를 구성하는 두 개의 데이터 영역들(501, 507)과, 상기 DPCCH를 구성하는 TPC 영역(503), TFCI 영역(505) 및 파일럿 영역(509)으로 구성된다. 상기 두 개의 데이터 영역들(501, 507)은 사용자 정보 혹은 상위 레이어 시그널링 정보를 전송하는데 사용된다. 상기 TPC 영역(503)은 UE로부터 기지국으로의 상향 채널 전송의 송신 전력 제어 명령(TPC)을 전송하는데 사용되고, 상기 파일럿 영역(509)은 UE가 하향채널의 변화 추정 및 신호 크기를 추정하는데 사용되는 필드이다. 또한, 상기 TFCI 영역(505)은 상기 부호 심벌 배치기 210으로부터 출력되는 TFCI 전송 부호 심벌(d _m )들을 UE로 전송하는 필드이다.

상기 MUX(220)로부터 출력되는 DPCH는 확산기 230으로 입력되며, 이와 동시에, 확산부호 생성기 235로부터 채널 구분을 위한 확산부호가 입력된다. 상기 확산기 230은 상기 DPCH를 상기 확산부호에 의해 심벌 단위로 채널 확산하여 칩 단위로 출력된다. 상기 채널 확산된 DPCH는 스크램블러 240에 입력이 되고, 이와 동시에 스크램블링 부호발생기 245로부터의 스크램블링 부호가 된다. 상기 채널 확산된 DPCH는 상기 스크램블러 240에 의해 상기 스크램블링 부호로 스크램블링되어 출력된다.

2. 송신기의 제2실시 예

도 13은 본 발명의 실시 예에 따른 송신기 구조의 다른 실시 예이다.

상기 도 13을 참조하면, 부호기 1303과 부호기 1313은 각각 DSCH용 TFCI 정보 비트(제2TFCI 정보 비트)와 DCH용 TFCI 정보 비트(제1TFCI 정보 비트)들을 입력으로 받아 부호화한다. 상기 부호기 1303과 상기 부호기 1313은 상기 도 4의 부호기에서 천공기와 제어기를 제외한 형태의 부호기이다. 상기 부호기 1303에서 출력된 32개의 부호심벌들은 제2TFCI 부호 심벌 저장장치 1305에 입력되고, 부호기 1313에서 출력된 32개의 부호 심벌들은 제1TFCI 부호 심벌 저장장치 1315에 입력된다. 상기 제1TFCI 부호 심벌 저장장치 1315와 상기 제2TFCI 부호 심벌 저장장치 1305는 하나의 메모리를 공유할 수도 있다. 이 경우에는 논리적으로 제1TFCI 부호 심벌들과 제2TFCI 부호 심벌들을 구별할 수 있으면 된다. 상기 제2TFCI 부호 심벌 저장장치 1305와 제1TFCI 부호 심벌 저장장치 1315는 제어기 1330으로부터 제2부호심벌 선택정보 1331과 제1부호심벌 선택정보 1333을 입력받아, 저장하고 있던 32개의 부호 심벌들 중에 선택한 부호 심벌들만을 심벌 배치기 1350으로 출력한다. 상기 제2부호심벌 선택정보 1331과 상기 제1부호심벌 선택정보 1333은 상기 <표 5>에 도시된 천공 형식과 동일한 정보로서, 상기 천공 형식에 따른 천공대신 32개의 부호 심벌들 중 필요한 부호 심벌들을 선택하게 하는 역할을 한다. 상기 제2TFCI 부호 심벌 저장장치 1305와 상기 제1TFCI 부호 심벌 저장장치 1315의 출력은 각각 본 발명에서 설명되었던

_l 이 된다. 상기 도 13의 제어기 1330은 상기 <표 5>에 도시된 천공 형식과 상기 <표 6>에 도시된 심벌 배치 형식에 따라 각각의 심벌 저장장치들 1305, 1315와 심벌 선택기 1350을 제어하여 도 4, 도 6 및 도 8에서 제시되었던 부호기 및 심벌 선택기의 출력과 동일한 출력을 제공한다.

상기 부호 심벌 배치기 1350의 일 예를 도 19에서 도시하고 있다.

상기 도 20을 참조하면, 부호 심벌배치기는 저장장치 1901과 제어기 1910과 스위치로 이루어져 있다. 상기 저장장치 1901은 상기 <표 6>의 형태로 배치된 제1TFCI 부호 심벌들과 제2TFCI 부호 심벌들을 저장하는 장치로 상기 제어기 1910의 제어에 따라 제1TFCI 부호 심벌과 제2TFCI 부호 심벌을 배치하여 저장한다. 그리고, 상기 배치 종료 후에 b _l 을 순차적으로 출력한다. 상기 제어기 1910은 스위치를 제어하여 제1TFCI 부호 심벌들과 제2TFCI 부호 심벌들이 상기 저장장치 1901로 입력되도록 하고, 상기 저장장치 1901을 제어하여 상기 <표 6>과 같은 형태로제1TFCI 부호 심벌들과 제2TFCI 부호 심벌들이 재배치되도록 한다. 상기 도 19의 제어기 1910은 소프트웨어로도 구현할 수 있으며, 상기 소프트웨어는 어드레스 제어기가 될 수 있다. 또한, 상기 심벌배치기 1350, 제1TFCI 부호 심벌 저장장치 1315와 제2TFCI 부호 심벌 저장장치 1305는 동일한 메모리 안에 있도록 구현하거나 다른 메모리에 있도록 구현할 수 있다. 하지만, 제어기 1330을 소프트웨어로 구현하여, 심벌배치기 1350, 제1TFCI 부호 심벌 저장장치 1315와 제2TFCI 부호 심벌 저장장치 1305의 메모리상의 주소를 제어하여 소프트웨어로도 상기 도 13과 동일한 역할을 하는 부호기 및 심벌 배치기의 역할을 수행할 수도 있다.

3. 송신기의 제3실시 예

도 3은 본 발명이 적용된 송신기의 다른 예로 제1TFCI 정보 비트와 제2TFCI 정보 비트를 하나의 부호기를 사용하여 부호화할 수 있는 송신기의 구조를 보이고 있는 도면이다.

상기 도 3을 참조하면, 제2TFCI 비트 301과 제1TFCI 비트 303은 선별 출력기 310으로 입력된다. 상기 선별 출력기 310은 제어기 330으로부터의 TFCI 선택 정보에 따라 상기 제2TFCI 비트 301 혹은 상기 제1TFCI 비트 303을 부호기 311로 선별하여 출력한다. 상기 선별 출력기 310의 일 예의 내부 구조는 도 7에 도시되어 있다. 상기 도 7에서 상기 제2TFCI 비트(301)는 저장장치 703으로 입력되며, 상기 제1TFCI 비트 303은 저장장치 713으로 입력된다. 상기 저장장치 703과 713은 각각 상기 제2TFCI 비트들 301과 상기 제1TFCI 비트들 303을 저장하는 장치로서, 메모리와 같은 장치가 될 수 있다. 하지만, 하드웨어 구성에 따라 상기 제2TFCI 비트들301과 상기 제1TFCI 비트들 303을 저장 매체를 사용하지 않고 직접 스위치 720으로 입력시킬 수 있다. 상기 스위치 720은 부호 선택 정보를 입력받아 상기 저장장치 703 혹은 상기 713을 번갈아 가며 연결한다. 상기 스위치 720으로부터 출력되는 상기 제2TFCI 비트들과 상기 제1TFCI 비트들은 부호기 311로 입력된다. 상기 선별 출력기 310은 전술한 바와 동일한 동작을 수행하는 소프트웨어로도 구현이 가능하다.

상기 부호기 311은 상기 도 4의 구조를 가지는 부호기이며, 상기 제어기 330으로부터 입력되는 부호 길이 정보에 의해 상기 선별 출력기 310으로부터의 TFCI 비트들을 부호화하는 역할을 수행한다. 상기 제어기 330은 전술한 바와 동일한 동작을 수행하는 소프트웨어로도 제작될 수 있다.

상기 부호기 311에서 출력된

상기 도 8을 참조하여 상기 심벌 배치기 312의 구성을 살펴보면, 저장장치 801은 제어기 810의 제어에 따라 입력된 TFCI 부호 심벌들을 상기 <표 6>에서 제시된 형태로 배치한다. 상기

_l 들을 스위치 803으로 출력시킨다. 상기 스위치 803은 TFCI 부호 심벌 전송 개수 정보에 따라 상기 저장장치 801로부터의 TFCI 부호 심벌들을 바로 출력하거나 반복기 805로 출력한다. 상기 반복기 805는 물리 채널로 전송할TFCI 부호 심벌 d

_m 의 수만큼 상기 스위치 803을 통해 제공되는 TFCI 부호 심벌들을 반복시켜 출력한다. 상기 반복기 805는 소프트웨어로도 전술한 바와 동일한 동작을 할 수 있도록 제작될 수 있다. 또한, 상기 소프트웨어로 구현된 반복기는 상기 제어기 810의 내부 블록으로도 구현될 수 있고, 다른 블록으로도 구현될 수 있다.

상기 심벌 배치기 312에서 출력된 d _m 들은 멀티플렉서 313에 인가되어 DPCCH로 전송되는 전력제어비트(TPC), 파일럿비트와 같은 물리 정보 및 DPDCH와 시간적으로 다중화되어 출력된다. 상기와 같이 다중화된 DPCH는 앞에서 설명한 도 5에 도시된 바와 같은 구조를 가진다.

상기 DPCH는 확산기 314로 입력된다. 이와 동시에, 확산부호 생성기 316으로부터 생성된 확산부호가 상기 확산기 314로 입력된다. 상기 확산기 314는 채널구분을 위해 상기 DPCH를 심벌 단위로 상기 확산부호에 의해 채널 확산하여 칩 단위로 출력된다. 상기 채널 확산된 DPCH는 스크램블러 315로 입력된다. 이와 동시에 스크램블링 부호발생기 317로부터 생성된 스크램블링 부호가 상기 스크램블러 315로 입력된다. 상기 스크램블러 315는 상기 채널 확산된 DPCH를 상기 스크램블링 부호로 스크램블링하여 출력된다.

4. 송신기의 제4실시 예

도 14는 본 발명의 실시 예에 따른 송신기 구조의 또 다른 구현 예이다. 상기 도 13과 14의 차이점은 상기 도 14에서는 부호기를 하나만 사용하여 제 1 TFCI 정보 비트와 제 2 TFCI 정보 비트를 시간적으로 순차적으로 부호화 할 수 있도록한 것이다. 상기 도 14의 제 1 TFCI 정보 비트 혹은 제 2 TFCI 정보 비트는 부호기 1403으로 입력되어 부호화 된 후, 부호 심벌 저장 장치 1405로 입력된다. 상기 부호 심벌 저장 장치 1405는 제어기 1430으로부터 수신된 부호 심벌 선택 정보 1431, 즉 표 5에 도시된 천공형태에 따라 부호 심벌들을 선택한 후, 선택한 부호 심벌들을 부호 선택기 1450으로 입력한다. 상기 부호 심벌 저장 장치 1405는 선택한 제 1 TFCI 부호 심벌 혹은 제 2 TFCI 부호 심벌들을 곧바로 부호 배치기 1450으로 입력할 수도 있고, 다른 TFCI 부호 심벌들이 부호기에서 입력되어, 부호 심벌 저장 장치에서 제어기 1430으로부터 입력된 부호 심벌 선택 정보 1431에 따라 선택된 다음, 두 종류의 TFCI 부호어들을 부호 배치기 1450으로 입력할 수도 있다. 상기 도 14의 부호선택기 1450은 상기 표 6에 도시된 바와 같은 형태로 입력된

_l 로 배치한다.

상기 도 13의 경우와 마찬가지로, 상기 도 14의 부호 심벌 저장 장치와 부호 배치기 및 제어기는 소프트웨어로 구현이 가능하다.

5. 송신기의 제5실시 예

도 15는 본 발명에서 제안하는 송신기 구조의 또 다른 구현 예이다. 상기 도 15에서 보이고 있는 예는 전술한 제시된 다른 구현 예들과는 달리 TFCI 부호화와 심벌배치가 동시에 이루어 질 수 있는 구조를 가지고 있다.

이하 도 15의 자세한 동작을 제2TFCI 비트가 (4,1)로 부호화되고, 제1TFCI가 (28, 9)로 부호화되며, 상기 부호화된 심벌들이 b _l 로 배치되는 경우를 예로 들어 설명한다.

기저 부호어 저장기 1501은 상기 도 4의 부호기에서 제시되었던 기저 부호어 W1, W2, W4, W8, W16, M1,M2,M3, M4 및 1 시퀀스(sequence)를 저장하고 있다. 상기 기저 부호어 저장기 1501의 가로축은 길이 32의 각각의 기저 부호어를 나타내며, 세로 축은 각각의 기저 부호어의 기저부호 심벌들을 나타낸다. 제어기 1510은 제2TFCI 정보 비트 1511, 제1TFCI 정보 비트 1513, TFCI 부호 심벌 선택 정보 1515 및 TFCI 부호 심벌 배치 정보 1517을 입력으로 받아, 상기 기저 부호어 저장기 1501을 제어하여 (4,1)부호의 생성 및 (28,9) 부호를 생성하고, 상기 부호들을 시간 전송 이득을 얻을 수 있도록 배열한다.

상기 제2TFCI 정보 비트 1511을

상기 제1TFCI 부호 심벌들과 상기 제2TFCI 부호 심벌들은 입력된

상기 제1TFCI 부호 심벌들은 9개의 제1TFCI 입력 비트들이 있으므로, 기저부호어 W1, W2, W4, W8, W16, all 1 sequence, M1, M2, M4를 사용되어 생성되며, 상기 제2TFCI 부호 심벌들은 1개의 제2TFCI 입력 비트가 있으므로 기저부호어 W1만이 생성된다. 상기 제1TFCI 부호 심벌들의 천공 형태는 {1,1,1,1,1,1,0,1,1,1,0,0,1,0,1,1,1,1,1,1,1,1,1,1,1,1,1,1,1,1,1,1,}이며, 제2TFCI 심벌들의 천공 형태는 { 1,0,1,0,1,0,1,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0 }이다.

상기 기저 부호 저장기 1501에서 제2TFCI 부호 심벌을 생성하는 방법은 W1의 0, 2, 4, 6번째 심벌들을 선택하는 것이며, 제1TFCI 부호 심벌들을 생성하는 방법은, W1, W2, W4, W8, W16, all 1 sequence, M1, M2, M4의 길이 32의 부호어들을 세로로 더하여, 그 중에 6, 10, 11, 13 번째 합의 값을 제외한 나머지를 선택하는 것이다.

상기에서 (4,1)과 (28,9) 부호를 동시에 생성하여 배치하는 것을 예로 하여 상기 도 15의 TFCI 부호기 및 심벌배치기의 동작을 설명하였다. 다른 종류의 부호어들의 생성방법도 입력되는 부호 비트의 수에 따라 사용할 기저 부호어의 종류를 결정하고, 부호 심벌 배치 형식을 사용하여 부호 심벌의 생성 순서를 정한다(표 6에 도시되어 있음). 그리고, 상기 순서 및 입력되는 부호 비트의 값에 따라 기저 부호어들을 더한 후, 천공 형식(표 5에 도시되어 있음)에 부호 심벌을 선택하는 과정으로 이루어 질 수 있다. 상기 도 15의 부호 심벌 저장장치 1530은 기저 부호 저장장치 1501에서 출력된 값들을 저장하는 장치이다. 상기 도 15 또한 상기 도 13과 상기 도 14와 같이 소프트웨어적으로 구현이 가능한 구현 예이다.

6. 수신기의 제1실시 예

도 9는 상기 도 3, 도 4에서 보여지고 있는 송신기에 따른 수신기 구조의 일 예를 도시한다.

상기 도 9를 참조하면, 하향 DPCH는 디스크램블러 940에 입력된다. 이와 동시에 스크램블링 부호발생기 945로부터 생성된 스크램블링 부호가 상기 디스크램블러 940으로 입력된다. 상기 디스크램블러 940은 상기 입력된 하향 DPCH를 상기 스크램블링 부호로 디스크램블링하여 출력한다. 상기 디스크램블링된 하향 DPCH는 역확산기 930으로 입력된다. 이와 동시에, 확산부호 생성기 935로부터 생성된 확산부호가 상기 역확산기 930으로 입력된다. 상기 역확산기 930은 상기 디스크램블링된 하향 DPCH를 상기 확산부호에 의해 역확산하여 심벌 단위로 출력한다.

상기 역확산된 DPCH 심벌들은 디멀티플렉서 920에 입력된다. 상기 디멀티플렉서 920은 상기 역확산된 DPCH 심벌들로부터 DPDCH, 전력제어비트(TPC), 파일럿비트와 같은 기타신호와 TFCI 부호 심벌을 분리한다. 상기 TFCI 부호 심벌들은 부호심벌 재배치기 910으로 입력된다. 상기 부호심벌 재배치기 910은 부호길이 정보와 위치 정보에 의해 상기 입력된 TFCI 부호심벌들로부터 DSCH용 부호심벌들(제2TFCI 정보 심벌들)과 DCH용 부호심벌들(제1TFCI용 정보 심벌들)을 분리한다. 상기 부호길이 정보는 DSCH용 TFCI 비트와 DCH용 TFCI 비트의 정보량 비율에 따른 부호길이에 대한 제어정보이다. 상기 위치 정보는 상기 <표 6>에 도시되어 있는 DSCH용 부호 심벌의 위치와 DSCH용 부호 심벌의 위치를 나타내는 정보이다. 상기 부호심벌 재배치기 910에에 의해 분리된 상기 제2TFCI 부호심벌들과 상기 제1TFCI 부호심벌들은 각각 대응하는 제1복호기 900과 제2복호기 905로 입력되어진다. 상기 복호기 900과 905는 상기 부호길이 정보에 의해 각각에 해당하는 부호를 결정하고, 상기 결정한 부호에 의해 상기 제2TFCI 부호 심벌들 또는 상기 제2TFCI 부호 심벌들을 복호한다. 즉, 상기 제1복호기 900은 상기 제2TFCI 부호 심벌들을 복호하여 제2TFCI 비트들(DSCH용 TFCI 비트)을 출력한다. 상기 제2복호기 905는 상기 제1TFCI 부호 심벌들을 복호하여 제1TFCI 비트들(DCH용 TFCI 비트들)을 출력한다.

도 18과 도 19는 상기 부호 심벌 재배치기 910의 두 가지 예들을 도시한 도면이다.

먼저, 상기 도 18에서 보이고 있는 부호 심벌 배치기는 저장장치 1801과 제어기 1810과 스위치로 이루어져 있다. 상기 저장장치 1801은 상기 디멀티플렉서 920으로부터 수신된 TFCI 부호 심벌들을 저장하는 장치로 상기 제어기 1810의 제어에 따라 제1TFCI 부호 심벌과 제2TFCI 부호 심벌을 구별하여 출력한다. 상기 제어기 1810은 상기 저장장치 1801의 제어 및 상기 스위치를 제어하여 상기 제1TFCI 부호 심벌과 상기 제2TFCI 부호 심벌을 각각의 복호기 900과 905로 출력한다. 또한, 복호기를 하나만 사용할 경우, 상기 제어기 1810은 하나의 복호기로 상기 두 종류의 TFCI 부호 심벌들을 구별하여 입력하는 역할을 한다. 상기 제어기 1810은 소프트웨어로도 구현할 수 있으며, 상기 소프트웨어는 어드레스 제어기가 될 수 있다.

다음으로, 상기 도 19에서 보이고 있는 부호심벌 배치기는 저장장치 1821,제어기 1820, 마스크 생성기 1830, 승산기 1815 및 승산기 1817로 이루어져 있다. 상기 저장장치 1821은 상기 도 18에서의 저장장치 1801과 동일한 동작을 수행한다. 상기 제어기 1820은 상기 저장장치 1821을 제어하여 상기 디멀티플렉서 920으로부터의 TFCI 부호 심벌들을 상기 제1승산기 1815와 상기 제2승산기 1817로 출력한다. 한편, 상기 제어기 1820은 상기 마스크 생성장치 1830을 제어하여 제1TFCI 부호 심벌과 제2TFCI 부호 심벌을 구별할 수 있는 마스크를 생성하도록 한다. 상기 마스크 생성장치 1830으로부터 생성된 마스크는 상기 제1승산기 1815와 상기 제2승산기 1817로 입력된다. 상기 제1승산기 1815는 상기 저장장치 1821로부터의 TFCI 부호 심벌들을 상기 마스크와 곱함으로서 제1TFCI 부호 심벌들을 출력한다. 상기 제2승산기 1817은 상기 저장장치 1821로부터의 TFCI 부호 심벌들을 상기 마스크와 곱함으로서 제2TFCI 부호 심벌들을 출력한다. 상기 마스크 생성장치 1830은 상기 <표 6>에 도시된 제1TFCI 부호 심벌들 및 제2TFCI 부호 심벌들의 배치 방식을 마스크의 형태로 저장하거나 상기 <수학식 1>과 <수학식 2>을 이용하여 생성할 수 있다. 이때, 상기 마스크는 상기 디멀티플렉서 920으로부터의 TFCI 부호 심벌들을 제1TFCI 부호 심벌과 제2TFCI 부호 심벌로 분리하는 역할을 수행한다. 상기 승산기 1815 혹은 1817에서 두 개의 출력이 가능하다면, 상기 두 개의 승산기들 중 하나만을 사용하여 제1TFCI 부호 심벌들과 제2TFCI 부호 심벌들을 분리할 수 있다.

도 11은 상기 도 9의 복호기 900과 복호기 905의 구조를 나타낸다.

도 11을 참조하여 설명하면, 복호기 1100 또는 1105에 입력된 수신 심벌은 0 삽입기 1100으로 제공되며, 이와 동시에 부호 길이정보가 제어기 1130에 입력된다.상기 제어기 1130은 상기 부호 길이정보에 의해 천공위치를 결정하고, 상기 결정한 천공위치에 대한 제어정보를 상기 0삽입기 1100으로 제공한다. 상기 부호 길이정보는 상기 부호화기에서 사용된 부호의 길이 또는 부호율이며, 상기 제어정보는 천공위치를 나타내는 제어정보이다. 한편, 상기 천공위치는 상기 부호화기에서 입력되는 소정 수의 비트들에 대응하여 원하는 부호화 심벌 길이를 얻기 위해 제거된 심벌들의 위치이다. 따라서, 상기 모든 부호길이들 각각에 대응하여 저장되는 천공위치들의 일 예는 하기 <표 7>과 같이 나타낼 수 있다.

상기 <표 7>에서는 부호 길이정보를 부호화기에서 사용된 부호율로 가정하고 있다. 상기 부호율 (k,n)은 n 비트의 입력에 의해 k 개의 부호화 심벌들을 출력함을 의미함에 따라 상기 수신 심벌은 k의 부호길이를 가진다고 할 수 있다. 또한, 천공위치에 있어 "F_n"은 n개의 천공위치들을 의미한다. 상기 <표 7>에서도 알 수 있는 바와 같이 상기 제어정보(천공위치)는 상기 수신 심벌이 어떠한 부호길이를 가지더라도 상기 0 삽입기 1400에서 일정한 심벌 개수(32 심벌)를 가지는 심벌 열이 출력되도록 함을 기준으로 하고 있다.

상기 <표 7>을 참조하면, 부호율이 (3,1)이면 29개의 천공위치에 대한 정보를, 부호율이 (4,1)이면 28개의 천공위치에 대한 정보를, 부호율이 (5,1)이면 27개의 천공위치에 대한 정보를, 부호율이 (6,2)이면 26개의 천공위치에 대한 정보를, 부호율이 (7,2)이면 25개의 천공위치에 대한 정보를, 부호율이 (8,2)이면 24개의 천공위치에 대한 정보를, 부호율이 (9,3)이면 23개의 천공위치에 대한 정보를, 부호율이 (10,3)이면 22개의 천공위치에 대한 정보를, 부호율이 (11,9)이면 21개의 천공위치에 대한 정보를, 부호율이 (12,4)이면 20개의 천공위치에 대한 정보를, 부호율이 (13,4)이면 19개의 천공위치에 대한 정보를, 부호율이 (14,4)이면 18개의 천공위치에 대한 정보를, 부호율이 (18,6)이면 14개의 천공위치에 대한 정보를, 부호율이 (19,6)이면 13개의 천공위치에 대한 정보를, 부호율 이 (20,6)이면 12개의 천공위치에 대한 정보를, 부호율이 (21,7)이면 11개의 천공위치에 대한 정보를, 부호율이 (22,7)이면 10개의 천공위치에 대한 정보를, 부호율이 (23,7)이면 9개의 천공위치에 대한 정보를, 부호율이 (24,8)이면 8개의 천공위치에 대한 정보를, 부호율이 (25,8)이면 7개의 천공위치에 대한 정보를, 부호율이 (26,8)이면 6개의 천공위치에 대한 정보를, 부호율이 (27,9)이면 5개의 천공위치에 대한 정보를, 부호율이 (29,9)이면 3개의 천공위치에 대한 정보를 출력한다. 전술한 각각의 경우에 대한 구체적인 천공위치는 상기 부호화기 설명에서 제시한 바와 같다.

상기 0삽입기 1100은 상기 제어정보에 따라 상기 수신 심벌의 천공위치에 0을 삽입하여 길이 32인 심벌 열을 출력한다. 상기 심벌 열은 역하다마드 변환기 1120과 승산기 1102, 1104, 1106에 각각 입력된다. 상기 승산기 1102, 1104, 1106으로 입력되어진 상기 심벌 열은 마스크 생성기 1110으로부터 생성되어진 모든 경우의 마스크 함수들 각각과 승산된다. 상기 승산기 1102, 1104, 1106 각각에 의해 승산된 심벌들은 대응하는 스위치 1152, 1154, 1156으로 입력된다. 이와 동시에, 상기 제어기 1130은 상기 부호길이 정보에 의해 상기 마스크함수의 사용여부에 대한 제어정보를 상기 스위치 1152, 1154, 1156으로 각각 출력한다. 예컨대, (3,1), (4,1), (5,1), (6,2), (7,2), (8,2), (9,3), (10,3), (11,3), (12,4), (13,4), (14,4), (18,6), (19,6), (20,6) 부호기는 마스크 함수를 사용하지 않기 때문에, 상기 제어정보에 따라 상기 스위치 1152, 1154, 1156은 전부 연결을 끊게 된다. 하지만, (21,7), (22,7), (23,7) 부호기의 경우는 기저 마스크 함수를 1개만 쓰기 때문에, 상기 스위치 1152만 연결된다. 상기와 같이 상기 제어기 930은 부호율에 의해 사용되어지는 마스크 함수의 개수에 대응하여 상기 스위치들 1152, 1154, 1156을 제어한다. 그러면, 상기 역하다마드 변환기 1120, 1122, 1124, 1126은 상기 각각 입력된 32개의 심벌을 역하다마드 변환을 통해 송신장치에서 사용될 수 있는 모든 월시부호들과의 상관도들을 계산한다. 그리고, 상기 계산된 상관도들 중 가장 높은 상관도와 상기 가장 높은 상관도에 대응한 월시부호의 인덱스를 결정한다. 따라서, 상기 역하다마드 변환기 1120, 1122, 1124, 1126 각각은 상기 입력신호에 승산되어진 마스크 함수의 인덱스와 상기 가장 높은 상관도 및 상기 가장 높은 상관도에 대응한 월시부호의 인덱스를 상관도 비교기 1140으로 출력한다. 이때, 상기 역하다마드 변환기 1120으로 입력되어지는 신호는 어떤 마스크 함수와도 승산되지 않았기 때문에 상기 마스크 함수의 식별자는 0이 된다. 상기 상관도 비교기 1140은 상기 입력된 상관도들을 비교하여 가장 높은 상관도를 결정하고, 상기 결정한 상관도를 가지는 마스크 함수의 인덱스와 월시부호의 인덱스를 결합하여 출력한다.

7. 수신기의 제2실시 예

도 10은 상기 도 3, 도 4에서 보여지고 있는 송신기에 따른 수신기 구조의 다른 예를 도시한다.

상기 도 10을 참조하면, 하향 DPCH는 디스크램블러 1040에 입력된다. 이와 동시에 스크램블링 부호발생기 1045로부터 생성된 스크램블링 부호가 상기 디스크램블러 940으로 입력된다. 상기 디스크램블러 1040은 상기 입력된 하향 DPCH를 상기 스크램블링 부호로 디스크램블링하여 출력한다. 상기 디스크램블링된 하향 DPCH는 역확산기 1030으로 입력된다. 이와 동시에, 확산부호 생성기 1035로부터 생성된 확산부호가 상기 역확산기 1030으로 입력된다. 상기 역확산기 1030은 상기 디스크램블링된 하향 DPCH를 상기 확산부호에 의해 역확산하여 심벌 단위로 출력한다.

상기 역확산된 DPCH 심벌들은 디멀티플렉서 1020에 입력된다. 상기 디멀티플렉서 1020은 상기 역확산된 DPCH 심벌들로부터 DPDCH, 전력제어비트(TPC), 파일럿비트와 같은 기타신호와 TFCI 부호 심벌을 분리한다. 상기 TFCI 부호 심벌들은 부호심벌 재배치기 1010으로 입력된다. 상기 부호심벌 재배치기 1010은 부호길이 정보와 위치 정보에 의해 상기 입력된 TFCI 부호심벌들로부터 DSCH용 부호심벌들(제2TFCI 정보 심벌들)과 DCH용 부호심벌들(제1TFCI용 정보 심벌들)을 분리한다. 상기 부호길이 정보는 DSCH용 TFCI 비트와 DCH용 TFCI 비트의 정보량 비율에 따른 부호길이에 대한 제어정보이다. 상기 위치 정보는 상기 <표 6>에 도시되어 있는 DSCH용 부호 심벌의 위치와 DSCH용 부호 심벌의 위치를 나타내는 정보이다.

또한 상기 부호 심벌 재배치기 1010은 상기 도 18과 상기 도 19와 같은 구조를 가질 수 있다 상기 도 18, 상기 도 19와 같은 구조를 사용한다면 부호 심벌 재배치기 1010의 출력을 제1TFCI 부호 심벌들 혹은 제2TFCI 부호 심벌들로 구별해서 순차적으로 출력시켜 주어야 한다. 상기 분리된 제2TFCI 부호 심벌들과 상기 제1TFCI 부호 심벌들은 순차적으로 복호기 1000에 입력된다. 상기 복호기 1000은 상기 제1TFCI 부호 심벌들 혹은 제2TFCI 부호 심벌들을 부호길이에 대한 제어정보(부호길이 정보)에 대응하는 부호로서 복호를 수행한다. 따라서, 상기 복호기 1000으로부터는 제1TFCI 비트 혹은 제2TFCI 비트가 출력된다. 상기 도 10의 복호기 1000의 동작은 전술한 도 11에서의 복호기 동작과 동일하다.

한편, 전술한 바와 같은 여러 가지 길이의 부호에 의한 부호화에 대응하여 각각의 정보량에 대한 복호를 모두 수행할 수 있는 복호기의 구조와 동작에 대해서도 제안되어야 할 것이다.

이하 본 발명에서 제안한 복호화 방법을 상세히 설명하면 다음과 같다.

본 발명의 실시 예에 따른 복호기의 동작을 살펴보면, (6,2), (7,2), (8,2)부호기에 대응한 복호기로 동작할 때에는 길이 4인 월시부호기에 대한 역하다마드 변환기가 사용되고, (9,3), (10,3), (11,3) 부호기에 대응한 복호기로 동작할 때에는 길이 8인 월시부호기에 대한 역하다마드 변환기가 사용된다. (12,4), (13,4), (14,4) 부호기에 대응한 복호기로 동작할 때에는 길이 16인 월시부호기에 대한 역하다마드 변환기가 사용되고, (16,5) 부호기에 대응한 복호기로 동작할 때에는 길이 16인 월시부호기에 대한 역하다마드 변환기가 사용된다. 그 외에 (18,6), (19,6), (20,6), (21,7), ( 22,7), (23,7), (24,8),(25,8), (26,8), (27,9), (28,9), (29,9) 및 (32,10)부호기에 대응한 복호기로 동작할 때에는 길이 32인 월시부호기에 대한 역하다마드 변환기가 사용된다. 상기와 같은 동작을 하기 위해서는 가변길이에 대해 동작 가능한 역하다마드 변환기 구조를 가져야하며, 본 발명에서 제안한 복호기는 상기와 같은 가변길이에 대해 동작 가능한 역하다마드 변환기 구조를 제공한다.

8. 전술한 실시 예들의 동작 예

이하 본 발명에서 제시된 부호기, 복호기, 심벌 배치기, 심벌 재배치기의 동작 흐름을 도 16과 17을 참조해서 설명한다.

도 16은 본 발명에서 제시하는 부호기 및 부호 심벌 배치기의 진행 과정을 도시한 도면이다.

상기 도 16을 참조하면, 1601단계에서 HSM(Hard Split mode)로 제1TFCI 비트(DCH용 TFCI 정보 비트)및 제2TFCI 비트(DSCH용 TFCI 정보 비트)의 부호화를결정한다. 1602단계에서 제1TFCI 부호 비트들 및 제2TFCI 부호 비트들을 부호기 안으로 입력받는다. 1603단계에서 제1TFCI 부호 비트의 부호화(32개의 부호 심벌) 및 제2TFCI 부호 비트의 부호화(32개의 부호 심벌)를 본 발명에서 제시한 방법에 의해 수행한다. 1604단계에서 제1TFCI 부호 심벌들 중 최적의 성능을 가질 수 있는 부호 심벌들을 부호 선택 패턴에 따라 선택한다. 또한, 제2TFCI 부호 심벌들 중 최적의 성능을 가질 수 있는 부호 심벌들을 부호 선택 패턴에 따라 선택한다. 상기 부호 선택 패턴은 상기 <표 5>에 도시되어 있는 천공 패턴과 동일하다. 1605단계에서 상기 선택된 제1TFCI 부호 심벌들과 제2TFCI 부호 심벌들을 최적의 시간 전송 이득(Time Diversity gain)을 얻을 수 있는 패턴에 따라 배치한다. 상기 최적의 시간 전송 이득을 얻을 수 있는 패턴은 상기 <표 6>에 도시되어 있다. 상기 도 15에서 전술한 바와 같이 상기 1603단계, 1604단계, 1605단계는 하나의 과정으로도 가능하다. 상기 1605단계를 수행한 후에 1606단계에서 최종적으로 b _l 이 결정되면, 부호 및 심벌 배치 과정을 종료한다.

도 17은 본 발명에서 제시하는 복호기 및 부호 심벌 배치기의 진행 과정을 도시한 도면이다.

상기 도 17을 참조하면, 1701단계에서 DL_DPCH 중 DL_DPCCH의 TFCI 필드로 전송되는 TFCI 부호 심벌 수신한다. 1702단계에서 제1TFCI 부호 심벌들과 제2TFCI 부호 심벌들의 위치 정보를 가지고, 상기 수신된 TFCI 부호 심벌들에서 제2TFCI 부호 심벌들의 위치에 0을 삽입한 후, 32개의 부호 심벌을 가지는 제1TFCI 부호어를생성한다. 또한, 상기 수신된 TFCI 부호 심벌들에서 제1TFCI 부호 심벌들의 위치에 0을 삽입한 후, 32개의 부호 심벌을 가지는 제2TFCI 부호어를 생성한다. 상기 제1TFCI 부호 심벌들과 상기 제2TFCI 부호 심벌들을 구별하는 방법을 마스크를 이용해서 할 수도 있음을 상기 도 18을 참조하여 전술한 바와 있다. 상기 제1TFCI 부호 심벌들과 상기 제2TFCI 부호 심벌들의 위치 정보는 상기 도 16의 1604단계에서 사용된 패턴과 동일한 패턴을 사용하며, 천공 혹은 선택되지 못한 심벌들의 위치에 0을 삽입하는 것은 복호기를 올바르게 동작할 수 있도록 하게 하기 위해서 이다. 1703단계에서 상기 생성된 제1TFCI 부호어의 상관도 계산 및 상기 생성된 제2TFCI 부호어의 상관도를 계산한다. 1704단계에서 최대 상관도를 가지는 제1TFCI 부호어의 값 혹은 인덱스를 출력하고, 제2TFCI 부호어의 값 혹은 인덱스를 출력한다. 1705단계에서 제1TFCI 부호어의 복호 과정 완료 및 제2TFCI 부호어의 복호 과정을 완료한다.

앞에서는 HSM에서 제1TFCI 정보 비트와 제2TFCI 정보 비트의 총 합이 10이 되는 경우의 부호화 방법과

_l 로의 매핑 방법, b

_l 에서 d

_m 으로의 매핑 방법에 대해 설명하였다. 그리고, 그에 따른 송수신기 및 부호기, 복호기의 동작을 설명한 것이었다. 종래 기술에서는 제1TFCI 정보 비트와 제2TFCI 정보 비트의 총합이 10비트가 안 되는 경우, LSM은 사용가능 했지만, HSM은 사용이 불가능하였다. 즉, 상기 HSM의 경우는 제1TFCI 정보 비트의 수와 제2TFCI의 정보 비트의 수가 모두 5비트 이하인 경우에만 사용이 가능했다. 종래의 HSM에서는 (16,5)부호기만을사용했기 때문에 제1TFCI 정보 비트의 수가 5비트가 넘거나 제2TFCI 정보 비트의 수가 5비트가 넘을 경우 사용할 수 없었다. 본 발명에서 제시하고 있는 24가지의 부호들이 생성될 수 있는 부호기를 사용한다면 종래 HSM의 사용에서와 같은 제약 조건이 필요 없으며, 필요한 TFCI 정보 비트를 보다 신뢰성 있게 전송할 수 있게 된다. 즉, 각 TFCI 정보 비트를 어떤 부호로 부호화할지 결정할 수 있기 때문에 제1TFCI 부호 혹은 제2TFCI 부호 혹은 제1TFCI 부호와 제2TFCI 부호를 동시에 신뢰도를 높여 전송할 수도 있다.

상기 본 발명에 대한 설명을 예를 사용하여 보다 상세히 설명한다. 하기 예에 대한 설명에서 사용되는 부호기는 상기 도 4의 구조를 가지며, <표 4>의 천공 양식을 사용하는 것을 가정한다. 그 외의 다른 부호기나 다른 천공 양식이 사용된다 할 지라도 하기의 예를 통하여 제시된 본 발명의 내용을 제한하지 않는다.

예 1. 제1TFCI 정보 비트 수와 제2TFCI 정보 비트 수가 2: 6인 경우

제1TFCI 정보 비트 수와 제2TFCI 정보 비트 수가 2:6인 경우, 종래 HSM 방법에서는 상기 제1TFCI 정보 비트는 부호화하여 전송이 가능하지만 상기 제2TFCI 정보 비트는 부호화하여 전송이 불가능하다. 본 발명에 제시된 부호기를 사용한다면 상기 제1TFCI 정보 비트는 부호화되어, 6 심벌, 7 심벌 혹은 8 심벌이 되고, 상기 제2TFCI 정보 비트는 부호화되어 18 심벌, 19 심벌 혹은 20 심벌이 된다. 상기 본 발명에 제시된 부호화기를 통하여 부호화된 제1TFCI 부호 심벌 수와 제2TFCI 부호 심벌 수는 가장 작은 값으로 합해지면 24심벌이 되며, 제일 큰 값들로 합해진다 하더라도 28 심벌밖에는 되지 않는다. 상기와 같이 기본 부호 심벌의 수인 32가 되지않을 경우, 가장 단순하게 처리하는 방법은 24 심벌 혹은 28 심벌만을 전송하도록 전송휴지구간(Discontinuous Transmission: 이하 "DTX"로 칭함)으로 처리하는 것이다. 이는 가장 간단하게 전송할 수 있는 방법이긴 하지만 상기 DTX되는 구간에 다른 정보들을 전송할 수 없으므로 자원이 낭비된다. 또한 부가적으로 부호 심벌들을 더 전송할 수 있는데 활용하지 않음으로 인해서 제1TFCI 정보 비트나 제2TFCI 정보 비트의 부호화 성능을 더 높일 수 있는데도 높이지 못하는 단점이 발생하게 된다.

상기 예 1과 같은 경우 제1TFCI에 우선권을 두어 신뢰도 혹은 성능을 높일 것인지, 제2TFCI 에 우선권을 두어 신뢰도 혹은 성능을 높일 것인지, 제1TFCI와 제2TFCI의 모두의 성능을 높일 것인지에 따라 부호화 방법을 다르게 할 수 있다.

만약, 제1TFCI에 우선권을 두어 신뢰도 혹은 성능을 높이는 경우 제2TFCI 정보 비트를 (18,6) 부호기 혹은 (19,6) 부호기 혹은 (20,6) 부호기를 사용하여 부호화하고, 제1TFCI 정보 비트를 (14,4), (13,4) 부호기 혹은 (12,4) 부호기를 사용하여 부호화 할 수 있다. 또한, 제1TFCI 정보 비트를 (6,2) 부호기 혹은 (7,2) 부호기 혹은 (8,2) 부호기로 부호화 한 후, 반복 전송함으로서 성능 혹은 신뢰도를 높일 수 있는 방법이 있다. 상기 제1TFCI 정보 비트를 (14,4) 부호기, (13,4) 부호기, (12,4) 부호기를 사용하여 제1TFCI 부호 성능 혹인 신뢰도를 높이는 방법에서 실질적인 정보 비트인 2 비트를 제외한 나머지 2 비트는 0이 삽입되어 부호화된다. 상기 제1TFCI의 반복에서 반복된 제1TFCI 부호 심벌과 제2TFCI 부호 심벌의 합이 32를 초과할 수 있다. 이와 같이 반복된 제1TFCI 부호 심벌과 제2TFCI 부호 심벌의 합이 32를 초과하게 되면 3GPP 표준과의 호환성이 없게 되어 하드웨어의 복잡도를가중시킬 수 있다. 반대로, 상기의 예 1과 같이 제1TFCI와 제2TFCI의 부호 심벌의 총 합이 30이 안 되는 경우, 전술된 제1TFCI와 제2TFCI의 정보 비트의 합이 10이 되는 경우보다 부호의 선택에 제한이 적게 된다. 즉, 제1TFCI와 제2TFCI 정보 비트의 합이 10이 되는 경우에는 부호 심벌의 합이 반드시 32가 되는 부호들을 선택해야 했다. 하지만, 상기 예 1과 같이 주어진 정보 비트에 최대 부호율을 사용할 지라도 부호 심벌들의 합이 32가 안 된다면 각 TFCI 정보 비트의 부호율은 부호 심벌의 합이 32가 되는 제약조건 내에서 성능이 개선되는 방향으로 정할 수 있다.

한편, 상기 예 1에서 제2TFCI에 우선권을 두어 신뢰도 혹은 성능을 높이려고 한다면, 제1TFCI 정보 비트를 (6,2) 부호기 혹은 (7,2)부호기 혹은 (8,2) 부호기를 사용하여 부호화하고, 제2TFCI 정보 비트를 (26, 8)부호기 혹은 (25,8)부호기 혹은 (24,8) 부호기를 사용하여 부호화한다. 또한, (20,6)부호화기 혹은 (19,6) 부호화기, (18,6) 부호화기를 사용하여 부호화 한 후, 반복 전송해서 신뢰도 혹은 성능을 높일 수 있다. 상기 제 2 TFCI 의 반복에서 반복된 제 1 TFCI의 부호 심벌과 제 2 TFCI의 부호 심벌의 합이 32를 초과할 수 있다. 그렇지만 반복된 제 1 TFCI의 부호 심벌과 제 2 TFCI의 부호 심벌의 합이 32를 초과하게 되면 3GPP 표준과는 호환성이 없게 된다.

상기 예 1에서 제1TFCI와 제2TFCI의 신뢰도 혹은 성능을 동시에 개선하는 방법은 제1TFCI 정보 비트를 3으로 증가시키고, 제2TFCI 정보 비트를 7로 증가시켜 부호화한다. 즉, 제1TFCI 정보 비트를 (9,3)부호기, (10,3)부호기 또는 (11,3)부호기로 부호화하고, 제2TFCI 정보 비트를 (23,7) 부호기, (22,7)부호기 또는 (21,7)부호기로 부호화하여 전송하는 방법을 사용할 수 있다. 이때, 상기 방법을 사용하는데 있어서 조건은 부호 심벌의 합이 32를 초과하지 않아야 한다는 것이다. 상기 부호 심벌의 합이 32를 초과하는 경우에 대한 문제점은 전술한 바와 같다. 또 다른 방법으로 제1TFCI 부호기를 (6,2) 부호기, (7,2) 부호기, (8,2) 부호기로 부호화하고, 제2TFCI 부호기를 (18,6) 부호기, (19,6) 부호기, (20,6) 부호기로 부호화하여 반복 전송하는 것이다. 상기 반복 전송되는 부호 심벌의 합은 32를 넘지 않도록 한다. 상기 제1TFCI 정보 비트에 따른 부호기는 3종류가 있고, 상기 제2TFCI 정보 비트에 따른 부호기의 종류도 3가지가 있는데 그 중 어떤 부호기를 선택할 것인지는 반복 전송되어 성능이 제일 개선되는 부호기로 선택을 할 수 있다. 이때, 각 부호기의 반복 심벌 수도 반복되어 성능이 개선되는 부호기의 심벌을 더 많이 반복해서 전송할 수 있다.

예 2. 제1TFCI 정보 비트와 제2TFCI 정보 비트의 비가 3:4 인 경우

제1TFCI 정보 비트수와 제2TFCI 정보 비트수가 3:4인 경우, 즉 제1TFCI와 제2TFCI 정보 비트가 각각 5가 넘지 않는 경우, 종래 HSM 방법에서는 상기 제1TFCI 정보 비트와 상기 제2TFCI 정보 비트를 각각 혹은 순차적으로 (16,5) 부호화하여 전송을 한다. 본 발명에 제시된 부호기를 사용한다면 상기 제1TFCI 정보 비트는 부호화되어, 9 심벌, 10 심벌 혹은 11 심벌이 되고, 상기 제2TFCI 정보 비트는 부호화되어 12 심벌, 13 심벌 혹은 14 심벌이 된다. 상기 본 발명에 제시된 부호화기를 통하여 부호화된 제1TFCI 부호 심벌 수와 제2TFCI 부호 심벌 수는 제일 큰 값들로 합해진다 하더라도 25 심벌밖에는 되지 않는다. 상기와 같이 기본 부호 심벌 수인32가 되지 않을 경우, 가장 단순하게 처리하는 방법은 21 심벌 혹은 24 심벌만을 전송하도록 DTX로 처리하는 것이다. 이는 가장 간단하게 전송할 수 있는 방법이긴 하지만 상기 DTX되는 구간에 다른 정보들을 전송할 수 없으므로 자원이 낭비된다. 또한 부가적으로 부호 심벌들을 더 전송할 수 있는데 활용하지 않음으로 인해서 제1TFCI 정보 비트나 제2TFCI 정보 비트의 부호화 성능을 더 높일 수 있는데도 높이지 못하는 단점이 발생하게 된다.

상기 예 2와 같은 경우 제1TFCI에 우선권을 두어 신뢰도 혹은 성능을 높일 것인지, 제2TFCI에 우선권을 두어 신뢰도 혹은 성능을 높일 것인지, 제1TFCI와 제2TFCI 모두의 성능을 높일 것인지에 따라 부호화 방법을 다르게 할 수 있다.

만약, 제1TFCI에 우선권을 두어 신뢰도 혹은 성능을 높이는 경우 제2TFCI 정보 비트를 (12,4) 부호기 혹은 (13,4) 부호기 혹은 (14,4) 부호기를 사용하여 부호화하고, 제1TFCI의 정보 비트를 (20,6) 부호기, (19,6) 부호기 혹은 (18,6) 부호기를 사용하여 부호화할 수 있다. 또한, 제1TFCI 정보 비트를 (9,3) 부호기 혹은 (10,3) 부호기 혹은 (11,3) 부호기로 부호화 한 후, 반복 전송함으로서 성능 혹은 신뢰도를 높일 수 있는 방법이 있다. 상기 제1TFCI 정보 비트를 (20,6) 부호기, (19,6) 부호기 혹은 (18,6) 부호기를 사용하여 제1TFCI 부호 성능 혹인 신뢰도를 높이는 방법에서 실질적인 정보 비트인 3 비트를 제외한 나머지 3 비트는 0이 삽입되어 부호화된다. 상기 제1TFCI의 반복에 의해 반복된 제1TFCI 부호 심벌과 제2TFCI 부호 심벌의 합이 32를 초과할 수 있다. 그렇지만 상기 반복된 제1TFCI 부호 심벌과 제2TFCI 부호 심벌의 합이 32를 초과하게 되면 3GPP 표준과의 호환성이없게 되어 하드웨어의 복잡도를 가중시킬 수 있다. 또한 상기 예 2와 같이 제1TFCI와 제2TFCI 부호 심벌의 총 합이 30이 안 되는 경우, 전술된 제1TFCI와 제2TFCI 정보 비트의 합이 10이 되는 경우보다 부호의 선택에 제한이 적게 된다. 즉, 제1TFCI와 제2TFCI 정보 비트의 합이 10이 되는 경우에는 부호 심벌의 합이 반드시 32가 되는 부호들을 선택해야 했다. 하지만, 상기 예 1과 같이 주어진 정보 비트에 최대 부호율을 사용할 지라도 부호 심벌들의 합이 32가 안 된다면 각 TFCI 정보 비트의 부호율은 부호 심벌의 합이 32가 되는 제약조건 내에서 성능이 개선되는 방향으로 정할 수 있다.

한편, 상기 예 2에서 제2TFCI에 우선권을 두어 신뢰도 혹은 성능을 높이려고 한다면, 제1TFCI 정보 비트를 (9,3) 부호기 혹은 (10,3) 부호기 혹은 (11,3) 부호기를 사용하여 부호화하고, 제2TFCI 정보 비트를 (23,7) 부호기 혹은 (22,7) 부호기 혹은 (21,7) 부호기를 사용하여 부호화한다. 또한, (14,4) 부호화기 혹은 (13,4) 부호화기, (12,4) 부호화기를 사용하여 부호화한 후, 반복 전송해서 신뢰도 혹은 성능을 높일 수 있다. 상기 제2TFCI의 반복에 의해 반복된 제2TFCI 부호 심벌과 제1TFCI 부호 심벌의 합이 32를 초과할 수 있다. 그렇지만, 상기 반복된 제1TFCI 부호 심벌과 제2TFCI 부호 심벌의 합이 32를 초과하게 되면 3GPP 표준과의 호환성이 없게 된다.

마지막으로, 상기 예 1에서 제1TFCI와 제2TFCI의 신뢰도 혹은 성능을 동시에 개선하는 방법은 제1TFCI 정보 비트와 제2TFCI 정보 비트의 합이 10이 될 수 있도록 각각의 정보 비트를 일정 증가 시켜, 상기 증가된 정보 비트에 맞는 부호기를사용할 수 있다. 예를 들어, 제1TFCI 부호기를 (14,4) 부호기, (13,4) 부호기 혹은 (12,4) 부호기로 부호화하고, 제2TFCI 정보 비트를 (18,6) 부호기, (19,6) 부호기 혹은 (18,6) 부호기로 부호화하여 전송하는 방법을 사용할 수 있다. 상기 방법을 사용하는데 있어서 조건은 증가된 제1TFCI 정보 비트의 합과 제2TFCI 정보 비트의 합이 10을 넘어서는 안되며, 부호 심벌의 합이 32를 초과하지 않아야 한다는 것이다. 상기 부호 심벌의 합이 32를 초과하는 경우에 대한 문제점은 전술한 바와 같다. 다른 방법으로 제1TFCI 부호기를 (9,3) 부호기, (10,3) 부호기 혹은 (11,3) 부호기로 부호화하고, 제2TFCI 부호기를 (12,4) 부호기, (13,4) 부호기 혹은 (14,4) 부호기로 부호화하여 반복 전송하는 것이다. 이때, 상기 반복 전송되는 부호 심벌의 합은 32를 넘지 않도록 한다. 상기 제1TFCI 정보 비트에 따른 부호기는 3 종류가 있고, 상기 제2TFCI 정보 비트에 따른 부호기의 종류도 3 가지가 있다. 그 중 어떤 부호기를 선택할 것인지는 반복 전송되어 성능이 제일 개선되는 부호기로 선택을 할 수 있으며, 각 부호기의 반복 심벌 수도 반복되어 성능이 개선되는 부호기의 심벌을 더 많이 반복해서 전송할 수 있다. 또한 상기 제1TFCI 정보 비트와 제2TFCI 정보 비트를 신뢰도를 높이거나 성능을 높여 전송함에 있어서 부호율을 바꾸는 방법과 반복 전송하는 방법을 혼용하여 사용할 수 있다.

상기에서 예 1과 예 2를 통해 설명된 본 발명에서 HSM의 부호 선택 방법에 대한 결정 기준을 정리하면 하기와 같다.

기준 1. 제1TFCI 정보 비트 혹은 제2TFCI 정보 비트가 5비트를 초과하는 경우

- 제1TFCI에 우선권을 둔다면, 제2TFCI 부호기를 고정시킨 후, 제1TFCI의 부호율을 바꾸어 전송하거나, 실질 정보 비트의 수를 감안하여 제1TFCI를 부호화한 후, 반복 전송한다.

- 제2TFCI에 우선권을 둔다면, 제1TFCI 부호기를 고정시킨 후, 제2TFCI의 부호율을 바꾸어 전송하거나, 실질 정보 비트의 수를 감안하여 제2TFCI를 부호화 한 후 반복 전송한다.

- 제1TFCI와 제2TFCI에 모두 우선권을 둔다면, 제1TFCI와 제2TFCI의 부호율을 바꾸거나 제1TFCI와 제2TFCI의 실질 정보 비트를 고려하여 각각 부호화한 후, 반복 전송하며, 부호율을 바꾸는 방법과 반복 전송하는 방법을 혼용할 수 있다.

기준 2. 제1TFCI 정보 비트 혹은 제2TFCI 정보 비트가 5비트를 초과하지 않는 경우

- (16,5) 부호기를 사용하여 제1TFCI 정보 비트와 제2TFCI 정보 비트를 부호화하여 전송함.

- 그 외의 경우는 기준 1과 동일함.

도 12와 상기 <표 4>의 천공 양식을 사용하는 <표 1>의 부호율을 예로 하여 상기에 제시된 기준이 사용되는 부호 선택 방법에 대하여 설명한다.

상기 도 12를 참조하면, 1201단계에서는 제1TFCI(제1정보비트)와 제2TFCI(제2정보비트)의 전송 필요성이 발생한다. 즉, 기지국이 단말기에게 DSCH를 전송해야 하는 상황이 발생하면 각각의 TFI를 수신한다. 상기 1201단계에서 전송 필요성이 발생하면 1202단계로 진행하여 제1정보비트와 제2정보비트의 합이 10이되는지는 검사한다. 상기 제1정보비트와 상기 제2정보비트의 합이 10이 되면 1208단계로 진행한다. 상기 1208단계에서는 상기 제1정보비트와 상기 제2정보비트에 맞는 부호를 결정한다.

상기 제1정보비트와 상기 제2정보비트 정보량의 비가 3:7인 경우를 예로 하여 상기 1208단계에서의 부호 선택 과정을 설명하면, 상기 제1정보비트의 부호기는 (9,3) 부호기, (10,3) 부호기 또는 (11,3) 부호기가 될 수 있다. 또한, 상기 제2정보비트의 부호기는 (23,7) 부호기, (22,7) 부호기 또는 (21,7) 부호기가 될 수 있다. 이때, 제약 조건은 부호 심벌의 합이 32가 되어야 한다는 것이다. 상기 각각의 정보 비트에 따른 3가지 종류의 부호율의 선택 기준은 상기 제1정보비트에 우선권을 두어 잉여 2 심벌을 추가하는 부호율을 선택하든지, 상기 제2정보비트에 우선권을 두어 잉여 2 심벌을 추가하는 부호율을 선택한다. 또는 상기 제1정보비트와 상기 제2정보비트에 잉여 심벌 하나씩을 추가하는 부호율을 선택할 수도 있다. 상기 1208단계에서 상기 제1정보비트와 상기 제2정보비트에 사용될 부호율이 결정되면 1209단계로 진행한다, 상기 1209단계로 진행하면 상기 결정된 부호율에 의해 상기 제1정보비트 및 제2정보비트를 부호화하고, 1210단계에서는 상기 부호화된 제1TFCI 부호 심벌들과 제2TFCI 부호 심벌들을 다중화하여 출력한다.

하지만, 상기 1202단계에서 상기 제1정보비트와 상기 제2정보비트의 합이 10이 안 된다고 판단되면 1203단계로 진행한다. 상기 1203단계에서 상기 제1정보비트 수가 5를 초과하는지 혹은 제2정보 비트 수가 5를 초과하는지에 대해 검사한다. 상기 1203단계에서 상기 제1정보비트 수와 상기 제2정보 비트 수 중 하나라도 5를 초과한다면 1204단계로 진행한다. 하지만, 상기 제1정보비트 수와 상기 제2정보비트 수가 모두 5를 초과하지 않는다면 1221단계로 진행한다. 상기 1221단계에서는 상기 제1정보비트와 상기 제2정보비트를 (16,5) 부호기를 사용하여 부호화할 것인지를 판단한다. 상기 (16,5) 부호기를 사용하지 않을 경우에는 1206단계로 진행하며, 상기 (16,5) 부호기를 사용할 경우에는 상기 1209단계와 상기 1210단계를 수행한다.

상기 제1정보비트 혹은 제2정보비트 수가 5를 초과하여 상기 1204단계로 진행하면 상기 제1정보비트 혹은 상기 제2정보비트의 부호 심벌들을 DTX를 사용하여 전송할 것인지에 대한 여부를 검사한다. 상기 DTX를 사용하는 경우에는 상기 1208단계로 진행하며, 그렇지 않고 상기 DTX를 사용하지 않은 경우에는 상기 1206단계로 진행한다.

상기 제1정보비트와 상기 제2정보비트 정보량의 비를 3:4로 하여 상기 1208단계를 설명하면, 상기 제1정보비트 부호기를 (9,3) 부호기, (10,3) 부호기, (11,3) 부호기 중에 하나의 부호기로 선택한다. 한편, 상기 제2정보비트 부호기를 (12,4) 부호기, (13,4) 부호기, (14,4) 부호기 중 하나의 부호기로 선택한다. 상기 1208단계에서 상기 제1정보비트와 상기 제2정보비트 수가 모두 5를 넘지 않는 경우에 상기 DTX를 사용한다면 각각의 부호기의 선택에 있어 제약은 없으나 부호 심벌들의 합이 역시 32를 초과하지 않아야 한다.

상기 도 12의 1204단계에서 제1TFCI의 부호 심벌과 제2TFCI의 부호 심벌을 DTX로 전송하지 않는다고 하면 1205단계에서 제1TFCI와 제2TFCI를 둘 다 신뢰도 혹은 성능을 높여서 전송할 것인지에 대한 여부를 결정한다. 상기 1205단계에서제1TFCI와 제2TFCI의 성능 혹은 신뢰도를 모두 높여서 전송하기로 결정했다면 1207단계를 수행한다. 상기 1207단계에서는 본 발명에서 제시한 부호율 증가 방법 혹은 반복 전송 방법 혹은 상기 두 방법의 혼용방법을 사용하여 상기 제1TFCI와 제2TFCI 성능 혹은 신뢰도를 높여서 전송하는 방법을 결정한다. 상기 1207단계에서 결정된 방법에 따라 1208단계에서 제1TFCI와 제2TFCI에 사용할 부호를 결정하고, 1209에서 상기 결정된 방법으로 제1TFCI와 제2TFCI 정보 비트를 부호화한다. 그리고, 1210단계에서 상기 제1TFCI의 부호 심벌과 상기 제2TFCI의 부호 심벌을 다중화하여 출력한다. 상기 1207단계에서 부호율 증가 방법에 의해 제1TFCI와 제2TFCI의 성능 혹은 신뢰도를 높여 전송하는 것으로 결정이 되었다면 상기 1209단계에서 부호화된 제1TFCI 부호 심벌들과 제2TFCI 부호 심벌들을 상기 1210단계에서 다중화하여 전송하면 된다. 상기 1207단계에서 반복 전송방법에 의해 제1TFCI와 제2TFCI의 성능 혹은 신뢰도를 높여 전송하는 것으로 결정이 되었다면 상기 1209단계에서 부호화된 제1TFCI 부호 심벌들과 제2TFCI 부호 심벌들을 각각 반복하고, 상기 1210단계에서 다중화 시켜 출력한다. 또는, 상기 1210단계에서 제1TFCI 부호 심벌들과 제2TFCI 부호 심벌들을 각각 반복한 후 다중화 시켜 출력한다.

상기 1205단계에서 제1TFCI 혹은 제2TFCI 하나만을 신뢰도 혹은 성능을 높여 전송하기로 결정했다면 상기 1206에서 제1TFCI와 제2TFCI 중 어느 하나의 TFCI에 우선권을 부여할 것인지를 결정한다. 상기 1206단계에서 제1TFCI가 우선권을 갖는 경우는 제1TFCI로 가는 정보량이 적으나 신뢰도를 높여서 전송하는 방안 혹은 제1TFCI로 가는 정보량이 많으나 신뢰도를 높여서 전송하는 방안이 있을 수 있다.또한, 제2TFCI가 우선권을 갖는 경우는 제2TFCI로 가는 정보량은 본 발명의 종래 기술에서 전술한 바와 같이 소프트핸드오버 지역에 잘못 위치하면 DSCH를 수신 받는 기지국 외에 다른 기지국에서는 DSCH를 위한 제2TFCI 정보 비트를 전송할 수 없다. 이러한 경우를 대비해서 신뢰도를 높여 전송해야 하는 경우가 될 수 있으며, 제2TFCI로 가는 정보량이 적으나 신뢰도가 높여서 전송g는 방안 혹은 제2TFCI로 가는 정보량이 많으나 신뢰도를 높여서 전송하는 방안이 있을 수 있다. 상기 1206단계에서 제1TFCI의 성능 혹은 신뢰도 또는 제2TFCI의 성능 혹은 신뢰도를 높여서 전송하기로 결정했다면 상기 1207단계를 수행한다. 상기 1207단계에서는 본 발명에서 제시한 부호율 증가 방법 혹은 반복 전송 방법 혹은 상기 두 방법의 혼용방법을 사용하여 상기 제1TFCI 성능 혹은 신뢰도 또는 제2TFCI 성능 혹은 신뢰도를 높여서 전송하는 방법을 결정한다. 상기 1207단계에서 결정된 방법에 따라 1208단계에서 제1TFCI와 제2TFCI에 사용할 부호를 결정하고, 1209단계에서 상기 결정된 방법으로 제1TFCI와 제2TFCI 정보 비트를 부호화한 다음, 1210단계에서 상기 제1TFCI의 부호 심벌과 상기 제2TFCI의 부호 심벌을 다중화하여 출력한다. 상기 1207에서 부호율 증가 방법에 의해 제 1TFCI의 성능 혹은 신뢰도 또는 제 2 TFCI의 성능 혹은 신뢰도를 전송하는 것으로 결정이 되었다면 상기 1209단계에서 부호화된 제1TFCI 부호 심벌들과 제2TFCI 부호 심벌들을 상기 1210단계에서 다중화하여 전송하면 된다. 상기 1207단계에서 반복 전송방법에 의해 제1TFCI의 성능 혹은 신뢰도 또는 제2TFCI의 성능 혹은 신뢰도를 높여서 전송하는 것으로 결정이 되었다면 상기 1209단계에서 부호화된 제1TFCI 부호 심벌들과 제2TFCI 부호 심벌들을 상기 1209단계에서 각각 반복하여 상기 1210단계에서 다중화 시켜 출력한다. 또는, 상기 1210단계에서 제1TFCI 부호 심벌들과 제2TFCI 부호 심벌들을 반복한 후 다중화 시켜 출력할 수 있다.

상술한 바와 같이 본 발명의 실시 예에서는 다양한 입력 정보 비트 및 출력 부호 심벌을 가지는 TFCI를 부호화 및 복호화 하는 경우, 하나의 부호기/복호기 구조를 사용하여 다양한 입력 정보 비트 및 출력 부호 심벌을 가지는 TFCI를 부호화/복호화 할 수 있다. 또한 서로 다른 부호 방법을 사용하여 부호화된 복수의 TFCI 심벌들을 전송할 경우, 시간적으로 균일하게 분포될 수 있도록 다중화함으로서 전송 시간 이득을 얻을 수 있다. 또한 본 발명에서 TFCI 부호화는 입력 정보 비트가 10비트인 경우, DSCH 및 DCH로 전송되는 데이터의 종류와 성질에 따른 전송 조합 표시의 종류에 따라 1:9, 2:8, 3:7, 4:6, 5:5, 6:4, 7:3, 8:2, 9:1 중의 어느 하나를 선택하여 사용할 수 있으므로, 시그널링 측면 과 지연시간 관점에서 LSM보다 장점을 가지는 HSM의 동작에 유연성을 부여할 수 있다. 또한, 저장장치를 이용하여 DCH와 DSCH 각각에 대응한 TFCI 비트들에 대한 부호화를 수행한 후 부호 심벌들을 저장장치에 저장하여 사용함으로서 신속한 정보 처리를 수행할 수 있는 장점이 있다.