近来，在诸如计算机终端、外围设备、通信设备以及移动通信系统之类 的数字设备之间提供有效网络服务的处理和系统的方面已有了发展。
这些数字设备可以包括用于数据处理的计算机系统。计算机系统可以包 括：执行各种操作并控制重要的系统操作的中央处理器(CPU)，以及多个子 系统，例如，多个可以执行与CPU有关的核心功能的数据处理系统。
每个数据处理系统可以用点对点连接或数据总线与彼此耦合。这些数据 处理系统通过点对点连接或数据总线执行数据分组传送。此外，这些数据处 理系统可以对与数据处理系统之间相关联的数据处理至少部分地使用先进 先出(FIFO)方法，因为FIFO方法就性能评价来说是优越的，并且可以从顶 层的角度描述数据处理系统之间的数据流。
图1是示出根据点对点配置耦合的传统数据处理系统的实例的示意图。
如图1中所示，第一数据处理系统10、第二数据处理系统20和第三数 据处理系统30可以分别包括用于数据输入的第一FIFO 11、21和31，和用 于数据输出的第二FIFO 12、22和32。图1中的数据处理系统10、20和30 以点对点配置的方式耦合。
第一数据处理系统10的用于数据输入的第一FIFO 11可以与第二数据 处理系统20的用于数据输出的第二FIFO 22耦合，并且可以与第三数据处 理系统30的用于数据输出的第二FIFO 32耦合。
第二数据处理系统20的用于数据输入的第一FIFO 21可以与第一数据 处理系统10的用于数据输出的第二FIFO 12耦合，并且可以与第三数据处 理系统30的用于数据输出的第二FIFO 32耦合。
第三数据处理系统30的用于数据输入的第一FIFO 31可以与第一数据 处理系统10的用于数据输出的第二FIFO 12耦合，并且可以与第二数据处 理系统20的用于数据输出的第二FIFO 22耦合。
每一个用于数据输入的第一FIFO 11、21和31可以直接与每一个用于 数据输出的第二FIFO 12、22和32耦合。
在使用FIFO的传统的点对点配置中，在FIFO和/或数据处理系统之间 提供连接线在复杂度方面随FIFO和/或数据处理系统的数目的增加而增加。 这是如上所述的传统点对点配置的一个缺点。此外，以传统点对点配置的方 式耦合的数据处理系统需要数据仲裁(arbitration)处理以便确定所接收的和/ 或输入的数据分组的源(source)。
图2是示出以数据总线配置的方式耦合的传统数据处理系统的框图。
如图2中所示，第一数据处理系统40、第二数据处理系统50以及第三 数据处理系统60可以经由数据总线70彼此耦合。
与传统点对点配置相比，图2中所示三个数据处理系统之间的连接线不 那么复杂。
更进一步，图1中的三个数据处理系统10、20和30所需要的数据仲裁 处理可能不为图2中所示的三个数据处理系统40、50和60所需要，因为总 线主控器(bus master)可以装备在三个数据处理系统40、50和60中的一个中。 考虑到上述情况，图2中所示的数据总线体系结构对于大部分传统计算机系 统都可以加以实现。
按照惯例，数据处理系统40、50和60可以包括与数据总线70接口连 接的接口逻辑。然而，如果接口逻辑与用于数据处理系统40、50和60的核 心功能的数据处理逻辑混合在一起，就难以执行逻辑的错误检测、维护和/ 或再利用。因此，接口逻辑模块可以与数据处理系统40、50和60的核心功 能分离地加以配置。
图3是示出图2中所示的传统数据处理系统的结构的框图。
参考图3，传统数据处理系统可以包括用于执行核心数据处理功能的数 据处理模块42，以及用于将数据处理模块42与数据总线70接口连接的数据 接口模块44。
数据接口模块44可以包括接口控制逻辑45、写FIFO 46和读FIFO 47。 接口控制逻辑45可以接口连接用于在数据处理模块42和/或数据总线70之 间数据传送的控制数据。写FIFO 46可以加载从数据处理模块42提供的数 据，并且可以响应来自数据总线70的请求，使用FIFO方法输出所加载的数 据。读FIFO 47可以加载从数据总线70提供的数据，并可以使用FIFO方法 输出所加载的数据，以响应来自数据处理模块42的请求。
控制数据可以包括与数据处理期间的控制相关的命令数据和/或状态数 据。实际数据可以包括除控制数据之外的目标数据和地址数据。
按照惯例，数据处理模块42和接口控制逻辑45之间的接口至少部分地 不是标准化的，因为在传统数据处理系统40中控制数据不是标准化的。
随着逻辑兼容性降低，可复用性也降低并且维护变得困难。
至少部分地由于图2中所示连接多个数据处理系统的传统系统中的上述 缺陷，数据处理模块42的工作速率可能取决于数据总线70的工作速率。读 FIFO 46和/或写FIFO 47可以执行时钟转换，但是接口控制逻辑45由于其 复杂的电路结构而不可以执行时钟转换。
因此，由于数据接口模块44的结构特征，数据接口模块44可以使用和 数据总线70的时钟CLK一样的时钟CLK，数据处理模块42的工作速率向 下调节以匹配数据接口模块44的工作速率。
因此，尽管数据处理模块42具有高性能的能力，数据处理系统40还是 不能实现全部的性能，这至少部分地因为数据处理模块42的工作速率的向 下调节。
传统数据接口模块44也许适合于同步接口，但是不适合于异步接口。
按照惯例，当数据处理模块42的工作速率不同于数据总线70的工作速 率时，可以使用额外的设备来支持异步接口。例如，总线封套器(wrapper)可 以被加到传统数据系统中，以支持数据处理系统40的输出端和数据总线70 之间的异步接口。但是，在总线封套器上存在过多的接口开销。换句话说， 因为数据处理系统40的接口协议在大部分情况下都与数据总线70的接口协 议不同，所以总线封套器同时地处理时钟接口和协议接口。因此，在总线封 套器上存在开销的比率可能增大。

本发明的示范实施例提供了一种既能够处理标准化的实际数据又能够 处理用于传送标准化的实际数据的控制数据，并且能够支持异步接口和同步 接口的数据处理系统。
本发明的示范实施例也提供了一种能够有效执行数据处理系统和数据 总线之间的关联操作的数据接口连接方法。
本发明的一个示范实施例提供了一种数据处理系统。该数据处理系统可 以包括：数据处理模块，被配置来执行数据处理功能和使用数据分组与其它 数据处理系统进行接口连接，该数据分组具有第一协议格式，包括实际数据 和用于数据传送的控制数据；以及与数据总线和数据处理模块耦合的数据接 口模块，该数据接口模块被配置来将具有第一协议格式的数据分组转换成具 有第二协议格式的数据分组，将具有第二协议格式的数据分组输出到数据总 线，将具有第二协议格式的数据分组转换成具有第一协议格式的数据分组， 以及将具有第一协议格式的数据分组传送给数据处理模块。
本发明的一个示范实施例提供了一种包括数据处理模块和数据接口模 块的数据处理系统。数据接口模块可以包括写FIFO，被配置来顺序存储从 该数据处理模块接收的具有第一协议格式的数据分组，和基于先进先出 (FIFO)方法检索所存储的数据分组；与数据总线耦合的协议接口，该协议接 口被配置来将具有第一协议格式的数据分组转换成具有第二协议格式的数 据分组，以及将具有第二协议格式的数据分组传送给数据总线，该协议接口 进一步被配置来将从数据总线接收的具有第二协议格式的数据分组转换成 具有第一协议格式的数据分组；以及读FIFO，被配置来顺序存储从协议接 口接收的具有第一协议格式的数据分组，以及基于FIFO方法检索所存储的 数据分组，以将所检索的数据分组提供给数据处理模块。
根据本发明的一个示范实施例，具有第一协议格式的数据分组可以包括 存储控制数据的分组头部分；以及存储实际数据的数据部分。分组头部分可 以包括表示数据分组的长度的分组长度数据部分、表示数据分组的有效数据 的数目的有效位数据部分、表示数据分组的存取单位的存取单位数据部分、 表示存储数据分组的地址数据是否被修改的地址修改数据部分、表示数据分 组的格式的分组类型数据部分以及表示该分组的标识的分组标识(ID)部分中 的至少一个。
本发明的一个示范实施例提供了一种在发送模式下的数据接口连接方 法。该数据接口连接方法可以包括与第一时钟同步输出具有第一协议格式的 数据分组，每一个数据分组具有第一协议格式，包括实际数据和用于传输实 际数据的控制数据；基于第一时钟顺序存储所输出的具有第一协议格式的数 据分组；与第二时钟同步地基于FIFO方法检索所存储的数据分组；将经检 索的具有第一协议格式的数据分组转换为具有第二协议格式的数据分组；以 及与第二时钟同步地将经转换的数据分组传送给数据总线。
本发明的一个示范实施例提供了一种在接收模式下的数据接口连接方 法。该数据接口连接方法可以包括将具有第二协议格式的数据分组转换成具 有第一协议格式的数据分组；与第二时钟同步地输出具有第一协议格式的数 据分组，这里第二时钟是数据总线的工作时钟；以及与第二时钟同步地顺序 存储所输出的具有第一协议格式的数据分组；以及与第一时钟同步地检索所 存储的数据分组。
附图说明
本发明的上述以及其它特征和优点在结合附图对其示范实施例详细说 明时会变得更加明显，其中：
图1是示出以点对点配置的方式耦合的传统数据处理系统的示意图；
图2是示出以数据总线配置的方式耦合的传统数据处理系统的框图；
图3是示出传统数据处理系统的结构的框图；
图4是示出根据本发明的示范实施例的数据处理系统的结构的框图；
图5是示出根据本发明的示范实施例在图4中所示的数据处理模块、 FIFO和协议接口之间使用的数据分组结构的示意图；
图6是示出根据本发明的示范实施例在图5中所示数据分组的分组头部 分的配置的示意图；
图7是用于解释根据本发明的示范实施例的方法的示范时序图，在该方 法中数据分组可以从数据处理模块传送并在写FIFO中存储；
图8是用于解释根据本发明的示范实施例的方法的示范时序图，在该方 法中数据分组可以在写FIFO中存储并被传送给协议接口；
图9是用于解释根据本发明的示范实施例的方法的示范时序图，在该方 法中数据分组可以在协议接口中存储并被转换以将经转换的数据分组输出 到总线接口；
图10是用于解释根据本发明的示范实施例的方法的示范时序图，在该 方法中数据分组可以从协议接口传送并在读FIFO中存储；
图11是用于解释根据本发明的示范实施例的方法的示范时序图，在该 方法中数据分组可以在读FIFO中存储并被传送给数据处理模块；以及
图12是示出根据本发明的示范实施例的数据处理系统的框图。

在此说明本发明的详细的示范实施例。然而，出于说明本发明的示范实 施例的目的，在此公开的具体结构和/或功能细节仅仅是代表性的。但是，本 发明可以许多替换形式来加以具体化，不应被理解为受限于在此阐述的本发 明的示范实施例。
因此，尽管该发明容许各种各样的修改和替换形式，但是它的具体实施 例是通过图中的实例来展示的，在此将会详细说明。但是，应当明白，不存 在将该发明限制于所公开的特定实施例的意图，相反，该发明将覆盖所有落 在该发明的精神和范围之内的修改、相等物以及替换。贯穿附图的描述，相 同的标记指示相同的元件。
要明白，尽管术语第一、第二等等可以在此用来描述不同元件，但是这 些元件不应该受这些术语的限制。这些术语仅用于将一个元件与另一个相区 别。例如，第一元件可以被叫做第二元件，而相似地，第二元件可以被叫做 第一元件，而不偏离本发明的范围。如在此所使用的，术语“和/或”包括一 个或更多的相关联的所列举的项中的任一个和所有的组合。
要明白，当一个元件被称为被“连接”或“耦合”到另一个元件时，它 可以被直接连接或耦合到其它元件，或可存在插入的元件。与此对比，当一 个元件被称为被“直接连接”或“直接耦合”到另一个元件时，没有插入的 元件存在。其它用来描述元件之间的关系的词应当以相似的方式来解释(即， “在……之间”对“直接在……之间”，“相邻”对“直接相邻”，等等)。
在此所使用的术语仅仅是出于说明特定示范实施例的目的，而不是试图 限制该发明。正如在此所使用的，单数格式的“一(a)”、“一个(an)”和“该 (the)”也试图包括复数形式，除非上下文清楚地另有所指。还要明白术语“包 括(comprise)”、“包括(comprising)”、“包含(include)”和/或“包含 (including)”，在此使用时，规定所述的特征、整数、步骤、操作、元件和/ 或部件的存在，但是不排除一个或更多的其它特征、整数、步骤、操作、元 件、部件和/或它们的组合的存在。
除非另外规定，在此使用的所有术语(包括技术和科学术语)具有与该发 明所属技术领域的普通技术人员所通常明白的相同的含义。还要明白诸如在 通常使用的字典中规定的此类的术语，应当被解释为具有与它们在相关技术 领域的环境中的它们的含义相一致的含义，并且不会在理想化或过分正式的 意义上被解释，除非在此特意这样规定。
图4是示出根据本发明的示范实施例，能够支持异步接口的数据处理系 统100的结构的框图。
参考图4，数据处理系统100可以包括数据处理模块110和数据接口模 块120。
数据接口模块120可以包括：写FIFO 121、读FIFO 123以及协议接口 122。
数据处理模块110可以执行核心数据处理功能，可以将数据分组传送给 写FIFO 121并且可以经由数据总线200从读FIFO 123接收数据分组，以执 行与耦合到数据总线200的另一数据处理系统300相关的操作。
核心数据处理功能指的是由数据处理系统100执行的主要数据处理。例 如，MPEG处理系统的核心功能是指用于处理MPEG数据的功能。
写FIFO 121可以顺序存储从数据处理模块110接收的数据分组，并且 可以基于FIFO方法将所存储的数据分组输出到协议接口122。
写FIFO 121可以与异步FIFO一致(correspond)。也就是，写FIFO 121 可以同步于第一时钟，该第一时钟在数据分组输入模式期间与数据处理模块 110的工作时钟一致，并且写FIFO 121可以同步于第二时钟，该第二时钟在 数据分组输出模式期间与数据总线200和协议接口122的工作时钟一致。
读FIFO 123可以顺序存储从协议接口122接收的数据分组，并且可以 基于FIFO方法将所存储的数据分组输出到数据处理模块110。
读FIFO 123可以与同步FIFO一致。也就是，读FIFO 123可以同步于 第二时钟，该第二时钟在数据分组输入模式期间与数据总线200和协议接口 122的工作时钟一致，并且读FIFO 123可以同步于第一时钟，该第一时钟在 数据分组输出模式期间与数据处理模块110的工作时钟一致。
协议接口122可以耦合到数据总线200，可以将从写FIFO 121输出的具 有第一协议格式的数据分组转换成适合于数据总线200的具有第二协议格式 的数据分组，并可以传送具有第二协议格式的经转换的数据分组。
此外，协议接口122可以将从数据总线200传送的具有第二协议格式的 数据分组转换成具有第一协议格式的数据分组，并且可以将具有第一协议格 式的经转换的数据分组输出到读FIFO 123。
例如，如果协议接口122接收到从写FIFO 121输出的具有第一协议格 式的数据分组，协议接口122就将具有第一协议格式的数据分组转换成数据 分组接口，并将该数据分组接口传送给读FIFO 123。
数据总线200可以与标准接口总线一致，协议接口122可以保证数据处 理系统100和标准接口总线200之间的协议兼容性。
根据本发明的示范实施例，数据处理系统100与数据总线200之间的兼 容性可以通过使用协议接口122而得到改善。
可以从数据处理模块110传送并可以在写FIFO 121中存储的数据分组， 可以接着被传送给协议接口122。此外，可以从协议接口122传送并可以在 读FIFO 123中存储的数据分组，可以接着被传送给数据处理模块100。根据 本发明的示范实施例的数据分组可以包括真实(real)数据和用于数据传输的 控制数据。
图5是示出根据本发明的示范实施例的数据分组结构的示意图，该数据 分组可以在图4中所示的数据处理模块110、写FIFO 121、读FIFO 123和 协议接口122之间使用。
参考图5，例如，数据分组400可以包括具有32位控制数据的分组头 (PHEAD)部分410，以及具有32位真实数据的数据部分420。
根据本发明的示范实施例的数据分组400可以包括多个具有32位空间 的数据部分420。
图6是示出根据本发明的示范实施例的图5中所示数据分组400的分组 头部分410的示范配置的示意图。
参考图6，构成分组头部分410的子部分可以包括下列中的一个或更多。
1.可以存储分组长度数据并可以占用分组头部分410的第一位至第十六 位[15:0]的分组长度数据部分411。例如可以为分组头部分410的分组长度数 据部分411分配构成分组头部分410的总计三十二位中的十六位。
2.可以存储在32位数据流420的最后一个字中的有效位的数目，并可以 占用第十七位至第二十一位[20:16]的有效位数据部分412。例如可以为分组 头部分410的有效位数据部分412分配五位。
3.可以存储表示相应存取单位的数据并可以占用从第二十二位到第二十 三位[22:21]的存取单位数据部分413。例如，可以为分组头部分410的存取 单位数据部分413分配两位。此外，存取单位可以包括字节，半字和字。
4.可以存储表示预定地址是否被修改了的数据，并可以占用第二十四位 [23]的地址修改数据部分414。可以为地址修改数据部分414分配一位。例 如，表示预定地址是否被修改了的数据可以包括“没改变”或“递增 (incremental)的地址变化”。
5.可以存储表示分组格式的数据并可占用第二十五位至第二十八位 [27:24]的分组类型数据部分415。例如，可以为分组类型数据部分415分配 四位。此外，表示分组格式的数据可以包括“读/写”或“临界存取(critical access)”。
6.可以存储表示分组ID的数据并可以占用从第二十九位到第三十二位 [31:28]的分组标识数据部分416。例如，可以为分组ID数据部分416分配四 位。此外，可以将分组ID数据部分416用作扩展字段。
根据本发明的示范实施例的分组结构可以配置如下。
例如，用于在地址“0x0010_8000”以数据“0x1234_5678”执行的单个 写操作的数据分组400，可以具有下面的配置：
PHEAD 410:411(长度＝2)，412(有效32位)，413(字)，414(在地址上没 有改变)，415(写)和416(空值)
-D0(DATA0):0x0010_8000(表示地址)
-D1(DATA1):0x1234_5678(表示要写的数据)
作为第二实例，用于在地址“0x0010_8000”以数据“0x1234_5678”和 在地址“0x0010_8004”以数据“0xaaaa_bbbb”执行的猝发(burst)写操作的 数据分组400，可以具有如下配置：
-PHEAD 410:411(长度＝3)，412(有效32位)，413(字)，414(在地址上 递增)，415(写)和416(空值)
-D0(DATA0):0x0010_8000(表示地址)
-D1(DATA1):0x1234_5678(表示要写的第一数据)
-D2(DATA2):0xaaaa_bbbb(表示要写的第二数据)
根据这个实例的地址修改数据部分414的“在地址上递增”使用递增值 四位作为默认值；因而，第一数据“0x1234_5678”被写入至第一地址 “0x0010_8000”，而第二数据“0xaaaa_bbbb”被写入到应用了默认递增值四 位的第二地址“0x0010_8004”。
根据本发明的示范实施例，数据分组400可以包括分组头部分410，其 可以存储部分411至416中每一个中的控制数据，以及数据部分420，其可 以存储要写入的实际数据和数据地址。
应当注意，上述数据分组和/或数据分组部分是相对于本发明的示范实施 例而描述的，并不意味着限制。
因为根据本发明的示范实施例的控制数据和真实数据都可以作为标准 化的数据分组400在写FIFO 121和读FIFO 123之间传送，所以写FIFO 121 和读FIFO 123之间的异步接口是可能的。此外，逻辑之间的功能边界可以 是明显的，因而每一个逻辑的可复用性可以得到提高。
图7是用于解释根据本发明的示范实施例的方法的示范时序图，其中数 据分组可以从图4中所示数据处理模块110传送，并可以在写FIFO 121中 存储。在图7中，除了第一时钟信号之外还示出了下列信号。
1.写FIFO入队信号。写FIFO入队信号可用于使数据分组在写FIFO 121 中存储。例如，如果写FIFO入队(enqueue)信号处在高电平(例如，有效电平)， 数据分组的内容就可以在写FIFO 121中存储。
2.分组数据信号。分组数据信号可以表示数据分组的内容。如图7中所 示，分组数据可以包括在地址“0x0010_8000”以数据“0x1234_5678”和在 地址“0x0010_8004”以数据“0xaaaa_bbbb”执行的猝发写操作。图7中所 示出的数据分组信号包括PHEAD、D0、D1和D2，其中D0表示地址，D1 表示第一数据DATA1(“0x1234_5678”)，而D2表示第二数据 DATA2(“0xaaaa_bbbb”)。
3.数据分组开始信号。数据分组开始信号可以表示数据分组的开始。
4.写FIFO满信号。如果写FIFO 121为满，那么写FIFO满信号可以被 激活。例如，如果写FIFO满信号处于有效电平，写FIFO入队信号就不得 被允许变成有效电平。也就是，如果写FIFO满信号处于有效电平，数据分 组不能在写FIFO 121中存储。
参考图7中的示范时序图，当在写FIFO 121中有剩余存储空间时，则 写FIFO满信号处在低电平(例如，非有效电平)并且数据分组被从数据处理 模块110传送，写FIFO入队信号经历从非有效电平到有效电平的状态转移。 结果，包括PHEAD、ADDR、DATA0的分组数据在写FIFO 121中顺序存储。 此外，数据分组开始信号经历从非有效电平到有效电平的状态转移。
根据本发明的示范实施例，数据分组开始信号可以用于初始化与每一个 数据分组相对应的有限状态机FSM(未示出)。此外，如果在前输入的数据分 组上存在处理错误，则即使当前FSM保持在不希望的状态，当前输入的数 据分组也可以使用数据分组开始信号来正常处理。同时，在DATA0在写FIFO 121中存储之后，当写FIFO 121为满时，写FIFO满信号经历从非有效电平 到有效电平的状态转移，并且数据分组的输入处理被挂起。在一个时间周期 之后，当写FIFO 121从满状态释放时，写FIFO入队信号经历从非有效电平 到有效电平的状态转移，因此分组数据的DATA1被输入到写FIFO 121。
根据本发明的示范实施例的上述操作，从数据处理模块110传送的数据 分组可以在写FIFO 121中存储。
如图7的示范时序图中所示，所有信号都可以同步于第一时钟，第一时 钟可以与数据处理模块110的工作时钟基本相同。
图8是用于解释根据本发明的示范实施例的方法的示范时序图，其中数 据分组可以在写FIFO 121中存储，并且在图7中所示的方法结束之后，可 以传送给协议接口122。
在图8中，除第二时钟信号之外还示出了下列信号。
1.写FIFO出队信号。写FIFO出队信号可用于使数据分组能从写FIFO 121中检索。例如，如果写FIFO出队信号处于有效电平，数据分组的内容 就可以从写FIFO 121检索。
2.分组数据信号。分组数据信号可以表示数据分组的内容。与图7中所 示分组数据相似，图8的分组数据可以包括猝发写操作，该操作可以在地址 “0x0010_8000”以数据“0x1234_5678”和在地址“0x0010_8004”以数据 “0xaaaa_bbbb”执行。图8中所示的数据分组包括PHEAD、D0、D1和D2， 其中D0表示地址，D1表示第一数据DATA1(“0x1234_5678”)，而D2表 示第二数据DATA2(“0xaaaa_bbbb”)。
3.数据分组开始信号。数据分组开始信号可以表示数据分组的开始。
4.写FIFO空信号。如果写FIFO 121为空，那么写FIFO空信号可以被 激活。例如，如果写FIFO空信号处于有效电平，写FIFO入队信号就不得 被允许变成有效电平，因为不可能从写FIFO 121检索数据分组。
参考图8中所示的示范时序图，当在写FIFO 121中存在所存储的数据 分组时，写FIFO空信号处在非有效电平并且从协议接口122接收到对数据 分组的检索请求，写FIFO出队信号经历从非有效电平到有效电平的转移， 并且包括PHEAD、ADDR、DATA0和DATA1的分组数据可以从写FIFO 121 顺序检索。此外，数据分组开始信号经历从非有效电平到有效电平的状态转 移。
如上所述，即使当前FSM保持在不希望的状态，数据分组开始信号也 可以用于对当前的输入数据分组正常执行数据处理。
根据本发明的示范实施例的上述操作，从写FIFO 121检索的数据分组 可以被传送给协议接口122。
如图8的示范时序图中所示，所有信号都可以同步于第二时钟，第二时 钟与协议接口122的工作时钟基本相同。
图9是用于解释根据本发明的示范实施例的方法的示范时序图，在该方 法中，在协议接口中可存储的数据分组可以被转换。在图8中所示的方法结 束后，经转换的数据分组可以输出到总线接口。
参考图9，可以在相应的地址ADDR中存储的数据分组DATA0，以及 可以在相应的地址(ADDR+4)中存储的数据分组DATA1，可以被从协议接口 122输出到总线200。当协议接口122和数据总线200之间的交易(transaction) 出现时，交易信号可以被激活(例如，在非空闲状态)。
图9中所示的所有信号可以同步于第二时钟，第二时钟可以与协议接口 122和数据总线200的工作时钟基本相同。
图10是用于解释根据本发明的示范实施例的方法的示范时序图，在该 方法中数据分组可以从图4中所示的协议接口122传送并且可以在读FIFO 123中存储。在图10中，除了第二时钟信号之外还示出了下列信号。
1.读FIFO入队信号。读FIFO入队信号可以用于使数据分组在读FIFO 123中存储。例如，如果读FIFO入队信号处在高电平(例如，有效电平)，则 数据分组的内容可以在读FIFO 123中存储。
2.分组数据信号。分组数据信号可以表示数据分组的内容。如图10中所 示，分组数据信号可以包括猝发写操作，该操作可以在地址“0x0010_8000” 以数据“0x1234_5678”和在地址“0x0010_8004”以数据“0xaaaa_bbbb”执 行。图10中所示的数据分组信号包括PHEAD、D0、D1和D2，其中D0表 示地址，D1表示第一数据DATA1(“0x1234_5678”)，而D2表示第二数据 DATA2(“0xaaaa_bbbb”)。
3.数据分组开始信号。数据分组开始信号可以表示数据分组的开始。
4.读FIFO满信号。读FIFO满信号可以在读FIFO 123为满的时候激活。 例如，如果读FIFO满信号处在有效电平，读FIFO入队信号就不被允许变 成有效电平。也就是，如果读FIFO满信号处在有效电平，数据分组就不能 在读FIFO 123中存储。
参考图10中的示范时序图，当读FIFO 123中有剩余存储空间时，读FIFO 满信号处在低电平(例如，非有效电平)并且数据分组可以从协议接口122传 送，读FIFO入队信号经历从非有效电平到有效电平的状态转移。结果，包 括PHEAD、ADDR和DATA0的分组数据在读FIFO 123中顺序存储。此外， 数据分组开始信号经历从非有效电平到有效电平的状态转移。
根据本发明的示范实施例，即使当前FSM可能保持在不希望的状态， 数据分组开始信号也可以用于对当前的输入数据分组正常执行数据处理。同 时，在读FIFO 123中存储DATA0之后，当读FIFO 123为满时，读FIFO 满信号经历从非有效电平到有效电平的状态转移并且数据分组的输入处理 被挂起。在一个时间周期之后，当读FIFO 123从满状态释放时，读FIFO入 队信号经历从非有效电平到有效电平的状态转移并且分组数据的DATA1输 入到读FIFO 123。
根据本发明的示范实施例的上述操作，从协议接口122传送的数据分组 可以在读FIFO 123中存储。
如图10的示范时序图所示，所有信号都可以同步于第二时钟，该时钟 可以与协议接口122的工作时钟基本相同。
图11是用于解释根据本发明的示范实施例的方法的示范时序图，在其 中在图10中所示的方法结束后，在读FIFO 123中存储的数据分组可以被传 送到数据处理模块110。在图11中，除了第一时钟信号之外还示出了下列信 号。
1.读FIFO出队信号。读FIFO出队信号可用于使数据分组能从读FIFO 123检索。例如，如果读FIFO出队信号处在有效电平，数据分组的内容就 可以从读FIFO 123检索。
2.分组数据信号。分组数据信号可以表示数据分组的内容。与图11中所 示的分组数据信号相似，图8的分组数据可以包括猝发写操作，该操作可以 在地址“0x0010_8000”以数据“0x1234_5678”和在地址“0x0010_8004” 以数据“0xaaaa_bbbb”执行。图11中所示的数据分组信号包括PHEAD、 D0、D1和D2，其中D0表示地址，D1表示第一数据DATA1(“0x1234_5678”)， 而D2表示第二数据DATA2(“0xaaaa_bbbb”)。
3.数据分组开始信号。数据分组开始信号可以表示数据分组的开始。
4.读FIFO空信号。如果读FIFO 123为空，读FIFO空信号就可以激活。 例如，如果读FIFO空信号处在有效电平，读FIFO出队信号就不得被允许 变成有效电平，因为不可能从读FIFO 123检索数据分组。
参考图11中的示范时序图，当在读FIFO 123中有所存储的数据分组时， 读FIFO空信号处在非有效电平，并且如果从数据处理模块110接收到对数 据分组的检索的请求，则读FIFO出队信号经历从非有效电平到有效电平的 状态转移。因此，包括PHEAD、ADDR、DATA0和DATA1的分组数据可 以从读FIFO 123顺序检索。此外，数据分组开始信号经历从非有效电平到 有效电平的状态转移。
根据本发明的示范实施例，即使当前FSM可能保持在不希望的状态， 数据分组开始信号也可以用于对当前输入的数据分组正常执行数据处理。
根据本发明的示范实施例的上述操作，从读FIFO 123检索的数据分组 可以被传送给数据处理模块110。
如图11的示范时序图所示，所有信号都可以同步于第一时钟，该时钟 可以与数据处理模块110的工作时钟基本相同。
根据本发明的示范实施例，数据处理系统100、数据处理模块110、写 FIFO 121、读FIFO 123和协议接口122使用公用标准化的数据分组来执行 相关操作。因此，包括在数据处理系统100中的数据处理模块110、写FIFO 121、协议接口122和读FIFO 123之间的每一功能都可以彼此分离，从而在 希望和/或要求对数据处理系统100的上述组件替换和维护时就能够改善兼 容性和可复用性。
此外，根据本发明的示范实施例，因为异步写FIFO 121和异步读FIFO 123可以使用基本相同的时钟，所以数据处理模块110的性能可以与数据总 线200的性能无关。
在图4中所示的本发明的示范实施例中，数据处理模块110和数据总线 200可以不同的工作时钟工作。但是，根据如图12中所示的本发明的示范实 施例，数据处理模块610和数据总线200可以共享一个工作时钟。
参考图12，数据处理系统600可以包括数据处理模块610和数据接口模 块620。
数据接口模块620可以包括写FIFO 621、读FIFO 623和协议接口622。 图12中所示的写FIFO 621和读FIFO 623是同步FIFO。因此，数据接口模 块610、写FIFO 621、读FIFO 623、协议接口622和数据总线200可以全部 以公共第三时钟工作。
根据本发明的示范实施例，异步接口和/或同步接口可以通过在异步 FIFO和同步FIFO之间交替来有选择地执行。
根据本发明的示范实施例，数据处理系统可以处理标准化的数据分组， 该数据分组可以包括实际数据和用于传送实际数据的控制数据。因此，与传 统数据处理系统相比，数据处理系统可以具有更简单的配置。
此外，根据本发明的示范实施例，包括在数据处理系统中的组件(例如， 数据处理模块、读FIFO、写FIFO和协议接口模块)的每一功能都是彼此分 离的，从而改善了数据处理系统的组件的可复用性和兼容性。
根据本发明的示范实施例，数据处理系统通过更替FIFO既可以实现同 步接口又可以实现异步接口。因此，通过改善数据处理模块的性能而不管数 据总线的性能，数据处理系统亦可以提供一种经改善和/或优化的网络服务。
尽管已经详细地说明了本发明的示范实施例和它们的优点，但是应当明 白可以在此进行各种改变和代替而不偏离本发明的范围。
本申请要求2005年2月3日在韩国知识产权局提交的编号为2005-10064 韩国专利申请的优先权权益，其全部内容结合于此作为参考。