首页 / 国际专利分类库 / 电学 / 电通信技术 / 传输 / 近场传输系统,例如感应环型的 / 使用Q因数调整的近场通信装置、系统和方法

使用Q因数调整的近场通信装置、系统和方法

申请号 CN201410083660.0 申请日 2014-03-07 公开(公告)号 CN104038260A 公开(公告)日 2014-09-10
申请人 三星电子株式会社; 发明人 赵钟弼; 宋壹种;
摘要 提供一种使用Q因数调整的 近场通信 装置、系统和方法。一种NFC(近场通信)装置可包括谐振单元和NFC芯片。谐振单元可通过 电磁波 与外部装置进行通信。NFC芯片可将输出数据提供给谐振单元,从谐振单元接收输入数据,并且当 信号 接收操作在卡模式下被执行时,可减小谐振单元的Q因数(品质因数),并且在读取器模式下和当信号发送操作在卡模式下被执行时,可保持谐振单元的Q因数。
权利要求

1.一种NFC(近场通信)装置,包括:
谐振单元,被构造为通过电磁波与外部装置进行数据通信;
NFC芯片,被构造为将输出数据提供给谐振单元,从谐振单元接收输入数据,当信号接收操作在卡模式下被执行时减小谐振单元的Q因数(品质因数),并且在读取器模式下和当信号发送操作在卡模式下被执行时保持谐振单元的Q因数。
2.如权利要求1所述的NFC装置,其中,当信号接收操作在卡模式下被执行时,NFC芯片通过下拉负载将被连接到谐振单元的端子连接到接地电压,并且当信号发送操作在卡模式下被执行时,NFC芯片使被连接到谐振单元的端子从接地电压断开。
3.如权利要求1所述的NFC装置,其中,当信号接收操作在卡模式下被执行时,NFC芯片测量从谐振单元提供的电压,并基于测量的电压的振幅来控制谐振单元的Q因数的减小程度。
4.一种NFC(近场通信)装置,包括:
谐振单元,被构造为响应于电磁波来产生第一电压;
整流器,被构造为通过对第一电压进行整流来产生第二电压;
稳压器,被构造为通过使用第二电压来产生具有恒定振幅的电压电平的内部电压,以将所述内部电压输出到第一节点
被连接在第一节点和接地电压之间的Q(品质)吸收单元,其中,当信号接收操作在卡模式下被执行时,Q吸收单元被导通以减小谐振单元的Q因数(品质因数),并且在读取器模式下和当信号发送操作在卡模式下被执行时,Q吸收单元被断开以保持所述Q因数。
5.如权利要求4所述的NFC装置,其中,Q吸收单元包括:
Q吸收控制器,被构造为产生当信号接收操作在卡模式下被执行时被启用并在读取器模式下和当信号发送操作在卡模式下被执行时被停用的Q吸收信号;
下拉单元,被构造为当Q吸收信号被启用时通过下拉负载将第一节点连接到接地电压,并当Q吸收信号被停用时将第一节点从接地电压断开。
6.如权利要求5所述的NFC装置,还包括:
中央处理单元(CPU),被构造为产生表示卡模式或读取器模式以及当模式是卡模式时的信号接收操作或信号发送操作的模式信号,
其中,Q吸收控制器基于所述模式信号产生Q吸收信号。
7.如权利要求5所述的NFC装置,其中,下拉单元包括:
开关,被连接到第一节点并响应于Q吸收信号被导通;
电流源,被连接在所述开关和接地电压之间来产生具有恒定振幅的电流。
8.如权利要求5所述的NFC装置,其中,下拉单元包括:
压摆控制单元,被构造为当Q吸收信号被启用时产生按第一时间间隔被顺序地启用的第一Q吸收子信号至第n Q吸收子信号,并且当Q吸收信号被停用时产生按第一时间间隔被顺序地停用的第一Q吸收子信号至第n Q吸收子信号;
第一开关至第n开关,分别被连接到第一节点并响应于第一Q吸收子信号至第n Q吸收子信号被导通;
第一电流源至第n电流源,分别被连接在第一开关至第n开关与接地电压之间,以产生具有恒定振幅的电流。
9.如权利要求5所述的NFC装置,其中,下拉单元包括:
开关,被连接到第一节点并响应于Q吸收信号被导通;
电阻器,被连接在所述开关和接地电压之间。
10.如权利要求5所述的NFC装置,其中,下拉单元包括:
压摆控制单元,被构造为当Q吸收信号被启用时产生按第一时间间隔被顺序地启用的第一Q吸收子信号至第n Q吸收子信号,并且当Q吸收信号被停用时产生按第一时间间隔被顺序地停用的第一Q吸收子信号至第n Q吸收子信号;
第一开关至第n开关,分别被连接到第一节点并响应于第一Q吸收子信号至第n Q吸收子信号被导通;
第一电阻器至第n电阻器,分别被连接在第一开关至第n开关与接地电压之间。
11.如权利要求4所述的NFC装置,还包括:
场检测器,被构造为接收第一电压以产生与第一电压的振幅相应的场强度信号,其中,当信号接收操作在卡模式下被执行时,Q吸收单元基于所述场强度信号来控制谐振单元的Q因数的减小程度。
12.如权利要求11所述的NFC装置,其中,Q吸收单元包括:
Q吸收控制器,被构造为产生当信号接收操作在卡模式下被执行时被启用并在读取器模式下和当信号发送操作在卡模式下被执行时被停用的Q吸收信号,并基于场强度信号产生Q因数调谐信号;
下拉单元,被构造为当Q吸收信号被启用时通过具有与Q因数调谐信号相应的振幅的下拉负载将第一节点连接到接地电压,并且当Q吸收信号被停用时使第一节点从接地电压断开。
13.如权利要求12所述的NFC装置,其中,下拉单元包括:
开关,被连接到第一节点并响应于Q吸收信号被导通;
可变电流源,被连接在所述开关和接地电压之间,以产生具有与Q因数调谐信号相应的振幅的电流。
14.如权利要求12的NFC装置,其中,下拉单元包括:
压摆控制单元,被构造为当Q吸收信号被启用时产生按第一时间间隔被顺序地启用的第一Q吸收子信号至第n Q吸收子信号,并且当Q吸收信号被停用时产生按第一时间间隔被顺序地停用的第一Q吸收子信号至第n Q吸收子信号;
第一开关至第n开关,分别被连接到第一节点并响应于第一Q吸收子信号至第n Q吸收子信号被导通;
第一可变电流源至第n可变电流源,分别被连接在第一开关至第n开关与接地电压之间,以产生具有与Q因数调谐信号相应的振幅的电流。
15.如权利要求12所述的NFC装置,其中,下拉单元包括:
开关,被连接到第一节点并响应于Q吸收信号被导通;
可变电阻器,被连接在所述开关和接地电压之间并拥有具有与Q因数调谐信号相应的振幅的电阻。
16.如权利要求12所述的NFC装置,其中,下拉单元包括:
压摆控制单元,被构造为当Q吸收信号被启用时产生按第一时间间隔被顺序地启用的第一Q吸收子信号至第n Q吸收子信号,并且当Q信号被停用时产生按第一时间间隔被顺序地停用的第一Q吸收子信号至第n Q吸收子信号;
第一开关至第n开关,分别被连接到第一节点并响应于第一Q吸收子信号至第n Q吸收子信号被导通;
第一可变电阻器至第n可变电阻器,分别被连接在第一开关至第n开关与接地电压之间,并拥有具有与Q因数调谐信号相应的振幅的电阻。
17.一种NFC(近场通信)装置,包括:
谐振单元,被构造为在读取器模式下产生与从发送端子接收到的发送信号相应的电磁波;
发送单元,被构造为在读取器模式下产生与输出数据相应的发送信号以将所述发送信号提供给发送端子,当信号接收操作在卡模式下被执行时减小谐振单元的Q因数(品质因数),并当信号发送操作在卡模式下被执行时保持所述Q因数。
18.如权利要求17所述的NFC装置,其中,发送单元在读取器模式下基于输出数据通过上拉负载将发送端子连接到电源电压或者通过下拉负载将发送端子连接到接地电压,当信号接收操作在卡模式下被执行时通过下拉负载将发送端子连接到接地电压,并且当信号发送操作在卡模式下被执行时将发送端子从接地电压和电源电压断开。
19.如权利要求17所述的NFC装置,其中,发送单元包括:
拉晶体管,被连接在电源电压和发送端子之间;
下拉晶体管,被连接在接地电压和发送端子之间;
驱动单元,被构造为在读取器模式下基于输出数据选择性地使上拉晶体管和下拉晶体管中的一个导通,当信号接收操作在卡模式下被执行时使上拉晶体管截止,同时使下拉晶体管导通,并且当信号发送操作在卡模式下被执行时使上拉晶体管和下拉晶体管截止。
20.如权利要求19所述的NFC装置,还包括:
中央处理单元(CPU),被构造为产生表示卡模式或读取器模式和当模式是卡模式时的信号接收操作或信号发送操作的模式信号,
其中,驱动单元基于所述模式信号驱动上拉晶体管和下拉晶体管。
21.如权利要求17所述的NFC装置,其中,发送单元包括:
第一上拉晶体管至第n上拉晶体管,被并联连接在电源电压和发送端子之间;
第一下拉晶体管至第n下拉晶体管,被并联连接在接地电压和发送端子之间;
驱动单元,被构造为在读取器模式下基于输出数据使第一上拉晶体管至第n上拉晶体管或第一下拉晶体管至第n下拉晶体管导通,当信号接收操作在卡模式下被执行时,使第一上拉晶体管至第n上拉晶体管截止,同时按第一时间间隔使第一下拉晶体管至第n下拉晶体管顺序地导通,并且当信号发送操作在卡模式下被执行时,使第一上拉晶体管至第n上拉晶体管截止,同时按第一时间间隔使第一下拉晶体管至第n下拉晶体管顺序地截止。
22.如权利要求17所述的NFC装置,还包括:
场检测器,被构造为在卡模式下测量从谐振单元提供的电压以产生与测量的电压的振幅相应的场强度信号,
其中,当信号接收操作在卡模式下被执行时,发送单元基于场强度信号来控制谐振单元的Q因数的减小程度。
23.如权利要求22所述的NFC装置,其中,发送单元包括:
第一上拉晶体管至第n上拉晶体管,被并联地连接在电源电压和发送端子之间;
第一下拉晶体管至第n下拉晶体管,被并联地连接在接地电压和发送端子之间;
驱动单元,被构造为在读取器模式下基于输出数据使第一上拉晶体管至第n上拉晶体管或第一下拉晶体管至第n下拉晶体管导通,在卡模式下基于场强度信号在第一下拉晶体管至第n下拉晶体管中选择k个下拉晶体管,当信号接收操作在卡模式下被执行时,使第一上拉晶体管至第n上拉晶体管和没有被选择的(n-k)个下拉晶体管截止,同时按第一时间间隔顺序地使所述k个下拉晶体管导通,并且当信号发送操作在卡模式下被执行时,使第一上拉晶体管至第n上拉晶体管和没有被选择的(n-k)个下拉晶体管截止,同时按第一时间间隔顺序地使所述k个下拉晶体管截止,其中,k是等于或小于n的正整数。
24.一种电子系统,包括:
NFC(近场通信)装置,被构造为通过NFC与外部装置进行通信;
存储装置,被构造为存储输出数据和输入数据;
应用处理器,被构造为控制NFC装置和存储装置的操作,
其中,NFC装置包括:
谐振单元,被构造为通过电磁波将输出数据发送到外部装置;
NFC芯片,被构造为将输出数据提供给谐振单元,从谐振单元接收输入数据,当信号接收操作在卡模式下被执行时减小谐振单元的Q因数(品质因数),并在读取器模式下和当信号发送操作在卡模式下被执行时保持谐振单元的Q因数。
25.一种操作近场通信(NFC)装置的方法,所述方法包括:
响应于NFC装置的至少一个第一操作,用第一品质因数来操作谐振单元;
响应于与NFC装置的第一操作不同的NFC装置的至少一个第二操作,用小于第一品质因数的第二品质因数来操作谐振电路
26.如权利要求25所述的方法,其中,用第二品质因数操作谐振电路的步骤包括:将谐振电路的增益从第一增益值减小到第二增益值。
27.如权利要求26所述的方法,其中,第一增益值被定义为关于作为频率的函数的谐振单元的响应在第一带宽上的最大值,并且第二增益值被定义为关于作为频率的函数的谐振单元的响应在第二带宽上的最大值;
其中,将谐振单元的增益从第一增益值减小到第二增益值的步骤还包括:
将谐振单元的带宽从第一带宽增加到第二带宽。
28.如权利要求25所述的方法,其中,NFC装置的第一操作包括针对NFC装置在读取器模式下的操作以及针对NFC装置在卡模式下的信号发送操作。
29.如权利要求25所述的方法,其中,NFC装置的第二操作包括针对NFC装置在卡模式下的信号接收操作。
30.如权利要求27所述的方法,其中,用第二品质因数操作谐振电路的步骤包括:在NFC装置的第二操作下通过下拉电路将谐振电路的端子电连接到接地电压。

说明书全文

使用Q因数调整的近场通信装置、系统和方法

[0001] 本申请要求于2013年3月7日提交到韩国知识产权局(KIPO)的第10-2013-0024614号韩国专利申请的优先权,所述申请的内容通过引用整体合并于此。

技术领域

[0002] 本发明涉及无线通信技术,更具体地讲,涉及近场通信(NFC)装置。

背景技术

[0003] NFC装置被广泛地应用在移动装置中。由于电子装置被小型化,包括在NFC装置中的天线也可小型化。如果包括在NFC装置中的天线被小型化,则带宽会被减小,从而会在高速数据通信期间发生错误。

发明内容

[0004] 根据示例实施例,一种NFC(近场通信)装置包括谐振单元和NFC芯片。谐振单元通过电磁波与外部装置进行数据通信。NFC芯片将输出数据提供给谐振单元,从谐振单元接收输入数据,当信号接收操作在卡模式下被执行时减小谐振单元的Q因数(品质因数),并且在读取器模式下和当信号发送操作在卡模式下被执行时保持谐振单元的Q因数。
[0005] 在示例实施例中,当信号接收操作在卡模式下被执行时,NFC芯片可通过下拉负载将被连接到谐振单元的端子连接到接地电压,并且当信号发送操作在卡模式下被执行时,NFC芯片可使被连接到谐振单元的端子从接地电压断开。
[0006] 在示例实施例中,当信号接收操作在卡模式下被执行时,NFC芯片可测量从谐振单元提供的电压,并基于测量的电压的振幅来控制谐振单元的Q因数的减小程度。
[0007] 根据示例实施例,一种NFC(近场通信)装置包括谐振单元、整流器、稳压器和Q(品质)吸收(sink)单元。谐振单元响应于电磁波产生第一电压。整流器通过对第一电压进行整流来产生第二电压。稳压器通过使用第二电压来产生具有恒定振幅的电压电平的内部电压,以将所述内部电压输出到第一节点。Q(品质)吸收单元可被连接在第一节点和接地电压之间,当信号接收操作在卡模式下被执行时,Q吸收单元被导通以减小谐振单元的Q因数(品质因数),并且在读取器模式下和当信号发送操作在卡模式下被执行时,Q吸收单元被断开以保持所述Q因数。
[0008] 在示例实施例中,Q吸收单元可包括:Q吸收控制器,被构造为产生当信号接收操作在卡模式下被执行时被启用并在读取器模式下和当信号发送操作在卡模式下被执行时被停用的Q吸收信号;下拉单元,被构造为当Q吸收信号被启用时通过下拉负载将第一节点连接到接地电压,并当Q吸收信号被停用时将第一节点从接地电压断开。
[0009] NFC装置还可包括:中央处理单元(CPU),被构造为产生表示卡模式或读取器模式以及当模式是卡模式时的信号接收操作或信号发送操作的模式信号,其中,Q吸收控制器基于所述模式信号产生Q吸收信号。
[0010] 下拉单元可包括:开关,被连接到第一节点并响应于Q吸收信号被导通;电流源,被连接在所述开关和接地电压之间来产生具有恒定振幅的电流。
[0011] 下拉单元可包括:压摆控制单元,被构造为当Q吸收信号被启用时产生按第一时间间隔被顺序地启用的第一Q吸收子信号至第n Q吸收子信号,并且当Q吸收信号被停用时产生按第一时间间隔被顺序地停用的第一Q吸收子信号至第n Q吸收子信号;第一开关至第n开关,分别被连接到第一节点并响应于第一Q吸收子信号至第n Q吸收子信号被导通;第一电流源至第n电流源,分别被连接在第一开关至第n开关与接地电压之间,以产生具有恒定振幅的电流。
[0012] 下拉单元可包括:开关,被连接到第一节点并响应于Q吸收信号被导通;电阻器,被连接在所述开关和接地电压之间。
[0013] 下拉单元可包括:压摆控制单元,被构造为当Q吸收信号被启用时产生按第一时间间隔被顺序地启用的第一Q吸收子信号至第n Q吸收子信号,并且当Q吸收信号被停用时产生按第一时间间隔被顺序地停用的第一Q吸收子信号至第n Q吸收子信号;第一开关至第n开关,分别被连接到第一节点并响应于第一Q吸收子信号至第n Q吸收子信号被导通;第一电阻器至第n电阻器,分别被连接在第一开关至第n开关与接地电压之间。
[0014] 在示例实施例中,NFC装置还可包括:场检测器,被构造为接收第一电压以产生与第一电压的振幅相应的场强度信号,其中,当信号接收操作在卡模式下被执行时,Q吸收单元基于所述场强度信号控制谐振单元的Q因数的减小程度。
[0015] Q吸收单元可包括:Q吸收控制器,被构造为产生当信号接收操作在卡模式下被执行时被启用并在读取器模式下和当信号发送操作在卡模式下被执行时被停用的Q吸收信号,并基于场强度信号产生Q因数调谐信号;下拉单元,被构造为当Q吸收信号被启用时通过具有与Q因数调谐信号相应的振幅的下拉负载将第一节点连接到接地电压,并且当Q吸收信号被停用时使第一节点从接地电压断开。
[0016] 下拉单元可包括:开关,被连接到第一节点并响应于Q吸收信号被导通;可变电流源,被连接在所述开关和接地电压之间,以产生具有与Q因数调谐信号相应的振幅的电流。
[0017] 下拉单元可包括:压摆控制单元,被构造为当Q吸收信号被启用时产生按第一时间间隔被顺序地启用的第一Q吸收子信号至第n Q吸收子信号,并且当Q吸收信号被停用时产生按第一时间间隔被顺序地停用的第一Q吸收子信号至第n Q吸收子信号;第一开关至第n开关,分别被连接到第一节点并响应于第一Q吸收子信号至第n Q吸收子信号被导通;第一可变电流源至第n可变电流源,分别被连接在第一开关至第n开关与接地电压之间,以产生具有与Q因数调谐信号相应的振幅的电流。
[0018] 下拉单元可包括:开关,被连接到第一节点并响应于Q吸收信号被导通;可变电阻器,被连接在所述开关和接地电压之间并拥有具有与Q因数调谐信号相应的振幅的电阻。
[0019] 下拉单元可包括:压摆控制单元,被构造为当Q吸收信号被启用时产生按第一时间间隔被顺序地启用的第一Q吸收子信号至第n Q吸收子信号,并且当Q吸收信号被停用时产生按第一时间间隔被顺序地停用的第一Q吸收子信号至第n Q吸收子信号;第一开关至第n开关,分别被连接到第一节点并响应于第一Q吸收子信号至第n Q吸收子信号被导通;第一可变电阻器至第n可变电阻器,分别被连接在第一开关至第n开关与接地电压之间,并拥有具有与Q因数调谐信号相应的振幅的电阻。
[0020] 根据示例实施例,一种NFC(近场通信)装置包括谐振单元和发送单元。谐振单元在读取器模式下产生与从发送端子接收到的发送信号相应的电磁波。发送单元在读取器模式下产生与输出数据相应的发送信号以将所述发送信号提供给发送端子,当信号接收操作在卡模式下被执行时减小谐振单元的Q因数(品质因数),并当信号发送操作在卡模式下被执行时保持所述Q因数。
[0021] 在示例实施例中,发送单元可在读取器模式下基于输出数据通过上拉负载将发送端子连接到电源电压或者通过下拉负载将发送端子连接到接地电压,当信号接收操作在卡模式下被执行时通过下拉负载将发送端子连接到接地电压,并且当信号发送操作在卡模式下被执行时将发送端子从接地电压和电源电压断开。
[0022] 在示例实施例中,发送单元可包括:上拉晶体管,被连接在电源电压和发送端子之间;下拉晶体管,被连接在接地电压和发送端子之间;驱动单元,被构造为在读取器模式下基于输出数据选择性地使上拉晶体管和下拉晶体管中的一个导通,当信号接收操作在卡模式下被执行时使上拉晶体管截止,同时使下拉晶体管导通,并且当信号发送操作在卡模式下被执行时使上拉晶体管和下拉晶体管截止。
[0023] NFC装置还可包括:中央处理单元(CPU),被构造为产生表示卡模式或读取器模式和当模式是卡模式时的信号接收操作或信号发送操作的模式信号,其中,驱动单元基于所述模式信号驱动上拉晶体管和下拉晶体管。
[0024] 在示例实施例中,发送单元可包括:第一上拉晶体管至第n上拉晶体管,被并联连接在电源电压和发送端子之间;第一下拉晶体管至第n下拉晶体管,被并联连接在接地电压和发送端子之间;驱动单元,被构造为在读取器模式下基于输出数据使第一上拉晶体管至第n上拉晶体管或第一下拉晶体管至第n下拉晶体管导通,当信号接收操作在卡模式下被执行时,使第一上拉晶体管至第n上拉晶体管截止,同时按第一时间间隔使第一下拉晶体管至第n下拉晶体管顺序地导通,并且当信号发送操作在卡模式下被执行时,使第一上拉晶体管至第n上拉晶体管截止,同时按第一时间间隔使第一下拉晶体管至第n下拉晶体管顺序地截止。
[0025] 在示例实施例中,NFC装置还可包括:场检测器,被构造为在卡模式下测量从谐振单元提供的电压以产生与测量的电压的振幅相应的场强度信号,其中,当信号接收操作在卡模式下被执行时,发送单元基于场强度信号来控制谐振单元的Q因数的减小程度。
[0026] 发送单元可包括:第一上拉晶体管至第n上拉晶体管,被并联地连接在电源电压和发送端子之间;第一下拉晶体管至第n下拉晶体管,被并联地连接在接地电压和发送端子之间;驱动单元,被构造为在读取器模式下基于输出数据使第一上拉晶体管至第n上拉晶体管或第一下拉晶体管至第n下拉晶体管导通,在卡模式下基于场强度信号在第一下拉晶体管至第n下拉晶体管中选择k个下拉晶体管(k是等于或小于n的正整数),当信号接收操作在卡模式下被执行时,使第一上拉晶体管至第n上拉晶体管和没有被选择的(n-k)个下拉晶体管截止,同时按第一时间间隔顺序地使所述k个下拉晶体管导通,并且当信号发送操作在卡模式下被执行时,使第一上拉晶体管至第n上拉晶体管和没有被选择的(n-k)个下拉晶体管截止,同时按第一时间间隔顺序地使所述k个下拉晶体管截止。
[0027] 根据示例实施例,一种电子系统包括NFC(近场通信)装置、存储装置和应用处理器。NFC装置通过NFC与外部装置进行通信。存储装置存储输出数据和输入数据。应用处理器控制NFC装置和存储装置的操作。NFC装置包括:谐振单元,被构造为通过电磁波将输出数据发送到外部装置;NFC芯片,被构造为将输出数据提供给谐振单元,从谐振单元接收输入数据,当信号接收操作在卡模式下被执行时减小谐振单元的Q因数(品质因数),并在读取器模式下和当信号发送操作在卡模式下被执行时保持谐振单元的Q因数。附图说明
[0028] 说明,从结合附图进行的以下详细描述,非限制性示例实施例将被更清楚地理解。
[0029] 图1是示出根据示例实施例的NFC(近场通信)装置的框图
[0030] 图2是解释图1的NFC装置的操作的曲线图。
[0031] 图3是示出图1的NFC装置的示例的框图。
[0032] 图4是示出包括在图3的NFC装置中的Q吸收单元的示例的框图。
[0033] 图5是示出包括在图4的Q吸收单元中的下拉单元的示例的示图。
[0034] 图6是示出包括在图4的Q吸收单元中的下拉单元的示例的示图。
[0035] 图7是示出包括在图4的Q吸收单元中的下拉单元的示例的框图。
[0036] 图8是示出包括在图4的Q吸收单元中的下拉单元的示例的框图。
[0037] 图9是解释包括在图7和图8的下拉单元中的压摆控制单元的操作的视图。
[0038] 图10是示出图1的NFC装置的示例的框图。
[0039] 图11是示出包括在图10的NFC装置中的Q吸收单元的示例的框图。
[0040] 图12是示出包括在图11的Q吸收单元中的下拉单元的示例的示图。
[0041] 图13是示出包括在图11的Q吸收单元中的下拉单元的示例的示图。
[0042] 图14是示出包括在图11的Q吸收单元中的下拉单元的示例的框图。
[0043] 图15是示出包括在图11的Q吸收单元中的下拉单元的示例的框图。
[0044] 图16是解释图3和图10的NFC装置的操作的视图。
[0045] 图17A和图17B是解释图3和图10的NFC装置的效果的视图。
[0046] 图18是示出图1的NFC装置的示例的框图。
[0047] 图19是示出包括在图18的NFC装置中的发送单元的示例的框图。
[0048] 图20是示出包括在图18的NFC装置中的发送单元的示例的框图。
[0049] 图21是解释包括在图20的发送单元中的驱动单元的操作的视图。
[0050] 图22是示出图1的NFC装置的示例的框图。
[0051] 图23是示出包括在图22的NFC装置中的发送单元的示例的框图。
[0052] 图24是解释包括在图23的发送单元中的驱动单元的操作的视图。
[0053] 图25是示出根据示例实施例的电子系统的框图。

具体实施方式

[0054] 将参照附图更加全面地描述各种示例实施例,其中,在附图中示出了一些示例实施例。然而,本发明构思可按许多不同形式来实现,并且不应被解释为受限于在此阐述的实施例。相反地,提供这些实施例使得本公开将是彻底和完成的,并且将把本发明构思的范围充分地传达给本领域的技术人员。相同的参考标号在本申请中始终指代相同的元件。
[0055] 将理解的是,虽然术语“第一”、“第二”等可在本文中被用来描述各种元件,但是这些元件不应被这些术语限制。这些术语被用来将一个元件与另一元件进行区分。例如,在不脱离本发明构思的范围的情况下,第一元件可被称为第二元件,并且类似地,第二元件可被称为第一元件。如本文所使用的,术语“和/或”包括相关所列项中的一个或更多个的中任意组合和全部组合。
[0056] 将理解的是,当元件被称为“被连接到”或“耦接到”另一元件时,它可被直接连接到或耦接到另一元件或者可存在中间件。相反地,当元件被称为“直接连接到”或“直接耦接到”另一元件时,不存在中间件。被用来描述元件之间的关系的其他词语应以相同方式来解释(例如,“在…之间”对“直接在…之间”、“相邻”对“直接相邻”等)。
[0057] 本文中所使用的术语是用于描述特定实施例的目的,并不旨在限制本发明构思。如本文所使用的,除非上下文另有明确指示,否则单数形式也旨在包括复数形式。将进一步理解的是,当在本文中使用术语“包括”和/或“包含”时,它们指定所述特征、整数、步骤、操作、元件和/或组件的存在,但不排除存在或添加一个或更多个其他特征、整数、步骤、操作、元件、组件和/或它们的组。
[0058] 除非另有定义,否则本文所使用的所有术语(包括技术术语和科技术语)具有与由本发明构思所属领域的普通技术人员通常所理解的含义相同的含义。将进一步理解的是,诸如在通用词典中定义的这些术语应被解释为具有与它们在相关领域的背景中的含义一致的含义,并且除非在本文中被明确定义,否则将不以理想化或过于正式的意思来解释这些术语。
[0059] 图1是示出根据示例实施例的NFC(近场通信)装置的框图。
[0060] 图1中示出的NFC装置10通过NFC方案与外部装置进行通信。在卡模式下,NFC装置10基于从外部读取器提供的电磁波(EMW)与外部读取器进行数据通信,其中,NFC装置10用作卡,并且在读取器模式下,NFC装置10基于从NFC装置10产生的EMW与外部卡进行数据通信,其中,NFC装置10用作读取器。
[0061] 参照图1,NFC装置10包括谐振单元100和NFC芯片200。
[0062] 在信号接收操作时,谐振单元100通过EMW从外部装置接收输入数据,并且NFC芯片200从谐振单元100接收所述输入数据。在信号发送操作时,NFC芯片200将输出数据提供给谐振单元100,并且谐振单元100通过EMW将所述输出数据发送到外部装置。
[0063] 谐振单元100可包括谐振电路,其中,谐振电路包括具有电感组件和谐振电容器的天线。
[0064] 在卡模式下,谐振单元100将响应于从外部装置接收到的EMW被感应出的信号提供给NFC芯片200,并且NFC芯片200通过经由对所述信号进行解调来产生输入数据来执行信号接收操作。在针对信号发送操作的卡模式下,NFC芯片200将通过对输出信号进行调制而产生的调制信号提供给谐振单元100,并且谐振单元100可通过基于所述调制信号反射从外部装置接收到的EMW来执行信号发送操作。
[0065] 在读取器模式下,作为信号发送操作的一部分,NFC芯片200可将通过对经由调制输出数据而产生的调制信号和载波信号进行合成所获得的发送信号提供给谐振单元100,并且谐振单元100将所述发送信号以EMW的形式发送到外部装置来执行信号发送操作。在读取器模式下,作为信号接收操作的一部分,谐振单元100可提供响应于从外部装置反射的EMW被感应出的信号,并且NFC芯片200通过对所述信号进行解调来产生输入数据以执行信号接收操作。
[0066] 当信号接收操作在卡模式下被执行时,NFC芯片200减小谐振单元100的Q因数(品质因数),并且在读取器模式下和当信号发送操作在卡模式下被执行时,NFC芯片200保持所述Q因数。
[0067] 例如,当信号接收操作在卡模式下被执行时,NFC芯片200可通过经由下拉负载将被连接到谐振单元100的端子连接到接地电压GND,来减小谐振单元100的Q因数。另外,在读取器模式下和当信号发送操作在卡模式下被执行时,NFC芯片200可通过将被连接到谐振单元100的端子从接地电压GND断开来保持所述Q因数。
[0068] 图2是解释图1的NFC装置的操作的曲线图。
[0069] 在图2中,第一曲线A表示谐振单元100的频率特性。
[0070] 参照图2,谐振单元100可具有在载波频率fc上具有中心的纵向频率特性。谐振单元100可在载波频率fc处具有最大增益MAX1,并可具有第一频率f1和第二频率f2作为截止频率的第一带宽BW1。谐振单元100的Q因数可具有通过将载波频率fc除以第一带宽BW1而获得的值。
[0071] 由于NFC芯片200保持在读取器模式下的以及当信号发送操作在卡模式下被执行时的谐振单元100的Q因数,因此在读取器模式下和当信号发送操作在卡模式下被执行时,谐振单元100可具有如第一曲线A中所示的频率特性。
[0072] 如本发明人所理解的,如图2中所示,如果当信号接收操作在卡模式下被执行时,谐振单元100的频率特性没有被改变,则具有等于或高于第二频率f2的高频fu(例如,848Kbps或高于848Kbps的高频)的高速信号被谐振单元100滤波,因此NFC芯片200通常不会对从外部装置提供的输入数据进行解调。因此,NFC装置10可不执行高速通信。
[0073] 随着包括在谐振单元100中的天线的尺寸变小并且从外部装置接收到的EMW的强度变弱,谐振单元100的带宽BW1被减小,因此NFC装置10的可用通信速度会进一步受限。
[0074] 然而,如上所描述的,当信号接收操作在卡模式下被执行时,包括在NFC装置10中的NFC芯片200可减小谐振单元100的Q因数。例如,当信号接收操作在卡模式下被执行时,NFC芯片200通过经由下拉负载将被连接到谐振单元100的端子连接到接地电压GND来减小谐振单元100的增益,因此谐振单元100可具有如图2的第二曲线B中所示的频率特性。此时,谐振单元100可在载波频率fc处具有最大增益MAX2,并可具有第三频率f3和第四频率f4作为截止频率的第二带宽BW2。由于谐振单元100的Q因数可具有通过将载波频率fc除以第二带宽BW2而获得的值,因此谐振单元100的Q因数被减小。
[0075] 在此情况下,如图2中所示,即使当谐振单元100接收具有等于或高于第二频率f2的高频fu(例如,848Kbps或高于848Kbps的高频)的高速信号时,高速信号仍然可在不被滤波的情况下被正常接收。因此,NFC装置10的可用通信速度可被增加。
[0076] 同时,由于如上所述,随着谐振单元100的增益在信号发送操作中被减小,负载调制特性被降低,因此当信号发送操作被执行时,NFC芯片200将被连接到谐振单元100的端子从接地电压GND断开,使得谐振单元100的Q因数被保持。
[0077] 在一个示例实施例中,当信号接收操作在卡模式下被执行时,NFC芯片200可通过被连接到谐振单元100的端子测量从谐振单元100提供的电压,以基于测量的电压的振幅来控制谐振单元100的Q因数的减小程度。例如,如果从谐振单元100提供的电压具有相对大的振幅(即,当在近场中操作时),则谐振单元100的Q因数相对小。另外,如果从谐振单元100提供的电压具有相对小的振幅(即,当在远场中操作时),谐振单元100的Q因数相对大。因此,当信号接收操作在卡模式下被执行时,在从谐振单元100提供的电压小时,NFC芯片200可增加谐振单元100的Q因数的减小程度。
[0078] 图3是示出图1的NFC装置的示例的框图。
[0079] 图3中仅示出了用于在卡模式下操作NFC装置10a的元件,并且在图3中省略了用于在读取器模式下操作NFC装置10a的元件。
[0080] 参照图3,NFC装置10a可包括谐振单元100和NFC芯片200a。
[0081] NFC芯片200a可通过第一电端子L1和第二电力端子L2被连接到谐振单元100。
[0082] 谐振单元100可包括谐振电路和滤波器,其中,谐振电路具有天线L和第一电容器C1,滤波器具有将响应于EMW而感应出的感应电压提供给第一电力端子L1和第二电力端子L2的第二电容器C2和第三电容器C3。谐振单元100可通过所述滤波器将响应于EMW而感应出的感应电压提供给NFC芯片200a作为第一电压V1。
[0083] 图3中示出的谐振单元100的构造仅是示例,并且根据示例实施例的谐振单元100的构造可受限于以上构造,而可进行各种修改
[0084] NFC芯片200a可通过第一电力端子L1和第二电力端子L2从谐振单元100接收第一电压V1。
[0085] NFC芯片200a可包括整流器210、稳压器220、Q吸收单元230、中央处理单元(CPU)240、电力开关PSW、存储器250、解调器251和调制器253。
[0086] 整流器210可通过对第一电压V1进行整流来产生第二电压V2。
[0087] 稳压器220可通过使用第二电压V2来产生具有可在NFC芯片200a中使用的预定振幅的电压电平的内部电压Vint,并可将内部电压Vint提供给第一节点N1。
[0088] CPU240可控制NFC芯片200a的全部操作。CPU240可通过从电源(诸如电池)接收电源电压VDD来操作。另外,CPU240可通过电力开关PSW接收内部电压Vint。当电源电压VDD具有预定电平或高于预定电平的电平时,CPU240可通过使用电源电压VDD来进行操作,并停用电力控制信号PCS来断开电力开关PSW。同时,当电源电压VDD具有小于预定电平的电平时,CPU240启用电力控制信号PCS来导通电力开关PSW,使得可通过使用从稳压器220提供的内部电压Vint来操作CPU240。
[0089] 当信号接收操作在卡模式下被执行时,解调器251通过对经由第一电力端子L1和第二电力端子L2从谐振单元100提供的信号进行解调来产生输入信号,以将所述输入数据提供给CPU240。CPU240可将所述输入数据存储在存储器250中。
[0090] 当信号发送操作在卡模式下被执行时,CPU240从存储器250读出输出数据来将所述输出数据提供给调制器253,调制器253可对所述输出数据进行调制来将调制信号提供给第一电力端子L1和第二电力端子L2。例如,调制器253可通过针对输出数据执行负载调制来产生调制信号。
[0091] Q吸收单元230可被连接在第一节点N1和接地电压GND之间。当信号接收操作在卡模式下被执行时,Q吸收单元230被导通以减小谐振单元100的Q因数,并在读取器模式下和当信号发送操作在卡模式下被执行时,Q吸收单元230被断开以保持谐振单元100的Q因数。
[0092] 在一个示例实施例中,CPU240将表示卡模式或读取器模式和信号接收操作或信号发送操作的模式信号MD提供给Q吸收单元230,于是Q吸收单元230可基于模式信号MD来选择性地减小谐振单元100的Q因数。
[0093] 图4是示出包括在图3的NFC装置中的Q吸收单元的示例的框图。
[0094] 参照图4,Q吸收单元230可包括下拉单元231和Q吸收控制器233。
[0095] Q吸收控制器233可产生Q吸收信号QSS,其中,Q吸收信号QSS在信号接收操作在卡模式下被执行时被启用,并在读取器模式和当信号发送操作在卡模式下被执行时被停用。例如,Q吸收控制器233可基于从CPU240接收到的模式信号MD来产生Q吸收信号QSS。
[0096] 当Q吸收信号QSS被启用时,下拉单元231可通过下拉负载将第一节点N1连接到接地电压GND,并且当Q吸收信号QSS被停用时,下拉单元231将第一节点N1从接地电压GND断开。
[0097] 图5是示出包括在图4的Q吸收单元中的下拉单元的示例的示图。
[0098] 参照图5,下拉单元231a可包括开关SW和电流源Io。
[0099] 开关SW可被连接在第一节点N1和电流源Io之间,并且电流源Io可被连接在开关SW和接地电压GND之间。另外,电流源Io可被连接在第一节点N1和开关SW之间,并且开关SW可被连接在电流源Io和接地电压GND之间。
[0100] 当Q吸收信号QSS被启用时,开关SW可导通,并且当Q吸收信号QSS被停用时,开关SW被断开。
[0101] 电流源Io可产生具有恒定振幅的电流。
[0102] 如图5中所示,下拉单元231a可通过基于Q吸收信号QSS将电流负载连接在第一节点N1和接地电压GND之间来选择性地减小谐振单元100的Q因数。
[0103] 图6是示出包括在图4的Q吸收单元中的下拉单元的另一示例的示图。
[0104] 参照图6,下拉单元231b可包括开关SW和电阻器Ro。
[0105] 开关SW可被连接在第一节点N1和电阻器Ro之间,并且电阻器Ro可被连接在开关SW和接地电压GND之间。另外,电阻器Ro可被连接在第一节点N1和开关SW之间,并且开关SW可被连接在电阻器Ro和接地电压GND之间。
[0106] 当Q吸收信号QSS被启用时,开关SW可被导通,并且当Q吸收信号QSS被停用时,开关SW可被断开。
[0107] 电阻器Ro可具有恒定电阻值。
[0108] 如图6中所示,下拉单元231b可通过基于Q吸收信号QSS将电阻负载连接在第一节点N1和接地电压GND之间来选择性地减小谐振单元100的Q因数。
[0109] 图7是示出包括在图4的Q吸收单元中的下拉单元的示例的框图。
[0110] 参照图7,下拉单元231c可包括压摆控制单元232、第一开关至第n开关SW1、SW2、…和SWn以及第一电流源至第n电流源Io-1、Io-2、…和Io-n,其中,N是2或大于2的整数。
[0111] 图9是解释包括在图7的下拉单元中的压摆控制单元的操作的视图。
[0112] 参照图9,当Q吸收信号QSS被启用时,压摆控制单元232可产生按第一时间间隔Td被顺序地启用的第一Q吸收子信号至第n Q吸收子信号QSS1、QSS2、…和QSSn,并且当Q吸收信号QSS被停用时,压摆控制单元232可产生按第一时间间隔Td被顺序地停用的第一Q吸收子信号至第n Q吸收子信号QSS1、QSS2、…和QSSn。
[0113] 再次参照图7,第一开关至第n开关SW1、SW2、…和SWn被并联地连接到第一节点N1,第一电流源至第n电流源Io-1、Io-2、…和Io-n被并联地连接到接地电压GND,并且第一开关至第n开关SW1、SW2、…和SWn以及第一电流源至第n电流源Io-1、Io-2、…和Io-n分别彼此串联连接。
[0114] 当第一Q吸收子信号至第n Q吸收子信号QSS1、QSS2、…和QSSn被启用时,第一开关至第n开关SW1、SW2、…和SWn可被分别导通,并且当第一Q吸收子信号至第n Q吸收子信号QSS1、QSS2、…和QSSn被停用时,第一开关至第n开关SW1、SW2、…和SWn可被分别断开。
[0115] 第一电流源至第n电流源Io-1、Io-2、…和Io-n可产生具有恒定振幅的电流。
[0116] 如图7中所示,下拉单元231c可通过基于Q吸收信号QSS将电流负载连接在第一节点N1和接地电压GND之间来选择性地减小谐振单元100的Q因数。
[0117] 如本发明人所理解的,当下拉单元231c并发地导通或断开第一开关至第n开关SW1、SW2、…和SWn时,从谐振单元100提供到NFC芯片200a的第一电压V1的振幅会瞬间摆动,从而会在数据通信期间发生错误,除非被另外地解决。
[0118] 如上所述,由于当Q吸收信号QSS被启用时,下拉单元231c按第一时间间隔Td顺序地导通第一电流源至第n电流源Io-1、Io-2、…和Io-n,并且当Q吸收信号QSS被停用时,下拉单元231c按第一时间间隔Td顺序地断开第一电流源至第n电流源Io-1、Io-2、…和Io-n,因此当改变谐振单元100的Q因数时,下拉单元231c可减小第一电压V1的摆动。
[0119] 图8是示出包括在图4的Q吸收单元中的下拉单元的示例的框图。
[0120] 参照图8,下拉单元231d可包括压摆控制单元232、第一开关至第n开关SW1、SW2、…和SWn和第一电阻器至第n电阻器Ro-1、Ro-2、…和Ro-n,其中,N是2或大于2的整数。
[0121] 图9是解释包括在图8的下拉单元中的压摆控制单元的操作的视图。
[0122] 参照图9,当Q吸收信号QSS被启用时,压摆控制单元232可产生按第一时间间隔Td被顺序地启用的第一Q吸收子信号至第n Q吸收子信号QSS1、QSS2、…和QSSn,并且当Q吸收信号QSS被停用时,压摆控制单元232可产生按第一时间间隔Td被顺序地停用的第一Q吸收子信号至第n Q吸收子信号QSS1、QSS2、…和QSSn。
[0123] 参照图8,第一开关至第n开关SW1、SW2、…和SWn被并联地连接到第一节点N1,第一电阻器至第n电阻器Ro-1、Ro-2、…和Ro-n被并联地连接到接地电压GND,并且第一开关至第n开关SW1、SW2、…和SWn以及第一电阻器至第n电阻器Ro-1、Ro-2、…和Ro-n分别彼此串联连接。
[0124] 当第一Q吸收子信号至第n Q吸收子信号QSS1、QSS2、…和QSSn被启用时,第一开关至第n开关SW1、SW2、…和SWn可被分别导通,并且当第一Q吸收子信号至第n Q吸收子信号QSS1、QSS2、…和QSSn被停用时,第一开关至第n开关SW1、SW2、…和SWn可被分别断开。
[0125] 第一电阻器至第n电阻器Ro-1、Ro-2、…和Ro-n可具有恒定电阻值。
[0126] 如图8中所示,下拉单元231d可通过基于Q吸收信号QSS将电阻负载连接在第一节点N1和接地电压GND之间来选择性地减小谐振单元100的Q因数。
[0127] 如本发明人所理解的,当下拉单元231d并发地导通或断开第一开关至第n开关SW1、SW2、…和SWn时,从谐振单元100提供到NFC芯片200a的第一电压V1的振幅会瞬间摆动,从而会在数据通信期间发生错误,除非被另外地解决。
[0128] 如上所述,由于当Q吸收信号QSS被启用时,下拉单元231d按第一时间间隔Td顺序地将第一电阻器至第n电阻器Ro-1、Ro-2、…和Ro-n连接在第一节点N1和接地电压GND之间,并且当Q吸收信号QSS被停用时,下拉单元231d按第一时间间隔Td顺序地断开被连接在第一节点N1和接地电压GND之间的第一电阻器至第n电阻器Ro-1、Ro-2、…和Ro-n,因此当改变谐振单元100的Q因数时,下拉单元231d可阻止第一电压V1的摆动。
[0129] 图10是示出图1的NFC装置的示例的框图。
[0130] 图10仅示出了用于在卡模式下操作NFC装置10b的元件,并且在图10中省略了用于在读取器模式下操作NFC装置10b的元件。
[0131] 参照图10,NFC装置10b可包括谐振单元100和NFC芯片200b。
[0132] 除了图10的NFC装置10b还包括场检测器260并且Q吸收单元230被用Q吸收单元235替换之外,图10的NFC装置10b与图3的NFC装置10a相似。因此,为了避免冗余,可在不解释在NFC装置10a中示出的元件的情况下在专注于场检测器260和Q吸收单元235的同时来进行以下描述。
[0133] 场检测器260可从谐振单元100接收第一电压V1以测量第一电压V1的振幅,并可产生与第一电压V1的振幅相应的场强度信号FIS。随着从外部装置接收到的EMW的强度变强,从谐振单元100产生的第一电压V1的振幅被增加,因此场强度信号FIS可表示从外部装置接收到的EMW的强度。
[0134] Q吸收单元235可被连接在第一节点N1和接地电压GND之间。基于从CPU240提供的模式信号MD,当信号接收操作在卡模式下被执行时,Q吸收单元235被导通以减小谐振单元100的Q因数,并且在读取器模式下和当信号发送操作在卡模式下被操作时,Q吸收单元235被断开以保持谐振单元100的Q因数。另外,当信号接收操作在卡模式下被执行时,Q吸收单元235可基于场强度信号FIS来控制谐振单元100的Q因数的减小程度。
[0135] 图11是示出包括在图10的NFC装置中的Q吸收单元的示例的框图。
[0136] 参照图11,Q吸收单元235可包括下拉单元236和Q吸收控制器238。
[0137] Q吸收控制器238可产生Q吸收信号QSS,其中,Q吸收信号QSS在信号接收操作在卡模式下被执行时被启用,并在读取器模式和在信号发送操作在卡模式下被执行时被停用。例如,Q吸收控制器238可基于从CPU240接收到的模式信号MD来产生Q吸收信号QSS。
[0138] 另外,Q吸收控制器238可基于从场检测器260提供的场强度信号FIS来产生Q因数调谐信号QTS[M-1:0]。Q因数调谐信号QTS是m比特信号,并可具有与场强度信号FIS的振幅成比例的值,其中,m是正整数。
[0139] 当Q吸收信号QSS被启用时,下拉单元260可通过具有与Q因数调谐信号QTS的振幅相应的振幅的下拉负载将第一节点N1连接到接地电压GND,并且当Q吸收信号QSS被停用时,下拉单元260可将第一节点N1从接地电压GND断开。
[0140] 图12是示出包括在图11的Q吸收单元中的下拉单元的示例的示图。
[0141] 参照图12,下拉单元236a可包括开关SW和可变电流源IV。
[0142] 开关SW可被连接在第一节点N1和可变电流源IV之间,并且可变电流源IV可被连接在开关SW和接地电压GND之间。另外,可变电流源IV可被连接在第一节点N1和开关SW之间,并且开关SW可被连接在可变电流源IV和接地电压GND之间。
[0143] 当Q吸收信号QSS被启用时,开关SW可被导通,并且当Q吸收信号QSS被停用时,开关SW可被断开。
[0144] 可变电流源IV可产生具有与Q因数调谐信号QTS的振幅相应的振幅的电流。
[0145] 如图12中所示,下拉单元236a可通过基于Q吸收信号QSS将电流负载连接在第一节点N1和接地电压GND之间来选择性地减小谐振单元100的Q因数。
[0146] 另外,当下拉单元236a减小谐振单元100的Q因数时,下拉单元236a可通过基于Q因数调谐信号QTS调整被连接在第一节点N1和接地电压GND之间的电流负载的振幅来调整谐振单元100的Q因数的减小程度。
[0147] 图13是示出包括在图11的Q吸收单元中的下拉单元的示例的示图。
[0148] 参照图13,下拉单元236b可包括开关SW和可变电阻器RV。
[0149] 开关SW可被连接在第一节点N1和可变电阻器RV之间,并且可变电阻器RV可被连接在开关SW和接地电压GND之间。另外,可变电阻器RV可被连接在第一节点N1和开关SW之间,并且开关SW可被连接在可变电阻器RV和接地电压GND之间。
[0150] 当Q吸收信号QSS被启用时,开关SW可被导通,并且当Q吸收信号QSS被停用时,开关SW可被断开。
[0151] 可变电阻器RV可具有与Q因数调谐信号QTS相应的电阻值。
[0152] 如图13中所示,下拉单元236b可通过基于Q吸收信号QSS将电阻负载连接在第一节点N1和接地电压GND之间来选择性地减小谐振单元100的Q因数。
[0153] 另外,当下拉单元236b减小谐振单元100的Q因数时,下拉单元236b可通过基于Q因数调谐信号QTS调整被连接在第一节点N1和接地电压GND之间的电阻负载的振幅来调整谐振单元100的Q因数的减小程度。
[0154] 图14是示出包括在图11的Q吸收单元中的下拉单元的示例的框图。
[0155] 参照图14,下拉单元236c可包括压摆控制单元237、第一开关至第n开关SW1、SW2、…和SWn以及第一可变电流源至第n可变电流源IV-1、IV-2、…和IV-n,其中,n是2或大于2的整数。
[0156] 如图9中所示,当Q吸收信号QSS被启用时,压摆控制单元237可产生按第一时间间隔Td被顺序地启用的第一Q吸收子信号至第n Q吸收子信号QSS1、QSS2、…和QSSn,并且当Q吸收信号QSS被停用时,压摆控制单元232可产生按第一时间间隔Td被顺序地停用的第一Q吸收子信号至第n Q吸收子信号QSS1、QSS2、…和QSSn。
[0157] 第一开关至第n开关SW1、SW2、…和SWn被并联地连接到第一节点N1,第一可变电流源至第n可变电流源IV-1、IV-2、…和IV-n被并联地连接到接地电压GND,并且第一开关至第n开关SW1、SW2、…和SWn以及第一可变电流源至第n可变电流源IV-1、IV-2、…和IV-n分别彼此串联连接。
[0158] 当第一Q吸收子信号至第n Q吸收子信号QSS1、QSS2、…和QSSn被启用时,第一开关至第n开关SW1、SW2、…和SWn可被分别导通,并且当第一Q吸收子信号至第n Q吸收子信号QSS1、QSS2、…和QSSn被停用时,第一开关至第n开关SW1、SW2、…和SWn可被分别断开。
[0159] 第一可变电流源至第n可变电流源IV-1、IV-2、…和IV-n可产生具有与Q因数调谐信号QTS的振幅相应的振幅的电流。
[0160] 如图14中所示,下拉单元236c可通过基于Q吸收信号QSS将电流负载连接在第一节点N1和接地电压GND之间来选择性地减小谐振单元100的Q因数。
[0161] 如本发明人所理解的,当下拉单元231c并发地导通或断开第一开关至第n开关SW1、SW2、…和SWn时,从谐振单元100提供到NFC芯片200b的第一电压V1的振幅会瞬间摆动,从而会在数据通信期间发生错误,除非被另外地解决。
[0162] 如上所述,由于当Q吸收信号QSS被启用时,下拉单元231c按第一时间间隔Td顺序地导通第一可变电流源至第n可变电流源IV-1、IV-2、…和IV-n,并且当Q吸收信号QSS被停用时,下拉单元231c按第一时间间隔Td顺序地断开第一可变电流源至第n可变电流源IV-1、IV-2、…和IV-n,因此当改变谐振单元100的Q因数时,下拉单元231c可减小第一电压V1的摆动。
[0163] 另外,当下拉单元236c减小谐振单元100的Q因数时,下拉单元236c可通过基于Q因数调谐信号QTS调整被连接在第一节点N1和接地电压GND之间的电流负载的振幅来调整谐振单元100的Q因数的减小程度。
[0164] 图15是示出包括在图11的Q吸收单元中的下拉单元的示例的框图。
[0165] 参照图15,下拉单元236d可包括压摆控制单元237、第一开关至第n开关SW1、SW2、…和SWn以及第一可变电阻器至第n可变电阻器RV-1、RV-2、…和RV-n,其中,n是2或大于2的整数。
[0166] 如图9中所示,当Q吸收信号QSS被启用时,压摆控制单元237可产生按第一时间间隔Td被顺序地启用的第一Q吸收子信号至第n Q吸收子信号QSS1、QSS2、…和QSSn,并且当Q吸收信号QSS被停用时,压摆控制单元237可产生按第一时间间隔Td被顺序地停用的第一Q吸收子信号至第n Q吸收子信号QSS1、QSS2、…和QSSn。
[0167] 第一开关至第n开关SW1、SW2、…和SWn被并联地连接到第一节点N1,第一可变电阻器至第n可变电阻器RV-1、RV-2、…和RV-n被并联地连接到接地电压GND,并且第一开关至第n开关SW1、SW2、…和SWn以及第一可变电阻器至第n可变电阻器RV-1、RV-2、…和RV-n分别彼此串联连接。
[0168] 当第一Q吸收子信号至第n Q吸收子信号QSS1、QSS2、…和QSSn被启用时,第一开关至第n开关SW1、SW2、…和SWn可被分别导通,并且当第一Q吸收子信号至第n Q吸收子信号QSS1、QSS2、…和QSSn被停用时,第一开关至第n开关SW1、SW2、…和SWn可被分别断开。
[0169] 第一可变电阻器至第n可变电阻器RV-1、RV-2、…和RV-n可具有与Q因数调谐信号QTS相应的电阻值。
[0170] 如图15中所示,下拉单元236d可通过基于Q吸收信号QSS将电阻负载连接在第一节点N1和接地电压GND之间来选择性地减小谐振单元100的Q因数。
[0171] 如本发明人所理解的,当下拉单元236d并发地导通或断开第一开关至第n开关SW1、SW2、…和SWn时,从谐振单元100提供到NFC芯片200b的第一电压V1的振幅会瞬间摆动,从而会在数据通信期间发生错误,除非被另外地解决。
[0172] 如上所述,由于当Q吸收信号QSS被启用时,下拉单元236d按第一时间间隔Td顺序地将第一可变电阻器至第n可变电阻器RV-1、RV-2、…和RV-n连接在第一开关N1和接地电压GND之间,并当Q吸收信号QSS被停用时,下拉单元236d按第一时间间隔Td顺序地将被连接在第一节点N1和接地电压GND之间的第一可变电阻器至第n可变电阻器RV-1、RV-2、…和RV-n断开,因此当改变谐振单元100的Q因数时,下拉单元236d可减小第一电压V1的摆动。
[0173] 另外,当下拉单元236d减小谐振单元100的Q因数时,下拉单元236d可通过基于Q因数调谐信号QTS调整被连接在第一节点N1和接地电压GND之间的电阻负载的振幅来调整谐振单元100的Q因数的减小程度。
[0174] 图16是解释图3至图10的NFC装置的操作的框图。
[0175] 如图16中所示,Q吸收控制器233和238可产生Q吸收信号QSS,其中,Q吸收信号QSS在信号接收操作RX在卡模式下被执行时被启用,并在读取器模式下和当信号发送操作TX在卡模式下被执行时被停用。因此,由于当信号接收操作在卡模式下被执行时,Q吸收单元230和235被导通,因此谐振单元100可具有如图2的第二曲线B中所示的频率特性,从而谐振单元100的Q因数可被减小。另外,由于在读取器模式下和当信号发送操作在卡模式下被执行时,Q吸收单元230和235被断开,因此谐振单元100可具有如图2的第一曲线A中所示的频率特性,从而谐振单元100的Q因数可被保持。
[0176] 图17A和图17B是解释图3和图10的NFC装置的效果的视图。
[0177] 图17A中所示的曲线表示当谐振单元100具有如图2的第一曲线A中所示的频率特性时,响应于具有848Kbps的频率的高速信号而从谐振单元100被提供给NFC芯片200a和200b的第一电压V1,其中,因为当信号接收操作在卡模式下被执行时,谐振单元100的Q因数没有被减小(即,被保持),因此谐振单元100具有如图2的第一曲线A中所示的频率特性,并且,图17B表示当谐振单元100具有如图2的第二曲线B中所示的频率特性时,响应于具有848Kbps的频率的高速信号而从谐振单元100被提供给NFC芯片200a和200b的第一电压V1,其中,因为当信号接收操作在卡模式下被执行时,谐振单元100的Q因数被减小,所以谐振单元100具有如图2的第二曲线B中所示的频率特性。
[0178] 如图17A的曲线中所示,如果谐振单元100的Q因数没有被减小,则高速信号通过谐振单元100被滤波,从而可使与从谐振单元100被提供给NFC芯片200a和200b的第一电压V1相应的信号失真。因此,当NFC芯片200a和200b通过ASK(幅移键控)方案对与第一电压V1相应的信号进行解调时,从外部装置发送的输入数据不会被正常接收。
[0179] 然而,如图17B的曲线中所示,如果谐振单元100的Q因数被减小,则高速信号不通过谐振单元100被滤波,从而不会使与从谐振单元100被提供给NFC芯片200a和200b的第一电压V1相应的信号失真(或较小失真)。因此,当NFC芯片200a和200b通过ASK(幅移键控)方案对与第一电压V1相应的信号进行解调时,从外部装置发送的输入数据可被正常接收。
[0180] 因此,当信号接收操作被执行时,在当信号接收操作被执行时没有降低负载调制的特性的情况下,根据示例实施例的NFC装置10a和10b可稳定地接收高速信号。
[0181] 图18是示出图1的NFC装置的示例的框图。
[0182] 图18中示出了用于在读取器模式下操作NFC装置10c的元件以及用于在卡模式下操作NFC装置10c的元件。
[0183] 参照图18,NFC装置10c可包括谐振单元100和NFC芯片200c。
[0184] NFC芯片200c可通过第一电力端子L1、第二电力端子L2、第一发送端子TX1、第二发送端子TX2和接收端子RX被连接到谐振单元100。
[0185] 谐振单元100可包括具有天线L和第一电容器C1的谐振电路、具有第二电容器C2和第三电容器C3的第一滤波器、具有第六电容器C6的第二滤波器、包括第四电容器C4和第五电容器C5的匹配单元,其中,第二电容器C2和第三电容器C3用于将谐振电路连接到第一电力端子L1和第二电力端子L2,第六电容器C6用于将谐振电路连接到接收端子RX,第四电容器C4和第五电容器C5用于将谐振电路连接到第一发送端子TX1和第二发送端子TX2以执行阻抗匹配。
[0186] 图18中示出的谐振单元100的构造仅是示例,并且根据示例实施例的谐振单元100的构造可不限于以上构造,而可以进行各种修改。
[0187] NFC芯片200c可在卡模式下通过第一电力端子L1和第二电力端子L2来执行信号发送操作和信号接收操作,在读取器模式下通过第一发送端子TX1和第二发送端子TX2来执行信号发送操作,并在读取器模式下通过接收端子RX来执行信号接收操作。
[0188] NFC芯片200c可包括整流器210、稳压器220、中央处理单元(CPU)240、电力开关PSW、存储器250、第一解调器251、第一调制器253、第二解调器271、第二调制器273、振荡器275、混合器277和发送单元280。
[0189] 整流器210、稳压器220、电力开关PSW、第一解调器251和第一调制器253可等同于包括在图3的NFC装置10a中的稳压器220、电力开关PSW、解调器251和调制器253。
[0190] 当信号接收操作在读取器模式下被执行时,第二解调器271通过对经由接收端子RX从谐振单元100提供的信号进行解调来产生输入数据,以将所述输入数据提供给CPU240。CPU240可将所述输入数据存储在存储器250中。
[0191] 当信号发送操作在读取器模式下被执行时,CPU240可从存储器250中读取出输出数据TD以将输出数据TD提供给第二调制器273,第二调制器273可对输出数据TD进行调制来产生调制信号,振荡器275可产生具有与载波频率(例如,13.56MHz)相应的频率的载波信号,并且混合器277可通过合成载波信号和调制信号来产生发送调制信号TMS。
[0192] 发送单元280可被连接在电源电压VDD和接地电压GND之间。
[0193] 发送单元280可在读取器模式下从混合器277接收发送调制信号TMS,以产生与发送调制信号TMS相应的发送信号TS。谐振单元100可产生与通过第一发送端子TX1和第二发送端子TX2从发送单元280提供的发送信号TS相应的EMW。例如,在读取器模式下,发送单元280可基于发送调制信号TMS通过上拉负载将第一发送端子TX1和第二发送端子TX2连接到电源电压VDD,或者通过下拉负载将第一发送端子TX1和第二发送端子TX2连接到接地电压GND,使得发送信号TS可从第一发送端子TX1和第二发送端子TX2产生。
[0194] 当信号接收操作在卡模式下被执行时,发送单元280可减小谐振单元100的Q因数,并且当信号发送操作在卡模式下被执行时,发送单元280可保持谐振单元100的Q因数。例如,当信号接收操作在卡模式下被执行时,发送单元280可通过经由下拉负载将第一发送端子TX和第二发送端子TX2连接到接地电压GND,来减小谐振单元100的Q因数,并且当信号发送操作在卡模式下被执行时,发送单元280可通过将第一发送端子TX1和第二发送端子TX2从接地电压GND和电源电压VDD断开,来保持谐振单元100的Q因数。
[0195] 在一个示例实施例中,CPU240可将表示卡模式或读取器模式以及当模式是卡模式时的信号接收操作或信号发送操作的模式信号MD发送到发送单元280,并且发送单元280可基于模式信号MD来选择性地减小谐振单元100的Q因数。
[0196] 图19是示出包括在图18的NFC装置中的发送单元的示例的框图。
[0197] 参照图19,发送单元280a可包括第一上拉晶体管MP0、第二上拉晶体管MP1、第一下拉晶体管MN0、第二下拉晶体管MN1和驱动单元281。
[0198] 第一上拉晶体管MP0和第二上拉晶体管MP1可以是PMOS(p型金属化物半导体)晶体管,并且第一下拉晶体管MN0和第二下拉晶体管MN1可以是NMOS(n型金属氧化物半导体)晶体管。
[0199] 第一上拉晶体管MP0可被连接在电源电压VDD和第一发送端子TX1之间,第一下拉晶体管MN0可被连接在第一发送端子TX1和接地电压GND之间。
[0200] 第二上拉晶体管MP1可被连接在电源电压VDD和第二发送端子TX2之间,第二下拉晶体管MN1可被连接在第二发送端子TX2和接地电压GND之间。
[0201] 驱动单元281可通过第一上拉驱动信号UDS0来驱动第一上拉晶体管MP0,可通过第一下拉驱动信号DDS0来驱动第一下拉晶体管MN0,可通过第二上拉驱动信号UDS1来驱动第二上拉晶体管MP1,并可通过第二下拉驱动信号DDS1来驱动第二下拉晶体管MN1。
[0202] 驱动单元281可基于从CPU240提供的模式信号MD来确定NFC芯片200c是处于卡模式还是处于读取器模式,并且当模式是卡模式时可确定信号接收操作或信号发送操作。
[0203] 驱动单元281可在读取器模式下基于发送调制信号TMS来选择性地使第一上拉晶体管MP0和第一下拉晶体管MN0中的一个以及第二上拉晶体管PM1和第二下拉晶体管MN1中的一个导通。
[0204] 当信号接收操作在卡模式下被执行时,驱动单元281可使第一上拉晶体管MP0和第二上拉晶体管MP1截止,并且可使第一下拉晶体管MN0和第二下拉晶体管MN1导通。
[0205] 当信号发送操作在卡模式下被执行时,驱动单元281可使第一上拉晶体管MP0、第二上拉晶体管MP1、第一下拉晶体管MN0和第二下拉晶体管MN1全部截止。
[0206] 如上所述,发送单元280a在读取器模式下基于发送调制信号TMS来驱动第一上拉晶体管MP0、第二上拉晶体管MP1、第一下拉晶体管MN0和第二下拉晶体管MN1来执行正常操作,以将发送调制信号TMS提供给谐振单元100。另外,当信号接收操作在卡模式下被执行时,发送单元280a分别通过第一下拉晶体管MN0和第二下拉晶体管MN1将第一发送端子TX1和第二发送端子TX2连接到接地电压GND,从而减小谐振单元100的Q因数。
[0207] 图20是示出包括在图18的NFC装置中的发送单元的另一示例的框图。
[0208] 参照图20,发送单元280b可包括第(1-1)上拉晶体管至第(1-n)上拉晶体管MP0-1、MP0-2、…和MP0-n、第二-1上拉晶体管至第二-n上拉晶体管MP1-1、MP1-2、…和MP1-n、第(1-1)下拉晶体管至第(1-n)下拉晶体管MN0-1、MN0-2、…和MN0-n、第二-1下拉晶体管和第二-n下拉晶体管MN1-1、MN1-2、…和MN1-n以及驱动单元282。
[0209] 第(1-1)上拉晶体管至第(1-n)上拉晶体管MP0-1、MP0-2、…和MP0-n以及第二-1上拉晶体管至第二-n上拉晶体管MP1-1、MP1-2、…和MP1-n可以是PMOS晶体管,第(1-1)下拉晶体管至第(1-n)下拉晶体管MN0-1、MN0-2、…和MN0-n以及第二-1下拉晶体管和第二-n下拉晶体管MN1-1、MN1-2、…和MN1-n可以是NMOS晶体管。
[0210] 第(1-1)上拉晶体管至第(1-n)上拉晶体管MP0-1、MP0-2、…和MP0-n可被并联连接在电源电压VDD和第一发送端子TX1之间,第(1-1)下拉晶体管至第(1-n)下拉晶体管MN0-1、MN0-2、…和MN0-n可以被并联连接在第一发送端子TX1和接地电压GND之间。
[0211] 第二-1上拉晶体管至第二-n上拉晶体管MP1-1、MP1-2、…和MP1-n可被并联连接在电源电压VDD和第二发送端子TX2之间,第二-1下拉晶体管和第二-n下拉晶体管MN1-1、MN1-2、…和MN1-n可被并联连接在第二发送端子TX2和接地电压GND之间。
[0212] 驱动单元282可分别通过第(1-1)上拉驱动信号至第(1-n)上拉驱动信号UDS0-1、UDS0-2、…和UDS0-n来驱动第(1-1)上拉晶体管至第(1-n)上拉晶体管MP0-1、MP0-2、…和MP0-n,分别通过第(1-1)下拉驱动信号至第(1-n)下拉驱动信号DDS0-1、DDS0-2、…和DDS0-n来驱动第(1-1)下拉晶体管至第(1-n)下拉晶体管MN0-1、MN0-2、…和MN0-n,分别通过第二-1上拉驱动信号至第二-n上拉驱动信号UDS1-1、UDS1-2、…和UDS1-n来驱动第二-1上拉晶体管至第二-n上拉晶体管MP1-1、MP1-2、…和MP1-n,并分别通过第二-1下拉驱动信号至第二-n下拉驱动信号DDS1-1、DDS1-2、…和DDS1-n来驱动第二-1下拉晶体管和第二-n下拉晶体管MN1-1、MN1-2、…和MN1-n。
[0213] 驱动单元282可基于从CPU240提供的模式信号MD来确定NFC芯片200c是处于卡模式还是处于读取器模式,并且当模式是卡模式时可确定信号接收操作或信号发送操作。
[0214] 在读取器模式下,驱动单元282可基于发送调制信号TMS来使第(1-1)上拉晶体管至第(1-n)上拉晶体管MP0-1、MP0-2、…和MP0-n或者第(1-1)下拉晶体管至第(1-n)下拉晶体管MN0-1、MN0-2、…和MN0-n导通,并可使第二-1上拉晶体管至第二-n上拉晶体管MP1-1、MP1-2、…和MP1-n或者第二-1下拉晶体管至第二-n下拉晶体管MN1-1、MN1-2、…和MN1-n导通。
[0215] 在卡模式下,驱动单元282产生具有逻辑高电平的第(1-1)上拉驱动信号至第(1-n)上拉驱动信号UDS0-1、UDS0-2、…和UDS0-n以及第二-1上拉驱动信号至第二-n上拉驱动信号UDS1-1、UDS1-2、…和UDS1-n,因此驱动单元282可使第(1-1)上拉晶体管至第(1-n)上拉晶体管MP0-1、MP0-2、…和MP0-n以及第二-1上拉晶体管至第二-n上拉晶体管MP1-1、MP1-2、…和MP1-n截止。
[0216] 另外,如图21中所示,当信号接收操作RX在卡模式下被执行时,驱动单元282可通过按第一时间间隔Td顺序地启用第(1-1)下拉驱动信号至第(1-n)下拉驱动信号DDS0-1、DDS0-2、…和DDS0-n以及第二-1下拉驱动信号至第二-n下拉驱动信号DDS1-1、DDS1-2、…和DDS1-n,来按第一时间间隔Td顺序地使第(1-1)下拉晶体管至第(1-n)下拉晶体管MN0-1、MN0-2、…和MN0-n以及第二-1下拉晶体管至第二-n下拉晶体管MN1-1、MN1-2、…和MN1-n导通。
[0217] 另外,如图21中所示,当信号发送操作TX在卡模式下被执行时,驱动单元282可通过按第一时间间隔Td顺序地停用第(1-1)下拉驱动信号至第(1-n)下拉驱动信号DDS0-1、DDS0-2、…和DDS0-n以及第二-1下拉驱动信号至第二-n下拉驱动信号DDS1-1、DDS1-2、…和DDS1-n,来按第一时间间隔Td顺序地使第(1-1)下拉晶体管至第(1-n)下拉晶体管MN0-1、MN0-2、…和MN0-n以及第二-1下拉晶体管至第二-n下拉晶体管MN1-1、MN1-2、…和MN1-n截止。
[0218] 如上所述,发送单元280b在读取器模式下基于发送调制信号TMS驱动第(1-1)上拉晶体管至第(1-n)上拉晶体管MP0-1、MP0-2、…和MP0-n、第二-1上拉晶体管至第二-n上拉晶体管MP1-1、MP1-2、…和MP1-n、第(1-1)下拉晶体管至第(1-n)下拉晶体管MN0-1、MN0-2、…和MN0-n以及第二-1下拉晶体管至第二-n下拉晶体管MN1-1、MN1-2、…和MN1-n,来执行正常操作以将发送信号TS提供给谐振单元100。另外,当信号接收操作在卡模式下被执行时,发送单元280b分别通过第(1-1)下拉晶体管至第(1-n)下拉晶体管MN0-1、MN0-2、…和MN0-n以及第二-1下拉晶体管至第二-n下拉晶体管MN1-1、MN1-2、…和MN1-n将第一发送端子TX1和第二发送端子TX2连接到接地电压GND,从而减小谐振单元100的Q因数。
[0219] 如本发明人所理解的,当发送单元280b在卡模式下并发地使第(1-1)下拉晶体管至第(1-n)下拉晶体管MN0-1、MN0-2、…和MN0-n以及第二-1下拉晶体管至第二-n下拉晶体管MN1-1、MN1-2、…和MN1-n导通或截止时,在第一电力端子L1和第二电力端子L2中的电压的振幅会瞬间摆动,从而会在数据通信期间发生错误,除非被另外地解决。
[0220] 如上所述,当信号接收操作在卡模式下被执行时,发送单元280b按第一时间间隔Td顺序地使第(1-1)下拉晶体管至第(1-n)下拉晶体管MN0-1、MN0-2、…和MN0-n以及第二-1下拉晶体管至第二-n下拉晶体管MN1-1、MN1-2、…和MN1-n导通,并且当信号发送操作在卡模式下被执行时,发送单元280b按第一时间间隔Td顺序地使第(1-1)下拉晶体管至第(1-n)下拉晶体管MN0-1、MN0-2、…和MN0-n以及第二-1下拉晶体管至第二-n下拉晶体管MN1-1、MN1-2、…和MN1-n截止,从而当改变谐振单元100的Q因数时阻止第一电力端子L1和第二电力端子L2中的电压的摆动。
[0221] 图22是示出图1的NFC装置的示例的框图。
[0222] 图22中示出了用于在读取器模式下操作NFC装置10d的元件以及用于在卡模式下操作NFC装置10d的元件。
[0223] 参照图22,NFC装置10d可包括谐振单元100和NFC芯片200d。
[0224] 除了图22的NFC装置10d还包括场检测器290并且发送单元280被用发送单元285替换之外,图22的NFC装置10d与图18的NFC装置10c相似。因此,为了避免冗余,可在不解释NFC装置10c中示出的元件的情况下在专注于场检测器290和Q吸收单元235的同时来进行以下描述。
[0225] 场检测器290可测量通过第一电力端子L1和第二电力端子L2从谐振单元100提供的电压,来产生与测量的电压的振幅相应的场强度信号FIS。随着从外部装置接收到的EMW的强度变强,从谐振单元100提供到第一电力端子L1和第二电力端子L2的电压的振幅被增加,因此场强度信号FIS可表示从外部装置接收到的EMW的强度。
[0226] 发送单元285可被连接在电源电压VDD和接地电压GND之间。
[0227] 发送单元285可基于从CPU240提供的模式信号MD来确定NFC芯片200d是处于卡模式还是处于读取器模式,并且当模式是卡模式时可确定信号接收操作或信号发送操作。
[0228] 发送单元285可在读取器模式下从混合器277接收发送调制信号TMS,以产生与发送调制信号TMS相应的发送信号TS。谐振单元100可产生与通过第一发送端子TX1和第二发送端子TX2从发送单元285提供的发送信号TS相应的EMW。例如,在读取器模式下,发送单元285可基于发送调制信号TMS通过上拉负载将第一发送端子TX1和第二发送端子TX2连接到电源电压VDD,或者通过下拉负载将第一发送端子TX1和第二发送端子TX2连接到接地电压GND,使得发送信号TS可从第一发送端子TX1和第二发送端子TX2产生。
[0229] 当信号接收操作在卡模式下被操作时,发送单元285可减小谐振单元100的Q因数,并且当信号发送操作在卡模式下被执行时,发送单元285可保持谐振单元100的Q因数。例如,当信号接收操作在卡模式下被执行时,发送单元285可通过经由下拉负载将第一发送端子TX和第二发送端子TX2连接到接地电压GND,来减小谐振单元100的Q因数,并且当信号发送操作在卡模式下被执行时,发送单元285可通过将第一发送端子TX1和第二发送端子TX2从接地电压GND和电源电压VDD断开,来保持谐振单元100的Q因数。另外,当信号接收操作在卡模式下被执行时,发送单元285可基于场强度信号FIS来控制谐振单元100的Q因数的减小程度。
[0230] 图23是示出包括在图22的NFC装置中的发送单元的示例的框图。
[0231] 参照图23,发送单元285a可包括第(1-1)上拉晶体管至第(1-n)上拉晶体管MP0-1、MP0-2、…和MP0-n、第二-1上拉晶体管至第二-n上拉晶体管MP1-1、MP1-2、…和MP1-n、第(1-1)下拉晶体管至第(1-n)下拉晶体管MN0-1、MN0-2、…和MN0-n、第二-1下拉晶体管和第二-n下拉晶体管MN1-1、MN1-2、…和MN1-n以及驱动单元283。
[0232] 第(1-1)上拉晶体管至第(1-n)上拉晶体管MP0-1、MP0-2、…和MP0-n以及第二-1上拉晶体管至第二-n上拉晶体管MP1-1、MP1-2、…和MP1-n可以是PMOS晶体管,第(1-1)下拉晶体管至第(1-n)下拉晶体管MN0-1、MN0-2、…和MN0-n以及第二-1下拉晶体管和第二-n下拉晶体管MN1-1、MN1-2、…和MN1-n可以是NMOS晶体管。
[0233] 第(1-1)上拉晶体管至第(1-n)上拉晶体管MP0-1、MP0-2、…和MP0-n可被并联连接在电源电压VDD和第一发送端子TX1之间,第(1-1)下拉晶体管至第(1-n)下拉晶体管MN0-1、MN0-2、…和MN0-n可以被并联连接在第一发送端子TX1和接地电压GND之间。
[0234] 第二-1上拉晶体管至第二-n上拉晶体管MP1-1、MP1-2、…和MP1-n可被并联连接在电源电压VDD和第二发送端子TX2之间,第二-1下拉晶体管和第二-n下拉晶体管MN1-1、MN1-2、…和MN1-n可被并联连接在第二发送端子TX2和接地电压GND之间。
[0235] 驱动单元283可分别通过第(1-1)上拉驱动信号至第(1-n)上拉驱动信号UDS0-1、UDS0-2、…和UDS0-n来驱动第(1-1)上拉晶体管至第(1-n)上拉晶体管MP0-1、MP0-2、…和MP0-n,分别通过第(1-1)下拉驱动信号至第(1-n)下拉驱动信号DDS0-1、DDS0-2、…和DDS0-n来驱动第(1-1)下拉晶体管至第(1-n)下拉晶体管MN0-1、MN0-2、…和MN0-n,分别通过第二-1上拉驱动信号至第二-n上拉驱动信号UDS1-1、UDS1-2、…和UDS1-n来驱动第二-1上拉晶体管至第二-n上拉晶体管MP1-1、MP1-2、…和MP1-n,并分别通过第二-1下拉驱动信号至第二-n下拉驱动信号DDS1-1、DDS1-2、…和DDS1-n来驱动第二-1下拉晶体管和第二-n下拉晶体管MN1-1、MN1-2、…和MN1-n。
[0236] 驱动单元283可基于从CPU240提供的模式信号MD来确定NFC芯片200d是处于卡模式还是处于读取器模式,并且当模式是卡模式时可确定信号接收操作或信号发送操作。
[0237] 在读取器模式下,驱动单元283可基于发送调制信号TMS来使第(1-1)上拉晶体管至第(1-n)上拉晶体管MP0-1、MP0-2、…和MP0-n或者第(1-1)下拉晶体管至第(1-n)下拉晶体管MN0-1、MN0-2、…和MN0-n导通,并可使第二-1上拉晶体管至第二-n上拉晶体管MP1-1、MP1-2、…和MP1-n或者第二-1下拉晶体管至第二-n下拉晶体管MN1-1、MN1-2、…和MN1-n导通。
[0238] 在卡模式下,驱动单元283可基于场强度信号FIS从第(1-1)下拉晶体管至第(1-n)下拉晶体管MN0-1、MN0-2、…和MN0-n以及第二-1下拉晶体管至第二-n下拉晶体管MN1-1、MN1-2、…和MN1-n中选择k个下拉晶体管。例如,驱动单元283可选择第(1-1)下拉晶体管至第(1-k)下拉晶体管MN0-1、MN0-2、…和MN0-k以及第二-1下拉晶体管至第二-k下拉晶体管MN1-1、MN1-2、…和MN1-k,其中,k是等于或小于n的正整数。
[0239] 在卡模式下,驱动单元283产生具有逻辑高电平的第(1-1)上拉驱动信号至第(1-n)上拉驱动信号UDS0-1、UDS0-2、…和UDS0-n以及第二-1上拉驱动信号至第二-n上拉驱动信号UDS1-1、UDS1-2、…和UDS1-n,因此驱动单元283可使第(1-1)上拉晶体管至第(1-n)上拉晶体管MP0-1、MP0-2、…和MP0-n以及第二-1上拉晶体管至第二-n上拉晶体管MP1-1、MP1-2、…和MP1-n截止。另外,如图24中所示,驱动单元283产生具有逻辑低电平的第(1-(k+1))下拉驱动信号至第(1-n)下拉驱动信号DDS0-(k+1)、…和DDS0-n以及第二-(k+1)下拉驱动信号至第二-n下拉驱动信号DDS1-(k+1)、…和DDS1-n,因此驱动单元283可使没有被选择的第(1-(k+1))下拉晶体管至第(1-n)下拉晶体管MN0-(k+1)、…和MN1-n以及第二-(k+1)下拉晶体管至第二-n下拉晶体管MN1-(k+1)、…和MN1-n截止。
[0240] 另外,如图24中所示,当信号接收操作RX在卡模式下被执行时,驱动单元283可通过按第一时间间隔Td顺序地启用第(1-1)下拉驱动信号至第(1-k)下拉驱动信号DDS0-1、DDS0-2、…和DDS0-k以及第二-1下拉驱动信号至第二-k下拉驱动信号DDS1-1、DDS1-2、…和DDS1-k,来按第一时间间隔Td顺序地使第(1-1)下拉晶体管至第(1-k)下拉晶体管MN0-1、MN0-2、…和MN0-k以及第二-1下拉晶体管至第二-k下拉晶体管MN1-1、MN1-2、…和MN1-k导通。
[0241] 另外,如图24中所示,当信号发送操作TX在卡模式下被执行时,驱动单元283可通过按第一时间间隔Td顺序地停用第(1-1)下拉驱动信号至第(1-k)下拉驱动信号DDS0-1、DDS0-2、…和DDS0-k以及第二-1下拉驱动信号至第二-k下拉驱动信号DDS1-1、DDS1-2、…和DDS1-k,来按第一时间间隔Td顺序地使第(1-1)下拉晶体管至第(1-k)下拉晶体管MN0-1、MN0-2、…和MN0-k以及第二-1下拉晶体管至第二-k下拉晶体管MN1-1、MN1-2、…和MN1-k截止。
[0242] 如上所述,发送单元285a在读取器模式下基于发送调制信号TMS驱动第(1-1)上拉晶体管至第(1-n)上拉晶体管MP0-1、MP0-2、…和MP0-n、第二-1上拉晶体管至第二-n上拉晶体管MP1-1、MP1-2、…和MP1-n、第(1-1)下拉晶体管至第(1-n)下拉晶体管MN0-1、MN0-2、…和MN0-n以及第二-1下拉晶体管至第二-n下拉晶体管MN1-1、MN1-2、…和MN1-n,来执行正常操作以将发送信号TS提供给谐振单元100。另外,当信号接收操作在卡模式下被执行时,发送单元285a分别通过第(1-1)下拉晶体管至第(1-k)下拉晶体管MN0-1、MN0-2、…和MN0-k以及第二-1下拉晶体管至第二-k下拉晶体管MN1-1、MN1-2、…和MN1-k将第一发送端子TX1和第二发送端子TX2连接到接地电压GND,从而减小谐振单元100的Q因数。另外,发送单元285a可通过基于场强度信号FIS调整当信号接收操作在卡模式下被执行时被导通的下拉晶体管的数量(k),来控制谐振单元100的Q因数的减小程度。
[0243] 如本发明人所理解的,当发送单元285a在卡模式下并发地使第(1-1)下拉晶体管至第(1-k)下拉晶体管MN0-1、MN0-2、…和MN0-k以及第二-1下拉晶体管至第二-k下拉晶体管MN1-1、MN1-2、…和MN1-k导通或截止时,在第一电力端子L1和第二电力端子L2中的电压的振幅会瞬间摆动,从而会在数据通信期间发生错误,除非被另外地解决。
[0244] 如上所述,当信号接收操作在卡模式下被执行时,发送单元285a按第一时间间隔Td顺序地使第(1-1)下拉晶体管至第(1-k)下拉晶体管MN0-1、MN0-2、…和MN0-k以及第二-1下拉晶体管至第二-k下拉晶体管MN1-1、MN1-2、…和MN1-k导通,并且当信号发送操作在卡模式下被执行时,发送单元285a按第一时间间隔Td顺序地使第(1-1)下拉晶体管至第(1-k)下拉晶体管MN0-1、MN0-2、…和MN0-k以及第二-1下拉晶体管至第二-k下拉晶体管MN1-1、MN1-2、…和MN1-k截止,从而当改变谐振单元100的Q因数时阻止第一电力端子L1和第二电力端子L2中的电压的摆动。
[0245] 图25是示出根据示例实施例的电子系统的框图。
[0246] 参照图25,电子系统1000包括应用处理器AP1100、NFC(近场通信)装置1200、存储装置1300、用户接口1400和电源1500。在一些实施例中,电子系统1000可以是移动电话、智能电话、个人数字助理(PDA)、便携式多媒体播放器(PMP)、数字相机、音乐播放器、便携式游戏控制台、导航系统、膝上型计算机等。
[0247] 应用处理器1100可控制电子系统1000的全部操作。应用处理器1100可执行应用,诸如web浏览器、游戏应用、视频播放器等。在一些实施例中,应用处理器1100可包括单核或多核。例如,应用处理器1100可以是多核处理器,诸如双核处理器、四核处理器、六核处理器等。应用处理器1100可包括内部或外部高速缓存。
[0248] 存储装置1300可存储被用来操作电子系统1000的数据。例如,存储装置1300可存储用于启动电子系统1000的启动映像、将输出到外部装置的数据以及从外部装置接收到的输入数据。例如,存储装置1300可以是电可擦可编程只读存储器(EEPROM)、闪存、相变随机存取存储器(PRAM)、电阻随机存取存储器(RRAM)、纳米浮动栅极存储器(NFGM)、聚合物随机存取存储器(PoRAM)、磁性随机存取存储器(MRAM)、电随机存取存储器(FRAM)等。
[0249] NFC装置1200可通过NFC将存储在存储装置1300中的数据提供给外部装置,并将通过NFC从外部装置接收到的输入数据存储在存储装置1300中。NFC装置1200可包括谐振单元1210和NFC芯片1220。谐振单元1210可通过电磁波提供与外部装置的数据通信。NFC芯片1220可将输出数据提供给谐振单元1210,从谐振单元1210接收输入数据,当信号接收操作在卡模式下被执行时减小谐振单元1210的Q因数(品质因数),并在读取器模式下和当信号发送操作在卡模式下被执行时保持谐振单元1210的Q因数。可用图1的NFC装置10来实现NFC装置1200。参照图1至图24描述了NFC装置10的结构和操作。
[0250] 用户接口1400可包括至少一个输入装置(诸如键区、触摸屏等)和至少一个输出装置(诸如扬声器、显示装置等)。电源1500可向电子系统1000提供电源电压。
[0251] 在一些实施例中,电子系统1000还可包括图像处理器和/或存储装置,诸如,存储卡、固态驱动器(SSD)、硬盘驱动器(HDD)、CD-ROM等。
[0252] 在一些实施例中,电子系统1000和/或电子系统1000的组件可按各种形式来封装,诸如层叠封装件(PoP)、球栅极阵列(BGA)、芯片级封装(CSP)、塑料引线芯片载体(PLCC)、塑料双列直插式封装件(PDIP)、晶片中华夫封装(die in waffle pack)、晶圆中管芯形式(die in wafer form)、板上芯片
[0253] (COB)、陶瓷双列直插式封装(CERDIP)、塑料方形扁平封装(MQFP)、薄型方形扁平封装(TQEP)、小外形封装(SOIC)、收缩型小外形封装件
[0254] (SSOP)、薄型小外形封装(TSOP)、系统级封装(SIP)、多芯片封装件[0255] (MCP)、晶圆级制作封装(WFP)或晶圆级堆叠封装(WSP)。
[0256] 以上已经结合示图示出和描述了NFC装置的各个示例。现在提供一种操作近场通信(NFC)装置的方法,所述方法可包括:响应于NFC装置的至少一个第一操作,用第一品质因数来操作谐振单元;响应于与NFC装置的第一操作不同的NFC装置的至少一个第二操作,用小于第一品质因数的第二品质因数来操作谐振电路。由于以上已经对执行所述方法的装置进行了详细描述,因此在此将省略所述方法的详细描述。
[0257] 优选地,在所述方法中,用第二品质因数操作谐振电路的步骤可包括:将谐振电路的增益从第一增益值减小到第二增益值。
[0258] 优选地,在所述方法中,第一增益值被定义为关于作为频率的函数的谐振单元的响应在第一带宽上的最大值,并且第二增益值被定义为关于作为频率的函数的谐振单元的响应在第二带宽上的最大值。其中,将谐振单元的增益从第一增益值减小到第二增益值的步骤还包括:将谐振单元的带宽从第一带宽增加到第二带宽。
[0259] 优选地,在所述方法中,NFC装置的第一操作包括针对NFC装置在读取器模式下的操作以及针对NFC装置在卡模式下的信号发送操作。
[0260] 优选地,在所述方法中,NFC装置的第二操作包括针对NFC装置在卡模式下的信号接收操作。
[0261] 优选地,在所述方法中,用第二品质因数操作谐振电路的步骤包括:在NFC装置的第二操作下通过下拉电路将谐振电路的端子电连接到接地电压。
[0262] 上述内容是本发明构思的说明,并且不应被解释为受限于上述内容。虽然一些示例实施例已经被描述,但是本领域的技术人员将容易地理解,在实质上不脱离本发明构思的新颖的教导和优点的情况下,可在所述示例实施例中进行各种修改。因此,所有这些修改旨在包括在如权利要求中限定的本发明构思的范围内。因此,应理解的是,上述内容是各种示例实施例的说明,并且不应被解释为受限于公开的特定示例实施例,并且对公开的示例实施例的修改以及其他示例实施例旨在包括在权利要求的范围内。
QQ群二维码
意见反馈