用于超声应用的传输通道的开关电路、用于驱动开关电路的传输通道及方法 |
|||||||
| 申请号 | CN201080070436.8 | 申请日 | 2010-12-09 | 公开(公告)号 | CN103298569A | 公开(公告)日 | 2013-09-11 |
| 申请人 | 意法半导体股份有限公司; | 发明人 | D·U·吉苏; A·里卡尔多; S·罗西; | ||||
| 摘要 | 一种用于超声应用中传输通道(1)的 开关 电路 (10)，该开关电路(10)插入在连接 端子 (Xdcr)和低压输出端子(LVout)之间并且包括接收开关(30)、插入在所述连接端子(Xdcr)和中心 节点 (Vc)之间的高压箝位电路(HV1)、插入在所述中心节点(Vc)和参考 电压 (GND)之间的低压箝位开关(25)，所述接收开关(30)是低压并且插入在所述中心节点(Vc)和所述低压输出端子(LVout)之间，以相对于彼此互补的方式控制所述箝位开关(25)和所述接收开关(30)。还描述了一种包括至少一个这样的开关电路(10)用于超声应用中的传输通道(1)以及用于驱动该开关电路(10)的方法。 | ||||||
| 权利要求 | 1.一种用于超声应用的传输通道(1)的开关电路(10)，该开关电路(10)插入在连接端子(Xdcr)和低压输出端子(LVout)之间并且包括接收开关(30)，其特征在于该开关电路(10)包括高压箝位电路(HV1)和低压箝位开关(25)，该高压箝位电路(HV1)插入在所述连接端子(Xdcr)和中心节点(Vc)之间，该低压箝位开关(25)插入在所述中心节点(Vc)和连接到参考电压(GND)的端子之间，所述接收开关(30)为低压并且插入在所述中心节点(Vc)和所述低压输出端子(LVout)之间，以相对于彼此互补的方式控制所述箝位开关(25)和所述接收开关(30)。 |
||||||
| 说明书全文 | 用于超声应用的传输通道的开关电路、用于驱动开关电路的传输通道及方法 技术领域[0002] 本发明还涉及用于至少包括这样的开关电路的类型的超声应用的传输通道以及涉及用于驱动所述开关电路的过程。 [0003] 本发明尤其但并非排他地涉及适于由用于超声应用的传输通道使用的开关电路，并且仅仅通过说明的方式，根据本应用领域做出以下描述。 背景技术[0006] 基本上，一个超声扫描器，特别是一个基于超声波扫描的诊断装置，实质上包括三个部分： [0008] -电子系统，驱动换能器用于生成待传输的超声信号或者脉冲并且接收这一脉冲在探测器的回波信号，从而因此处理接收的回波信号；以及 [0009] -显示系统，能够收集返回信号和回波信号，并且能够生成从在探测器接收的回波信号开始的对应的声波扫描图像，以及在监视器上示出。 [0012] 具体地，传输/接收通道包括电平位移器2，其是包括半桥4的类型，该半桥4插入在连接到正电压的第一端子HVP和连接到负电压的第二端子HVM之间。电平位移器2的输出端子HVout的电压由箝位块5带至参考电压，在本示例中，该参考电压是地电压GND。 [0013] 箝位块5基本上是在电平位移器2的所述输出端子HVout和所述地电压GND之间的高压开关，由第一驱动信号INC进行控制。 [0014] 对应传输通道1的第一输出端子的输出端子HVout连接到用于压电式换能器的连接端子Xdcr，以通过该传输通道1进行驱动。 [0015] 适当地，抗噪声块3包括反平行连接的两个二极管，该抗噪声块3插入在电平位移器2的输出端子HVout和连接端子Xdcr之间。该抗噪声块3，熟知为抗噪声二极管，允许在传输通道1的接收步骤期间释放来自连接端子Xdcr的电平位移器2的半桥的寄生电容，因此避免影响接收信号。 [0016] T/R开关6或接收开关插入在连接端子Xdcr和传输通道1的低压输出端子LVout之间。在传输通道1的接收步骤期间，激活接收开关6并且向低压输出端子LVout传输接收信号。 [0017] 低压输出端子连接到放大器LNA，其允许将脉冲发送之后的由压电式换能器接收的信号和回波进行放大。适当地处理的接收信号将允许在显示器中显示图像，在图中未示出。 [0018] 应该注意的是，由于连接到传输通道1的该压电式换能器检测超声脉冲信号的小的返回回波，因此即便接收信号是通常具有低压值的信号，接收开关6也是高压类型。 [0019] 接收开关6必须无论如何满足如下两种明显地彼此相反的需要：在传输通道1的传输步骤期间必须接收开关6是高压类型，在该期间中电平位移器2具有在几十上百纳秒之间的可变持续时间的步骤，而在接收步骤期间接收开关6必须一直使用低压导通，该接收步骤可以具有数百微秒。 [0020] 此外，接收开关6和箝位模块5通常在两个独立的芯片中实现，并且具体地分别在接收芯片中和传输芯片中连接，或者，如果在相同芯片中出现则他们独立地实现以便正确地响应单一规格。 [0022] 第一分支包括彼此串联插入的第一缓冲二极管Db1和第一箝位晶体管Mc1，并且第二分支包括彼此串联插入的第二箝位晶体管Mc2和第二个缓冲二极管Db2。内节点X1连接到地电压GND。 [0023] 第一箝位晶体管Mc1是高压晶体管MOS并且具有N型沟道(HV Nmos)，而第二箝位晶体管Mc2是具有P型沟道高压MOS晶体管(HV Pmos)，以及第一和第二缓冲二极管Db1和Db2是高压二极管(HV二极管)。第一和第二箝位晶体管Mc1和Mc2具有分别通过第一和第二输入驱动B1和B2连接到第一信号INC1和第二信号INC2的相应的控制端子或栅极。 [0024] 该图2还示出了箝位晶体管Mc1和Mc2的漏/源等效寄生二极管Dc1和Dc2。 [0025] 这两个分支允许针对电压正值和针对电压负值二者将输出端子HVout箝位到地电压GND。具体地，第一和第二二极管Db1和Db2以及寄生二极管Dc1和Dc2允许当箝位模块关闭(即使用第一和第二驱动信号INC1和INC2去激活)时支持在输出端子HVout上出现的正电压值和负电压值。 [0026] 接收开关6包括彼此串联的第一晶体管Mr1和第二接收晶体管Mr2，其分别连接到传输通道1的低压输出端子LVout和连接端子Xdcr。第一接收晶体管Mr1是具有P型沟道的高压MOS晶体管(HV Pmos)以及第二接收晶体管Mr2是高压晶体管MOS并且具有N型沟道(HV Nmos)。第一和第二接收晶体管Mr1和Mr2分别连接到第一信号INSW1和第二驱动信号INSW2的相应的控制端子或栅极。 [0027] 该图2还示出了第一和第二接收晶体管Mr1和Mr2的各自的漏/源等效寄生二极管Dr1和Dr2。 [0028] 关于接收开关6的操作，在传输通道1的接收步骤期间，两个接收晶体管Mr1和Mr2导通。同时，在传输步骤中，两个接收晶体管Mr1和Mr2将必须断开并且因此相应的控制电压或栅-源电压|Vgs|将必须null。因此，在这一步骤中，在第一晶体管Mr1的控制端子上以及在第一控制端子或源端子(VSP)上，正电压变化将必须遵循连接端子Xdcr的电压变化。 [0029] 第一和第二接收晶体管Mr1和Mr2必须是大小合格的，以便具有与噪声规格预置兼容的相应的输入电阻Ron。 [0030] 接收开关6的输入电阻Ron的值显著影响在接收处的性能。 [0031] 事实上，在导通和传输通道1的接收步骤期间，压电式换能器的电容中存储的电荷被注入连接端子Xdcr上，并且这可能引起噪声并且因此引起潜在的干扰，其影响由传输通道1传输或接收的信号。 [0032] 此外，应该注意的是，在接收步骤期间，压电换能器的电容与接收开关的输入电阻Ron并联，并且因此可能干扰由传输通道1的连接端子Xdcr接收的接收信号。 [0033] 图3中示出了用于超声应用的具有五个电压电平的传输/接收通道。 [0034] 传输通道1，类似于之前已经示出和描述的内容，包括电平位移器2，其连接到使用箝位模块5连接到输出端子HVout并且通过抗噪声模块3连接到连接端子Xdcr。此外，输出端子HVout借助于接收开关6连接到传输通道1的低压输出端子LVout。 [0035] 电平位移器2包括半桥4和另一半桥4′，插入在两个第一端子HVP0和HVP1以及两个第二端子HVM0和HVM1之间，该两个第一端子HVP0和HVP1彼此独立地连接到两个正向电压，并且该两个第二端子HVM0和HVM1彼此独立地连接到两个负电压。 [0036] 在电平位移器2的输出端子HVout处出现的电压被通过箝位模块5带到地电压GND，而接收开关6将由连接端子Xdcr接收的信号向低压输出端子LVout进行传输。 [0037] 本发明潜在的技术问题在于提供一种可以在用于超声应用的传输通道中使用的开关电路，其允许实现具有改进性能的低压接收开关并且还在于允许减少集成区域从而确保传输通道上信号的同时正确传输和接收，以及具有关于允许克服对根据现有技术实现的电路仍然有影响的限制和缺点这样的结构和功能特征。 发明内容[0038] 该技术问题通过一种用于超声应用的传输通道的开关电路来解决，该开关电路插入在连接端子和低压输出端子之间并且包括接收开关，其特征在于该开关电路包括高压箝位电路和低压箝位开关，该高压箝位电路插入在所述连接端子和中心节点之间，该低压箝位开关插入在所述中心节点和连接到参考电压的端子之间，所述接收开关为低压并且插入在所述中心节点和所述低压输出端子之间，以相对于彼此互补的方式控制所述箝位开关和所述接收开关. [0039] 适合地，所述箝位电路包括插入在所述连接端子和所述中心节点之间并且具有连接到驱动模块的相应的控制端子的第一开关晶体管和第二开关晶体管，所述第一开关晶体管和第二开关晶体管是高压MOS晶体管。 [0040] 优选地，所述箝位电路还包括第三开关晶体管和第四开关晶体管，该第三开关晶体管连接到所述连接端子和所述第一开关晶体管，该第四开关晶体管连接到所述第二开关晶体管和所述连接端子，所述第三开关晶体管和第四开关晶体管是当所述箝位电路激活时能够关闭自身并且当所述箝位电路未激活时能够支持高的正电压和负电压的高压MOS晶体管。 [0041] 所述第三开关晶体管和第四开关晶体管具有相应的反串联连接的等效物或体二极管，并且具有连接到所述驱动模块的相应的控制端子，所述第三开关晶体管和第四开关晶体管相对于所述第一开关晶体管和第二开关晶体管是相反的类型。 [0042] 适合地，所述驱动模块包括输入电路，其通过驱动电路继而连接到所述箝位电路，所述驱动电路具有以交叉的方式插入在所述第一开关晶体管和第二开关晶体管的所述控制端子之间的第一驱动晶体管和第二驱动晶体管。 [0043] 所述驱动电路包括插入在所述第一开关晶体管的所述控制端子和所述第四开关晶体管的所述控制端子之间的所述第一驱动晶体管和插入在所述第二开关晶体管的所述控制端子和所述第三开关晶体管的所述控制端子之间的所述第二驱动晶体管，所述第一驱动晶体管和第二驱动晶体管具有连接到所述参考电压的相应的控制端子。 [0044] 所述第一驱动晶体管和第二驱动晶体管是高压MOS晶体管，所述第一驱动晶体管是具有P沟道的高压MOS晶体管(HV Pmos)而所述第二驱动晶体管(Md2)是具有N沟道的MOS晶体管(HV Nmos)，所述第一驱动晶体管和第二驱动晶体管(Md1和Md2)包括相应的第一等效二极管和第二等效二极管。 [0045] 优选地，所述输入电路包括彼此并联的第一电路支路和第二电路支路插入在第一箝位电源基准电压和第二箝位电源基准电压之间，所述第一电路支路包括连接到所述第一开关晶体管的所述控制端子的第一内节点X1并且所述第二电路支路包括连接到所述第二开关晶体管的所述控制端子的第二内节点。 [0046] 所述高压箝位电路的所述中心节点连接到包括所述箝位开关和所述接收开关的所述低压模块的内节点，所述箝位开关和所述接收开关被实现为传输门电路并且连接到第一节点和第二节点，反相器(反向逻辑门)置于所述第一节点和所述第二节点之间，所述第一节点接收驱动信号。 [0047] 所述箝位开关包括第一箝位晶体管和第二箝位晶体管，彼此并联插入在所述内节点和所述参考节点之间并且具有连接到所述第一节点和所述第二节点的相应的控制端子。 [0048] 所述接收开关包括第一接收晶体管和第二接收晶体管，彼此并联插入在所述连接端子和所述内节点之间并且具有连接到所述第一节点和所述第二节点的相应的控制端子。 [0049] 该技术问题还可以通过一种传输通道来解决，该传输通道包括电平位移器、连接端子和低压输出端子，其特征在于该传输通道包括根据前述权利要求中的任一项的至少一个开关电路，该开关电路插入在所述连接端子和所述低压输出端子之间。 [0050] 该技术问题还可以通过一种用于驱动用于超声应用的传输通道的开关电路的方法来解决，该开关电路插入在连接端子和低压输出端子之间并且包括接收开关。 [0051] -接收步骤，其中伴随着所述接收开关的激活，将所述连接端子中接收的接收信号向所述低压输出端子传输； [0052] 其特征在于该方法包括如下步骤：将高压箝位电路置于所述连接端子和与所述接收开关相关联的中心节点之间，实现所述低压接收开关并且将箝位开关置于所述中心节点和连接到所述参考电压的端子之间，以相对于彼此互补的方式控制所述箝位开关和所述接收开关，以及在于该方法包括箝位步骤，其中伴随着所述接收开关的激活，将所述连接端子与所述参考电压相关联。 [0053] 适合地，所述接收步骤包括开始箝位步骤。 [0054] 优选地，当该接收步骤具有响应于数百微秒的持续时间时，所述开始箝位步骤根据应用并且具体响应于数纳秒而具有可变的持续时间。 附图说明[0056] 在这些附图中： [0057] -图1示意性示出了现有技术中实现的传输通道的实现； [0058] -图2示出了根据现有技术实现的并且在图1的传输通道中使用的箝位块和TR开关的实施例； [0059] -图3示出了根据现有技术实现的传输通道的第二实施例； [0060] -图4示意性示出了可以具体在根据本发明实现的用于超声应用的传输通道中使用的开关电路； [0061] -图5示意性且更详细地示出了图4的开关电路； [0062] -图6示出了图5的电路的一部分； [0063] -图7示出了根据本发明的包括开关电路的传输通道的变型。 具体实施方式[0064] 参照这些图并且具体参照图4来描述总是用10总体上指示的开关电路，该开关电路可以是具体用于超声应用的传输通道中的类型。 [0065] 为了说明简便，将向结构上和功能上与关于现有技术描述的并且在图1、图2和图3中示出的传输通道对应的元件给予相同数字标号。 [0066] 传输通道1是具有五个电压电平的类型并且包括电平位移器2，该电平位移器2继而包括通过输出端子HVout彼此连接的半桥4和另一半桥4’，该输出端子HVout连接到用于压电式换能器的连接端子Xdcr，该压电式换能器将借助于传输通道1进行驱动。 [0067] 具体地，半桥4和另一半桥4’插入在两个第一端子HVP0和HVP1和两个第二端子HVM0和HVM1之间，该两个第一端子HVP0和HVP1彼此独立的连接到两个正电压，该两个第二端子HVM0和HVM1彼此独立的连接到两个负电压。具体地，半桥4包括彼此串联的第一晶体管M1和第一二极管D1，其中第一晶体管M1连接到具有正电压HVP0的第一端子并且第一二极管D1连接到负极，该负极连接到输出端子HVout。半桥4还包括彼此串联的第二二极管D2和第二晶体管M2，其中第二二极管D2连接到输出端子HVout并且第二晶体管M2连接到具有负电压HVM0的第一端子。 [0068] 类似地，另一半桥4’包括彼此串联的第三晶体管M3和第三二极管D3，其中第三晶体管M3连接到具有正电压HVP1的第二端子并且第三二极管D3连接到负极，该负极连接到输出端子HVout。另一半桥4’还包括彼此串联的第四二极管D4和第四晶体管M4，其中第四二极管D4连接到输出端子HVout并且第四晶体管M4连接到具有负电压HVM1的第二端子。开关电路10适当地插入在连接端子Xdcr和传输通道1的低压输出端子LVout之间。 [0069] 开关电路10包括插入在连接端子Xdcr和中心节点Vc之间的高压箝位电路HV1、插入在中心节点Vc和连接到地电压GND的端子之间的低压箝位电路25以及插入在中心节点Vc和低压输出端子LVout之间的低压接收开关30。如将在本说明书下文更加清楚的，低压输出端子LVout继而连接到放大器LNA，其允许在接收步骤期间将由连接端子Xdcr接收的接收信号进行放大。 [0070] 以相对于彼此互补的方式(即以反向的方式)控制所述箝位开关25和所述接收开关30。 [0071] 根据一个具体在图5中示出的实施例，高压箝位电路HV1包括插入在连接端子Xdcr和中心节点Vc之间的彼此并联的两个电路支路11和12，以及每个包括两个高压晶体管HV，一个具有N型沟道并且另一个具有P型沟道。 [0072] 具体地，第一支路11包括第一开关晶体管M1并且第二支路12包括第二开关晶体管M2。第一和第二晶体管M1和M2二者都是具有N型沟道(HV Nms)的高压MOS晶体管，他们连接到中心节点Vc并且具有相应的第一和第二等效漏-源二极管D1和D2，如图中所示。 [0073] 优选地，根据本发明，第一支路11还包括第三开关晶体管M3，其串联插入点第一开关晶体管M1并且连接到连接端子Xdcr，以及第二支路12包括第四开关晶体管M4，其串联插入到第二开关晶体管M2并且也连接到连接端子Xdcr。 [0074] 第三和第四开关晶体管M3和M4是相对第一和第二开关晶体管M1和M2相反类型的高压MOS晶体管。在图中的示例中，第三和第四接收晶体管M3和M4是具有P型沟道(HV Pmos)的高压MOS晶体管并且分别具有第三和第四等效漏-源二极管D3和D4。适合地，第三晶体管M3和第四晶体管M4具有相应的反串联插入的等效和体二极管。 [0075] 第一和第二开关晶体管M1和M2，以及第三和第四开关晶体管M3和M4具有连接到驱动块13的控制端子和栅极端子。 [0076] 具体地，还由于适合的驱动块13的使用，如将在下文澄清的，这些第三和第四开关晶体管M3和M4是当箝位电路HV1激活时能够关闭自身并且当箝位电路HV110未激活时能够支持高正和负电压的MOS晶体管，以及晶体管M1和M2是开放式结构。 [0077] 优选地，根据本发明，高压箝位电路HV1的中心节点Vc连接到低压块20的内节点Lc。具体地，低压块20包括箝位开关25和接收开关30，二者都连接到第一节点V1和第二节点V2。反相器或反相逻辑门15置于第一节点V1和第二节点V2之间，所述第一节点V1与接收驱动信号INSW的驱动端子相关联。 [0078] 箝位开关25被实现为传输门电路并且包括彼此并联连接的第一箝位晶体管Mc1和第二箝位晶体管Mc2，该第一箝位晶体管Mc1和第二箝位晶体管Mc2置于内节点Lc和地端子GND之间。 [0079] 具体地，第一晶体管Mc1和第二箝位晶体管Mc2是低压MOS晶体管并且分别为具有N型沟道(LV Nmos)和P型沟道(LV Pmos)的类型，并且包括连接到该第一节点V1和该第二节点V2的相应的控制端子Xgc1和Xgc2，以相对于彼此互补的方式通过驱动信号INSW和它自身反向(negated)进行驱动。 [0080] 接收开关30也被实现为传输门电路，但相对于实现箝位开关25的传输门电路互补。 [0081] 具体地，接收开关30包括彼此并联连接的第一接收晶体管Mr1和第二接收晶体管Mr2，该第一接收晶体管Mr1和第二接收晶体管Mr2置于内节点Lc和低压输出端子LVout之间。 [0082] 第一接收晶体管Mr1和第二接收晶体管Mr2是低压MOS晶体管并且分别为具有N型沟道(LV Nmos)和P型沟道(LV Pmos)的类型，并且包括连接到该第一节点V1和该第二节点V2的相应的控制端子Xgc1和Xgc2，以相对于彼此互补的方式通过驱动信号INSW和它自身反向(negated)进行驱动。 [0083] 这样，当低压模块20激活时，箝位开关25或者接收开关30以相对于彼此交替的方式导通。 [0084] 由于箝位晶体管Mc1和Mc2二者在箝位步骤中都随着箝位电路HV1导通并且因此随着传输通道1导通，以及在传输步骤中都随着箝位电路HV1断开并且因此随着传输通道1断开，因此当箝位开关25导通时，中心节点Vc因此被带到地电压并且维持在这一电压。 [0085] 当所述箝位电路HV1导通并且所述接收晶体管Mr1和Mr2也导通时，通过驱动信号INSW和其自身的反向的驱动，在接收步骤中连接端子Xcdr使用传输通道1连接到低压输出端子LVout。 [0086] 图6中示出了高压箝位电路HV1的驱动模块13的实施例。 [0087] 驱动模块13包括借助于第一和第二开关晶体管M1和M2的驱动电路50继而连接到箝位电路HV1的输入电路40，并且适于当箝位电路HV1激活时关闭第三和第四开关晶体管M3和M4。 [0088] 具体地，输入电路40包括彼此并联的第一电路支路41和第二电路支路42，插入在第一箝位电源基准电压高Vdd和第二箝位电源基准电压低Vcc之间，第一电路支路41包括连接到第一开关晶体管M1的控制端子G_M1的第一内节点X1并且第二电路支路42包括连接到第二开关晶体管M2的控制端子G_M2的第二内节点X2。 [0089] 优选地，驱动电路50包括第一和第二驱动晶体管Md1和Md2，以交叉的方式插入在第一开关晶体管M1的控制端子和第二开关晶体管M2的控制端子之间。 [0090] 具体地，第一驱动晶体管Md1插入在连接到第一开关晶体管M1的控制端子G_M1的第一节点X1和第四开关晶体管M4的控制端子G_M4。第二驱动晶体管Md2插入在连接到第二开关晶体管M2的第二节点X2和第三开关晶体管M3的控制端子G_M3之间。 [0091] 进一步地，第一和第二驱动晶体管Md1和Md具有连接到地电压GND的相应的控制端子子或栅极。 [0092] 具体地，第一和第二驱动晶体管Md1和Md2是高压MOS晶体管类型，类似于第三和第四开关晶体管M3和M4。更具体的是第一驱动晶体管Md1是具有P型沟道的高压MOS晶体管(HV Pmos)而第二驱动晶体管Md2是具有N型沟道MOS晶体管(HV Nmos)。如图所示，这些第一和第二驱动晶体管Md1和Md2具有相应的第一等效二极管和第二等效二极管。 [0093] 这样，驱动电路50确保在传输通道1的传输步骤期间，断开第三和第四开关晶体管M3和M4。然而，在箝位步骤期间和接收步骤期间，驱动电路50将第三和第四开关晶体管M3和M4正确地驱动处在高压，迫使其关闭，而通过输入电路40直接驱动第一和第二开关晶体管M1和M2处在(具有在0到3V之间变化的电压的)低压。 [0094] 通过第一输入驱动DR1和第二输入驱动DR2驱动输入电路40，其继而连接到电平位移器20，通过输入信号INC驱动开关。 [0095] 第一和第二驱动DR1和Dr2生成相应的第一输入信号IN1和第，二输入信号IN2。 [0096] 根据一个实施例，输入电路40的第一电路支路41包括彼此串联的四个晶体管Min1，Min2，Min3和Min4。 [0097] 具体地，第一和第二晶体管Min1和Min2为具有P型沟道的MOS类型的晶体管，插入在第一高箝位电源基准电压Vdd和第一内节点X1之间。第三和第四晶体管Min3和Min4为具有N型沟道的MOS类型的晶体管，插入在第一内节点X1和第二低箝位电源基准电压Vcc之间。第一晶体管Min1包括通过逻辑门NOR连接到第一驱动DR1的控制端子，并且因此通过第一输入信号IN1反向驱动，第二晶体管Min2和第三晶体管Min3有连接到地电压GND的控制端子。同时，第四晶体管Min4具有通过逻辑门NOR连接到第二驱动DR2的控制端子，并且因此通过第二输入信号IN2反向驱动。 [0098] 输入电路40的第二电路支路42也包括彼此串联的四个晶体管Min5，Min6，Min7和Min8。 [0099] 具体地，第五和第六晶体管Min5和Min6是具有P型沟道的MOS类型的晶体管，其插入在第一高箝位电源基准电压Vdd和第二内节点X2之间。第七和第八晶体管Min7和Min8是MOS类型的晶体管并且具有N型沟道，其插入在第二内节点X2和第二低箝位电源基准电压Vcc之间。 [0100] 第五晶体管Min5包括直接连接到第一驱动DR1的控制端子，并且继而通过第一输入信号IN1驱动。第六晶体管Min6和第七晶体管Min7具有连接到地电压GND的控制端子。同时，第八晶体管Min8具有连接到第二驱动DR2的控制端子并且因此通过第二输入信号IN2驱动。 [0101] 这样，由于输入电路40和驱动电路50，驱动模块13高度执行从而确保相对于第一和第二开关晶体管M1和M2而言的第三和第四开关晶体管的延迟的导通，以便允许箝位电路Hv1的中心节点Vc精确地达到连接端子Xdcr处呈现的值。 [0102] 具体地，当通过输入电路40直接驱动第一和第二开关晶体管M1和M2处在(具有在0到3V之间变化的电压的)低压时，驱动电路50在高压下驱动第三和第四开关晶体管M3和M4，迫使其在传输通道1的箝位步骤中关闭。 [0103] 至于该操作，在箝位步骤的第一瞬间，由于通过第一和第二开关晶体管M1和M2全部导通支配的连接端子Xdcr处存在的信号的快速地前端，允许电流通过相应的通道。同时，第三和第四开关晶体管的电流主要通过相应的漏/源等效寄生二极管D3和D4。 [0104] 在传输通道1的传输步骤，箝位电路HV1和接收开关30被关闭，具体地，根据本示例，当箝位电路25保持导通时，驱动信号为IN1＝IN2＝GND。 [0105] 这样，在传输步骤期间，开关电路10允许避免耦合在连接到地电压GND的中心节点Vc上的电容，并且也避免低压输出端子LVout上的该中心节点Vc耦合的电容，这样可以使得连接的放大器LNA达到饱和。 [0106] 在箝位步骤期间，当接收开关30断开时，箝位电路HV1和箝位开关25导通，以便将连接端子Xdcr连接到地端子GND。 [0107] 在接收步骤中，当接收开关30断开时，箝位电路HV1和接收开关30导通，以便将连接端子Xdcr连接到低压输出端子LVout。 [0108] 第一和第二开关晶体管M1和M2的大小确定朝向箝位电路HV1的中心节点Vc的开关速度。在开关的打开瞬间，驱动电路50还允许第三和第四开关晶体管M3和M4打开，以便中心节点准确跟随连接端子Xdcr处的信号。此外，伴随着在相应的漏/源等效寄生二极管D3和D4上的第三和第四开关晶体管M3和M4导通，其中在已经通过大量的电流的箝位步骤的开关的第一瞬间被释放。在箝位步骤期间，由第一和第二箝位晶体管M5和M6形成的传输门得以导通并且允许中心节点Vc到连接到地电压GND的端子的连接。 [0109] 因此中心节点Vc与地电压GND相连，从而避免潜在的电容耦合。 [0110] 更特别地，考虑到箝位电路HV1、第一和第二开关晶体M1和M2的尺寸，确定在箝位步骤期间必须快速开合，且必须有足够和对称的电流范围。替代的是，第三和第四开关晶体管M3和M4，与第一和第二开关晶体管进行串联，确定在接收步骤期间，箝位电路HV1的输出电阻RON。基于这一原因，第三和第四开关晶体管M3和M4必须是有大小合格的以便获得自然地根据设计规格期望的输出电阻RON的值。 [0111] 如图7所示，本实施例中的用于超声应用的有5个电压等级的传输通道1包括根据本发明的开关电路10。具体地，传输通道1包括电平转移器2，该电平转移器2通过连接端子Xdcr直接连接到输入端子HVout，并且通过开关电路10连接到低压输出端子LVout。 [0112] 第一开关电路8和第二开关电路9连接在电平位移器2，并且适当地被驱动恢复到地电压GND，二极管D1-D4包括在电平位移器2上。 [0113] 具体地，第一开关电路8具有第一端子Xi1和第三端子Xi3，该第一端子Xi1连接到置于第一晶体管M1和第一二极管D1之间的节点，第三端子Xi3连接到置于第三晶体管M3和第三二极管D3之间的节点。 [0114] 第二开关电路9包括第二端子Xi2和第四端子Xi4，该第二端子Xi2连接到置于第二二极管D2和第二晶体管M2之间的节点，该第四端子Xi4连接到置于第四二极管D4和第四晶体管M4之间的节点。 [0115] 优选地，第一和第二开关电路8和9选择性地允许恢复相应的端子到地电压GND。具体地因此，第一和第二开关电路8和9具有用于传输通道1的抗噪声的功能并且允许消除在现有技术的电路中存在的抗噪声模块3，例如图1-3示出的电路中。此外，相对于现有技术中的抗噪声模块不同地，由于根据本发明的开关电路10需要能够支持高电流的二极管，电平位移器2的二极管D1-D4可以是小的或者任何形式地减小尺寸，由于相对于现有技术存在的电荷数量减少。 [0116] 本发明还涉及到一种用于驱动用于超声应用的传输通道1的开关电路10的方法，如前所述的细节和具有相同结构或者功能的组成部分将使用相同的参考编号和缩略词进行指示。 [0117] 具体地，当开关电路10插入在连接端子Xdcr和低压输出端子LVout之间并且包括接收开关30时，传输通道1包括电平位移器2，该电平位移器2具有连接到连接端子Xdcr的输入端子HVout。 [0119] -传输步骤，在该步骤中，将信号从电平转移器2的所述输出端子HVout向连接端子Xdcr进行传输。 [0120] -箝位步骤，在该步骤中，输出端子HVout连接到地电压GND； [0121] -接收步骤，在该步骤中，所述连接端子Xdcr中接收的接收信号被传输到所述低压输出端子LVout。 [0122] 根据本发明，提供了一种将高压箝位电路HV1置于连接端子Xdcr和连接电路10的中心节点Vc之间的步骤。此外，提供了将接收开关30连接到中心节点Vc的步骤，从而实现低压类型的接收开关30。 [0123] 然后，提供了一种将低压箝位电路25置于中心节点Vc和连接到基准电压GDN的端子之间的步骤。 [0124] 该方法提供了以相对于彼此互补的方式控制所述箝位开关和所述接收开关。 [0125] 这一过程提供了在所述箝位步骤期间，伴随着箝位开关25的激活，连接端子Xdcr也与参考电压GDN相关联。 [0126] 实际上，由于根据本发明的开关电路10，连接端子Xdcr和电平转移器2的输出端子HVout彼此直接相连，并且因此在箝位步骤期间，通过箝位电路HV1和箝位开关25的断开，这些端子都同时连接到地端子GND。 [0127] 因此，需要避免抗噪声模块和因此期望的电荷计算，还有由于抗噪声模块的二极管是由于不再需要而消除的必要用于积分的区域的减少。 [0128] 此外，根据本发明的方法的接收步骤包括开始箝位步骤，其中所述连接端子通过开关电路10并且具体地通过箝位电路HV1和箝位开关的断开而连接到所述低压GND。 [0129] 根据一些实施例，在接收步骤中，开始箝位步骤具有一些纳秒的持续时间，然而，接收步骤的持续也可以被等价为数百微秒的值。 [0130] 优选地，在接收步骤中，开始箝位步骤允许释放传输通道11中存在的可能的剩余电荷，基本上提高由低压输出端子LVout通过箝位电路HV1和断开的接收开关30接收的信号。 [0131] 根据本发明的开关电路的主要优点是：相比较于现有技术的解决方案大幅减小了面积。实际上，在单一芯片中，可能实现优选地共享单一高压的箝位电路和接收开关，更高地执行箝位电路。 [0132] 根据本发明的开关电路的另一个显著优点是简化具有在低压实现箝位开关和接收开关二者的可能性的驱动。 [0133] 根据本发明的开关电路的另一个优点是减少该开关电路连接到的传输通道中存储的电荷，伴随着抗噪声模块的消除，由于在抗噪声二极管中的传输步骤中累积的电荷以及消除连接到负载的故障，有更大的降低功率损失的传输通道的效率。 [0134] 根据本发明，包括开关电路的传输通道的优点是减少从箝位步骤到接收步骤传输的低压输出端子LVout中存在的电荷。实际上，使用控制端子和控制端子(具体是栅-源)之间的已经充电的电容，在这一期间高压箝位电路HV1的晶体管MOS是导通的。该电荷注入的唯一贡献是由于低压开关所造成的，然而在该低压开关中晶体管由于是低压类型(即LV)而更小。 [0135] 根据本发明的方法的另一个显著优点是通过低压输出端子接收信号的精度。 |
||||||
QQ群二维码
意见反馈
意见反馈