用于纠错的装置和方法及无源光网络 |
|||||||
| 申请号 | CN201680001710.3 | 申请日 | 2016-05-09 | 公开(公告)号 | CN106464440A | 公开(公告)日 | 2017-02-22 |
| 申请人 | 华为技术有限公司; | 发明人 | 罗远秋; 刘翔; 弗兰克·艾芬伯格; 彭桂开; 叶飞; 赵殿博; | ||||
| 摘要 | 本 发明 公开了一种纠错方法，包括：接收输入数据；通过第一前向纠错码(Forward Error Code，FEC)变换处理所述输入数据；通过第二FEC变换处理所述输入数据；以及生成包括所述第一变换和所述第二变换的输出数据。 | ||||||
| 权利要求 | 1.一种纠错方法，其特征在于，包括： |
||||||
| 说明书全文 | 用于纠错的装置和方法及无源光网络[0001] 交叉申请 [0002] 本发明要求2016年5月6日递交的发明名称为“用于纠错的装置和方法及无源光网络(Apparatus and method for error correction and passive optical network)”的第15/148,100号美国非临时专利申请案的在先申请优先权，该在先申请又要求2015年5月8日递交的第62/158,848号美国临时专利申请案的在先申请优先权，这两个在先申请的内容以引入的方式并入本文本中。 背景技术[0003] 无源光网络(passive optical network，PON)是在最后一英里上提供网络接入的一种系统，而最后一英里是向客户传递通信的电信网络的最后一部分。PON是由位于中心局(central office，CO)的光线路终端(optical line terminal，OLT)、光分配网络(optical distribution network，ODN)以及位于用户场所的光网络单元(optical network unit，ONU)组成的点对多点(point-to-multipoint，P2MP)网络。PON还可以包括位于OLT与ONU之间，例如，位于多个客户所居住的路的末端，的远程节点(remote node，RN)。 [0004] 近年来，PON接入客户的数量不断增长。在PON系统中，一些ONU或客户的位置可更靠近OLT，而其它ONU或客户的位置可远离OLT。因此，一些链路可为需要类别标称2(nominal 2，N2)链路预算的常规链路，而其它链路可为需要类别扩展1(extended 1，E1)链路预算、类别扩展2(extended 2，E2)链路预算或甚至超出类别E1和E2链路预算的扩展链路或增强链路。链路预算指通过传输介质从发射器到接收器的损益。因此，可能需要PON系统来向ONU提供不同的链路，其中链路预算是专门针对每个不同链路上的发射器和接收器对设计的。 发明内容[0005] 本发明公开了用于纠错的装置和方法以根据不同的ONU提供灵活的链路预算。在一项实施例中，本发明包括一种纠错方法，包括：接收输入数据；通过第一前向纠错码(Forward Error Code，FEC)变换处理所述输入数据；通过第二FEC变换处理所述输入数据；以及生成包括所述第一变换和所述第二变换的输出数据。 [0006] 在一个方面，所述第一和所述第二FEC变换包括FEC编码或FEC解码变换。 [0007] 在另一方面，所述第一FEC变换包括常规FEC(regular FEC，rFEC)变换。 [0008] 在另一方面，所述第二FEC变换包括增强FEC(enhanced FEC，eFEC)变换。 [0009] 在另一方面，所述第一FEC变换和所述第二FEC变换包括级联处理。 [0010] 在另一方面，所述第一FEC变换和所述第二FEC变换包括级联处理，且每个数据块均通过所述第一FEC变换和所述第二FEC变换两者进行变换。 [0011] 在另一方面，所述第一FEC变换和所述第二FEC变换包括并行处理。 [0012] 在另一方面，所述第一FEC变换和所述第二FEC变换包括并行处理，并且通过所述第一FEC变换进行变换的第一数据块与通过所述第二FEC变换进行变换的第二数据块交织。 [0013] 在另一方面，所述第一FEC变换和所述第二FEC变换基于链路条件。 [0014] 在另一方面，所述方法还包括通过至少第三FEC变换来处理所述输入数据。 [0015] 在另一项实施例中，本发明包括一种网络设备，包括：收发器，用于接收输入数据；以及处理器，耦合到所述收发器并用于通过第一前向纠错码(Forward Error Code，FEC)变换来处理所述输入数据，通过第二FEC变换来处理所述输入数据，以及生成包括所述第一变换和所述第二变换的输出数据。 [0016] 在一个方面，所述第一和第二FEC变换包括FEC编码或FEC解码变换。 [0017] 在另一方面，所述第一FEC变换包括常规FEC(regular FEC，rFEC)变换。 [0018] 在另一方面，所述第二FEC变换包括增强FEC(enhanced FEC,eFEC)变换。 [0019] 在另一方面，所述第一FEC变换和所述第二FEC变换包括级联处理。 [0020] 在另一方面，所述第一FEC变换和所述第二FEC变换包括级联处理，并且每个数据块均通过所述第一FEC变换和所述第二FEC变换两者进行变换。 [0021] 在另一方面，所述第一FEC变换和所述第二FEC变换包括并行处理。 [0022] 在另一方面，所述第一FEC变换和所述第二FEC变换包括并行处理，并且通过所述第一FEC变换进行变换的第一数据块与通过所述第二FEC变换进行变换的第二数据块交织。 [0023] 在另一方面，所述第一FEC变换和所述第二FEC变换基于链路条件。 [0024] 在另一方面，所述处理器用于通过至少第三FEC变换来处理所述输入数据。 [0025] 在第三项实施例中，本发明包括一种无源光网络，包括：第一网络设备，用于通过使用第一前向纠错码(Forward Error Code，FEC)和第二FEC对输入数据进行编码来生成输出数据，及将所述输出数据发送给第二网络设备；以及所述第二网络设备，耦合到所述第一网络设备并用于通过使用所述第一FEC和所述第二FEC对所述输出数据进行解码来获得所述输入数据。 [0026] 在一个方面，所述第一网络设备包括光线路终端、光网络单元或光网络终端。 附图说明[0028] 为了更透彻地理解本发明，现参阅结合附图和具体实施方式而描述的以下简要说明，其中的相同参考标号表示相同部分。 [0029] 图1为PON的一实施例的示意图。 [0030] 图2示出了根据一实施例的级联或串行FEC变换处理。 [0031] 图3示出了根据另一实施例的级联FEC变换处理。 [0032] 图4示出了根据一实施例的并行FEC变换处理。 [0033] 图5示出了根据一实施例的并行FEC变换处理。 [0034] 图6为PON的一实施例的示意图。 [0035] 图7为用于执行级联FEC编码的方法的一实施例的流程图。 [0036] 图8为用于执行级联FEC解码的方法的一实施例的流程图。 [0037] 图9为并行FEC编码方案的一实施例的示意图。 [0038] 图10为并行FEC解码方案的一实施例的示意图。 [0039] 图11为示出用于执行并行FEC编码的方法的一实施例的示意图。 [0040] 图12为示出用于执行并行FEC解码的方法的一实施例的示意图。 [0041] 图13为网元(network element，NE)的一实施例的示意图。 具体实施方式[0042] 首先应理解，尽管下文提供一项或多项实施例的说明性实施方案，但所公开的系统和/或方法可使用任何数目的技术来实施，无论该技术是当前已知还是现有的。本发明决不应限于下文所说明的说明性实施方案、附图和技术，包括本文所说明并描述的示例性设计和实施方案，而是可在所附权利要求书的范围以及其等效物的完整范围内修改。 [0043] 在PON中向ONU提供不同链路的一种方法是在所有ONU处重用相同类型的低成本PON光学器件，并采用链路预算改进方法或算法来满足ONU所需的更高链路预算，其中ONU远离向这些ONU分发信号的光线路终端(optical line terminal，OLT)。类别标称2(nominal 2，N2)链路可以以大约31分贝(decibel，dB)的信噪比(signal-to-noise ratio，SNR)运行，类别扩展1(extended 1，E1)链路可以以大约33dB的SNR运行，类别扩展2(extended 2，E2)链路可以以大约35dB的SNR运行。因此，包括N2类型PON光学器件的ONU可通过使用链路预算改进方法得出的E1类型或E2类型链路预算来运行。链路预算改进方法的一些示例可包括例如速率降低和FEC增益。 [0044] FEC变换在PON中广泛使用以控制数据传输中的差错。FEC变换向所传输的信息添加冗余，从而使接收器能够检测和校正接收到的信号中的一定量的差错而无需进行数据重传。根据所采用的特定FEC码/变换，FEC可将PON链路预算增加大约1dB至大约4dB。因此，当采用FEC时，PON可支持更高的比特率、更长的距离(例如，OLT与ONU之间的距离更长)和/或每个单独的PON端口的更高的分解数。 [0045] 当前，在PON中采用FEC编码/解码。例如，国际电联电信标准化部门(International Telecommunication Union-Telecommunication Standardization Sector，ITU-T)推荐文档G.984.3规定了里德所罗门码RS(255,239)作为吉比特PON(gigabit-PON，G-PON)FEC码。ITU-T推荐文档G.987.3规定了RS(248,216)作为下行FEC码，RS(248,232)作为上行FEC码。上述FEC示例被视为“常规”FEC编码技术(即，rFEC)。下行是指从OLT到ONU的传输方向。上行是指从ONU到OLT的传输方向。ITU-T推荐文档G.989.3规定基于线路速率的FEC码，例如，为2.5个千兆比特(gigabit，G)链路指定RS(248,232)，为10G链路指定RS(248,216)。所有这些标准以引入的方式并入本文本中。 [0046] 然而，在大多数情况下，链路预算改进所需的FEC码不同于通常采用的PON标准，例如上文所述的ITU-T标准，规定的FEC码(即，常规FEC码/编码)。这样，PON兼容FEC的设计可为用于在PON中提供不同光链路的密钥。然而，由于位于链路的接收端的标准接收器无法在不知道新FEC码的情况下正确地对接收到的信号中的FEC码字进行解码，所以发射器在没有经过额外的处理的情况下不能直接将新FEC码应用到数据帧。因此，用于合并FEC以支持不同链路共存的机制对于PON的设计可能很重要。 [0047] 本文公开了用于通过采用包括由多个FEC编解码器生成的多个FEC码的FEC方案来提供PON中的链路性能改善的实施例。FEC编解码器可为由上述ITU-T标准等PON标准定义的常规FEC(regular FEC，rFEC)编解码器和设计用于增强性能和/或扩展范围的增强FEC(enhanced FEC，eFEC)编解码器的组合。 [0048] eFEC是指使用与rFEC不同的码字。例如，当rFEC是RS(248,232)时，eFEC可以具有用于增强的链路性能的许多设计，例如，RS(209,187)。在一些示例中，增强FEC包括提供比常规FEC更好的增益的FEC方案。 [0049] eFEC编解码器可实施为软件组件。因此，可升级包括标准PON低成本光学器件和硬件的ONU，以在不进行硬件修改的情况下通过软件升级来支持eFEC。此外，eFEC编解码器可支持若干eFEC码，并且在一些示例中可用于通过选择合适的eFEC码来适应链路条件。因此，所公开的实施例适于为PON中的每个ONU提供不同的光链路。 [0050] 例如，发射器可通过FEC 1码使用第一FEC编码方案，例如eFEC方案，然后通过FEC 2码(例如，参见图2)使用第二FEC编码方案，例如rFEC方案。第一FEC编码方案可例如对k2比特的块中的数据进行编码。第二FEC方案可对k1比特的块中的数据进行编码，其中k1和k2是正整数。k1和k2的值可以相同或不同。因此，接收器可先根据FEC 2码再根据FEC 1码来对接收到的信号进行解码。 [0051] 在第二实施例中，PON可采用并行FEC编码/解码方案。例如，发射器可将PON传输汇聚(transmission convergence，TC)帧划分为多个TC块，并根据FEC码对每个TC块进行编码，FEC码可为rFEC码或eFEC码。每个TC块的大小可以相同或不同。每个块的大小可以基于链路条件而不同。每个块的大小可以基于编解码器特性而不同。编解码器特性可以例如通过编解码器速度来定义。编解码器包括编码器和解码器。 [0052] 随后，每个FEC编码的块可根据需要调制和解调。每个FEC编码的块可使用相同的调制方案或使用不同的调制方案来调制。OOK调制作为示例给出，但应当理解，可以使用其它调制。例如，调制可以包括脉冲幅度调制(pulse amplitude modulation，PAM)、非归零(Non-Return Zero，NRZ)调制、双二进制调制、正交相移键控(quadrature phase shift keying，QPSK)等。所公开的实施例提供各种机制来避免在采用实现标准PON FEC的标准ONU和在同一PON中实现增强FEC的增强ONU时的不兼容性。 [0053] 图1为一个示例中的PON 100的示意图。PON 100包括OLT 110、多个ONU 120和可耦合到OLT 110和ONU 120的光分配网络(optical distribution network，ODN)130。PON 100可为在OLT 110和ONU 120之间分配数据时不需要任何有源组件的通信网络。相反，PON 100可使用ODN130中的无源光组件来在OLT 110与ONU 120之间分发数据。 [0054] 在一实施例中，PON 100可为下一代接入(Next Generation Access，NGA)系统，例如，10Gbps GPON(10Gbps GPON，XGPON)，其可具有大约10Gbps的下行带宽和至少约2.5Gbps的上行带宽。或者，PON 100可为任何基于以太网的网络，例如，电气和电子工程师学会(Institute of Electrical and Electronics Engineers，IEEE)802.3ah标准定义的以太网PON(Ethernet PON，EPON)、IEEE 802.3av标准定义的10吉比特EPON、异步传输模式PON(asynchronous transfer mode PON，APON)、ITU-T G.983标准定义的宽带PON(broadband PON，BPON)、ITU-T G.984标准定义的GPON，或波分复用(wavelength division multiplexed，WDM)PON(WDM PON，WPON)。 [0055] 在一项实施例中，OLT 110可为用于与ONU 120和其它网络(未示出)通信的任何设备。具体地，OLT 110可充当其它网络与ONU 120之间的中介设备。例如，OLT 110可从其它网络接收数据并将数据转发到ONU 120，同样，可将数据从ONU 120转发到其它网络。尽管OLT 110的具体配置可根据PON 100的类型而变化，但是，在一实施例中，OLT 110可包括发射器和接收器。当其它网络使用与PON 100中使用的PON协议不同的网络协议，例如，以太网或同步光网络/同步数字体系(Synchronous Optical Networking/Synchronous Digital Hierarchy，SONET/SDH)时，OLT 110可包括将网络协议转换为PON协议的转换器。OLT 110转换器还可将PON协议转换为网络协议。OLT 110通常可位于中心位置，例如，中心局，但是也可位于其它位置。 [0056] 在一实施例中，ODN 130可为数据分发系统，其可包括光纤电缆、耦合器、分光器、分配器和/或其它设备。在一实施例中，光纤电缆、耦合器、分光器、分配器和/或其它设备可为无源光组件。具体地，光纤电缆、耦合器、分光器、分配器和/或其它设备可为在OLT 110与ONU 120之间分配数据信号时不需要任何电源的组件。或者，ODN 130可包括一个或多个有源组件，例如，光放大器。ODN 130通常可在如图1所示的分支配置中从OLT 110延伸到ONU 120，但也可配置在任何其它点对多点配置中。 [0057] 在一实施例中，ONU 120包括用于与OLT 110和客户或用户(未示出)通信的设备。具体地，ONU 120可用作OLT 110与客户之间的中介设备。例如，ONU 120将数据从OLT 110转发到客户，并将数据从客户转发到OLT 110。尽管ONU 120的具体配置可根据PON 100的类型而变化，但在一实施例中，ONU 120可包括用于向OLT 110发送光信号的光发射器和用于从OLT 110接收光信号的光接收器。另外，ONU 120可包括：转换器，其为客户将光信号转换为电信号，例如，以太网或异步传输模式(asynchronous transfer mode，ATM)协议中的信号； 以及可向/从客户设备发送和/或接收电信号的第二发射器和/或接收器。在一些实施例中，ONU 120和光网络终端(optical network terminal，ONT)是类似的，因此这些术语在本文中互换使用。ONU 120通常可位于诸如客户场所等分布式位置处，但也可位于其它位置。 [0058] 图2示出了根据一实施例的级联或串行FEC变换处理200。级联FEC变换处理200包括对输入数据进行变换的rFEC变换201，输入数据包括五个数据元素或数据块(b1至b5)。rFEC变换201将数据变换为经rFEC变换的数据元素或数据块(rFEC b1至rFEC b5)。随后将经rFEC变换的数据元素或数据块(rFEC b1至rFEC b5)输入到eFEC变换202中。eFEC变换202将经rFEC变换的数据元素或数据块(rFEC b1至rFEC b5)变换为经eFEC变换的数据元素或块(rFEC/eFEC b1'至rFEC/eFEC b5')。 [0059] 级联FEC变换处理200实现一种纠错方法，该方法包括：接收输入数据；通过第一前向纠错码(Forward Error Code，FEC)变换处理输入数据；通过第二FEC变换处理输入数据；以及生成包括第一变换和第二变换的输出数据。本示例中的第一FEC变换和第二FEC变换包括级联处理。在本示例中，各个数据块通过第一FEC变换和第二FEC变换两者来进行变换。 [0060] 第一和第二FEC变换包括FEC编码或FEC解码变换。在一些示例中，第一FEC变换包括常规FEC(regular FEC，rFEC)变换，第二FEC变换包括增强FEC(enhanced FEC，eFEC)变换。 [0061] 在一些示例中，级联FEC变换处理200还包括使用至少第三FEC变换(参见图3和下文的附加讨论)来处理输入数据。 [0062] 在一些示例中，第一FEC变换和第二FEC变换基于链路条件。例如，在关联链路经受高业务负载或重大错误条件时，可以选择或控制级联FEC变换处理200以改善链路条件。在一些示例中，级联FEC变换处理200可以基于链路条件来增加eFEC变换的使用，其中eFEC变换提供更快的FEC处理。或者，或另外，其它实例中的eFEC变换产生较低的误差率。因此，可以选择或控制eFEC变换的使用以改善链路条件。 [0063] 图3示出了根据另一实施例的级联FEC变换处理300。级联FEC变换处理300依次包括rFEC变换301、eFEC变换302和另一个rFEC变换303。因此，在本示例中，两个rFEC变换与单个eFEC变换一起应用到数据元素或数据块。所示的顺序是rFEC-eFEC-rFEC，但是应当理解，可以采用任何需要的变换顺序。此外，可以采用任何数量的串行rFEC和eFEC变换。 [0064] 图4示出了根据一实施例的并行FEC变换处理400。并行FEC变换处理400包括将输入数据分成两个并行处理分支的划分元件401。在第一并行处理分支中，rFEC变换402接收并变换数据元素或数据块b1、b3和b5，生成经rFEC变换的数据元素或块(rFEC b1、rFEC b3、rFEC b5)。在第二并行处理分支中，eFEC变换403接收并变换数据元素或数据块b2和b4，生成经eFEC变换的数据元素或块(eFEC b2，eFEC b4)。随后将经rFEC变换的数据元素或块(rFEC b1、rFEC b3、rFEC b5)和经eFEC变换的数据元素或块(eFEC b2，eFEC b4)输入到组合元件404中。在本示例中，组合元件404将两个处理分支的输出合并成输出数据(rFEC b1、eFEC b2、rFEC b3、eFEC b4、rFEC b5)。 [0065] 在一些实施例中，组合元件404将数据元素或数据块组合成原始顺序，如图所示。然而，组合元件404还可以按任何需要的顺序来合并两个数据分支。 [0066] 并行FEC变换处理400实现一种纠错方法，该方法包括：接收输入数据；通过第一前向纠错码(Forward Error Code，FEC)变换处理输入数据；通过第二FEC变换处理输入数据；以及生成包括第一变换和第二变换的输出数据。本示例中的第一FEC变换和第二FEC变换包括并行处理。通过第一FEC变换进行变换的第一数据块与通过第二FEC变换进行变换的第二数据块交织。 [0067] 可以看出，在并行处理中，在给出的示例中，每个数据元素或数据块变换一次。然而，数据元素或数据块可以在处理分支中变换多次。此外，可以采用两个以上的处理分支(参见图5和下文论述)。在另一项实施例中，单独的处理分支可以包括按任何需要的顺序和任何需要的数量包括rFEC和eFEC变换的混合处理分支。 [0068] 第一和第二FEC变换包括FEC编码或FEC解码变换。在一些示例中，第一FEC变换包括常规FEC(regular FEC，rFEC)变换，第二FEC变换包括增强FEC(enhanced FEC，eFEC)变换。 [0069] 在一些示例中，并行FEC变换处理400还包括利用至少第三FEC变换(参见图5和下文的附加讨论)来处理输入数据。 [0070] 在一些示例中，第一FEC变换和第二FEC变换基于链路条件。例如，在关联链路经受高业务负载或重大错误条件时，可以选择或控制并行FEC变换处理400以改善链路条件。在一些示例中，并行FEC变换处理400可以基于链路条件来增加eFEC变换的使用，其中eFEC变换提供更快的FEC处理。或者，或另外，其它实例中的eFEC变换产生较低的误差率。因此，可以选择或控制eFEC变换的使用以改善链路条件。 [0071] 图5示出了根据一实施例的并行FEC变换处理500。在本示例中，并行FEC变换处理500包括将输入的数据分成三个并行处理分支的划分元件501。在第一并行处理分支中，rFEC变换502接收并变换数据元素或数据块b1和b5，生成经rFEC变换的数据元素或块(rFEC b1、rFEC b5)。在第二并行处理分支中，eFEC变换503接收并变换数据元素或数据块b3，生成经eFEC变换的数据元素或数据块(eFEC b3)。在第三并行处理分支中，eFEC变换504接收并变换数据元素或数据块b2和b4，生成经eFEC变换的数据元素或块(eFEC b2，eFEC b4)。随后将经rFEC变换的数据元素或数据块(rFEC b1、rFEC b5)和经eFEC变换的数据元素或数据块(eFEC b3)和(eFEC b2、eFEC b4)输入到组合元件505中。在本示例中，组合元件505将三个处理分支的输出合并成输出数据(rFEC b1、eFEC b2、eFEC b3、eFEC b4、rFEC b5)。 [0072] 可以看出，在并行FEC变换处理500中，在给出的示例中，每个数据元素或数据块变换一次，其中采用了两个以上的处理分支。然而，数据元素或数据块可以在处理分支中变换多次。在另一项实施例(未示出)中，单独的处理分支可以包括按任何需要的顺序和任何需要的数量包括rFEC和eFEC变换的混合处理分支。 [0073] 图6是PON 600的一实施例的示意图。PON 600可对应于PON 100的一部分。PON 600采用级联FEC编码方案。PON 600包括经由光链路630可通信地耦合的发射器610和接收器620，光链路630可包括光纤电缆、分光器、耦合器、分配器和/或其它设备。光链路630可为N2类型链路、E1类型链路、E2类型链路或任何其它类型的适用于数据传输的光链路。在一实施例中，发射器610可对应于OLT 610等OLT处的发射器，接收器620可以对应于ONU 620等ONU处的接收器。在另一个实施例中，发射器610可以对应于ONU处的发射器，接收器620可以对应于OLT处的接收器。 [0074] 发射器610包括用户数据单元611、控制数据单元612、PON TC帧引擎613、eFEC编码引擎614、rFEC编码引擎615和PON物理层(physical layer，PHY)帧引擎616。PON TC帧引擎613耦合到用户数据单元611和控制数据单元612。PON TC帧引擎613用于从用户数据单元 611接收用户数据，从控制数据单元612接收控制数据，并根据接收到的用户数据和控制数据生成标准PON TC帧。eFEC编码引擎614耦合到PON TC帧引擎613。eFEC编码引擎614用于对TC帧进行性能增强，例如，eFEC编码。例如，eFEC编码引擎614可从TC帧生成增强的FEC码字。 rFEC编码引擎615耦合到eFEC编码引擎614，并用于根据PON标准对经eFEC编码的帧执行FEC编码。PON PHY帧引擎616耦合到rFEC编码引擎615，并用于基于rFEC编码的帧来生成标准PON PHY帧。发射器610还可包括光和/或电前端，其用于将PON PHY帧转换为电信号，并随后转换为光信号，并且通过链路630传输光信号。应注意的是，PON TC帧引擎613、rFEC编码引擎615和PON PHY帧引擎616执行标准化PON操作，而rFEC编码引擎615执行链路预算改进操作，链路预算改进操作不是标准PON操作。 [0075] 接收器620包括用户数据单元621、控制数据单元622、PON TC帧引擎623、eFEC解码引擎624、rFEC解码引擎625和PON PHY帧引擎626。接收器620还可包括光和/或电前端，用于接收通过链路630传输的光信号并将光信号转换为电信号。例如，PON PHY帧引擎626可耦合到光和/或电前端。PON PHY帧引擎626用于从接收到的信号重新组装PON PHY帧。rFEC解码引擎625耦合到PON PHY帧引擎626，并用于对PON PHY帧中携带的rFEC码字执行rFEC解码。eFEC解码引擎624耦合到rFEC解码引擎625并且用于执行eFEC。例如，eFEC解码引擎624对由eFEC编码引擎614在发射器610处生成的eFEC码字进行解码。通过增强的FEC差错检测和校正来实现性能改善。PON TC帧引擎623耦合到eFEC解码引擎624，并且用于将经eFEC解码的帧重新组装成标准PON TC帧，并将标准PON TC帧分成用户数据部分和控制数据部分。随后，PON TC帧引擎623向用户数据单元621提供TC帧的用户数据部分，并向控制数据单元622提供TC帧的控制数据部分。应注意的是，PON TC帧引擎623、rFEC解码引擎625和PON PHY帧引擎626执行标准化PON操作，而rFEC解码引擎625执行链路预算改进操作，链路预算改进操作不是标准PON操作。 [0076] 在一实施例中，eFEC编码引擎614和eFEC解码引擎624是软件组件，与由硬件组件组成的硬件实施引擎和光学前端相比时，软件组件可提供更高的灵活性。通过将eFEC编码引擎614和eFEC解码引擎624实施为软件组件，当客户需要不同的链路时，PON可例如通过软件下载，使用eFEC编码引擎614来升级链路的发送器，使用eFEC解码引擎624来更新链路的接收器。通过经由软件下载来升级发送器和接收器，可避免替换光学器件和硬件。这样，相同的ONU设备可用于不同的客户，并且链路性能可通过配置和/或启用eFEC设置来增强。 [0077] 在另一项实施例中，eFEC编码引擎614和eFEC解码引擎624可适应链路条件和/或链路预算要求。eFEC编码引擎614和eFEC解码引擎624可利用K1码和K2码等若干FEC码来构建。K1码可满足J1的链路预算，K2码可满足J2的链路预算。因此，eFEC编码引擎614和eFEC解码引擎624可用于通过采用对应于所需链路预算的FEC码来适应不同的链路预算。 [0078] 在另一项实施例中，可从eFEC与rFEC之间的联合设计获得进一步改进。例如，可对eFEC编码引擎614和rFEC编码引擎615和/或对eFEC解码引擎624和rFEC解码引擎625采用联合FEC设计。作为示例，eFEC码字的单位可为X字节，rFEC码字的单位可为Y字节。因此，联合FEC引擎可使用Z字节为单位来配置数据处理段，其中A3是X和Y的最小公倍数(least common multiple，LCM)。 [0079] 图7为用于执行级联FEC编码(即，串行处理)的方法700的一实施例的流程图。方法700由PON 700等PON中的发射器710等发射器实施。方法700在生成用于传输的PON PHY帧时实施。在步骤710，将表示为X的输入PON数据划分为一个或多个k2大小的块。在步骤720，通过采用FEC2码(n2，k2)对每个k2大小的块进行编码，其中n2表示FEC2码字大小。例如，将每个k2大小的块编码为n2大小的FEC2码字，其中n2大于k2。由FEC2码产生的FEC2码字可重新组合以形成数据块Y2。在步骤730，将数据块Y2划分为一个或多个块，每个块的块大小为k1。 在步骤740，通过采用FEC1码(n1，k1)对每个k1大小的块进行编码，其中n1表示FEC1码字的大小。例如，每个将k1大小的块编码为n1大小的FEC1码字，其中n1大于k1。由FEC1码产生的FEC1码字可形成数据比特序列Y1。在步骤750，调制数据比特序列Y1，例如，根据断续键控(on-off keying，OOK)方案来调制。OOK方案仅作为示例给出。可以使用其它调制，例如脉冲幅度调制(pulse amplitude modulation，PAM)、正交幅度调制(quadrature amplitude modulation，QAM)、正交相移键控(quadrature phase shift keying，QPSK)和非归零(non-return zero，NRZ)等。 [0080] 图8为用于执行级联FEC解码的方法800的另一实施例的流程图。方法800由PON 800等PON中的接收器820等接收器实施。当接收器接收类似于发射器710的发射器发送的调制信号时，方法800开始。例如，发射器可以通过采用方法800来生成调制信号。调制可以包括OOK调制方案，但也可以使用其它调制，例如，PAM、QAM、QPSK和NRZ等等。在步骤810，将接收到的调制信号解调为数据块Y1。在步骤820，通过使用FEC1码来对数据块Y1进行解码以产生数据块Y2。在步骤830，通过使用FEC2码来对数据块Y2解码以产生数据块X，数据块X是由发射器发送的输入数据有效载荷。应注意的是，FEC1码和FEC2码可在发射器与接收器之间预先确定，并且可由发射器和接收器二者使用。 [0081] 在一实施例中，FEC1可为由PON标准指定的FEC，PON标准为例如上文所述的ITU-T标准或任何其它PON标准。在这样的实施例中，标准ONU可根据PON标准来解码下行PON数据，因此不存在实施不兼容性。配置有eFEC的ONU，例如，eFEC解码引擎624，可通过使用FEC2解码来执行进一步解码，以实现链路性能改善。 [0082] 在另一实施例中，为了避免通过FEC1限制总体解码性能，可采用两种方法。在第一种方法中，FEC1可采用系统编码流程，其中输入比特是输出比特的子集。因此，可以绕过FEC1解码来获得原始比特。在该第一方法中，不针对具有eFEC能力的ONU激活FEC1，并且性能可不受FEC2限制。在第二种方法中，FEC1可使用软解码方案来改善性能。例如，FEC1可实施由标准ONU选择的软解码方案。 [0083] 图9为并行FEC编码方案900的一实施例的示意图。方案900可由PON 100等PON中的OLT发射器和/或ONU发射器采用。方案900可应用到发射器处的PON PHY帧。在步骤910，接收用户数据和控制数据。在步骤920，从接收到的用户数据和控制数据生成PON TC帧。在步骤930，PON TC帧被划分为多个TC块(例如，TC块1，TC块2，...，TC块n)。在步骤940，通过FEC编码方案(例如，FEC1编码，FEC2编码，...，FECn编码)对每个TC块进行编码。在步骤950，在FEC编码之后，通过采用适用于光传输的调制方案(例如，调制1、调制2，...，调制n)来调制每个经FEC编码的数据块。应注意的是，TC块可使用同一FEC编码方案进行编码，或者可使用不同FEC编码方案进行编码。类似地，经FEC编码的数据可通过采用＝同一调制方案或不同调制方案来调制。例如，可根据特定光链路，例如，图1中ODN 130的光链路，来选择FEC编码方案和/或调制方案。 [0084] 图10为并行FEC解码方案1000的一实施例的示意图。方案1000可由PON 100等PON中的OLT接收器和/或ONU接收器采用。方案1000可应用到在接收器处接收的PON PHY信号。在步骤1010，接收器接收信号。例如，信号可由采用并行FEC编码方案900的发射器发送。在一些示例中，接收到的信号可包括调制信号。在步骤1020，将接收到的信号划分为多个信号块。在步骤1030，通过采用解调方案(例如，解调1，解调2，...，解调n)来解调每个信号块以生成解调数据块。在步骤1040，根据FEC解码方案(例如，FEC1解码，FEC2解码，...，FECn解码)对每个解调数据块进行解码以生成TC块。在步骤1050，将TC块组装成一个PON TC帧。在步骤1060，将PON TC帧分成用户数据部分和控制数据部分。与方案900类似，在步骤1040，可将同一FEC解码方案或不同FEC解码方案应用到解调数据块，在步骤1020，可将同一解调方案或不同解调方案应用到信号块。 [0085] 图11为示出用于执行并行FEC编码的方法1100的一实施例的示意图。方法1100由PON 100等PON中的OLT发射器和/或ONU发射器实施。方法1100采用与方案900中描述的机制类似的机制。方法1100在生成PON PHY帧进行传输时实施。在步骤1110，将表示为X的输入PON数据划分为TC块1和TC块2。在步骤1120，通过FEC1方案对TC块1进行编码以产生经FEC1编码的块，通过FEC2方案对TC块2进行编码以产生经FEC2编码的块。在步骤1130，将经FEC1编码的块调制为例如脉冲幅度调制4(pulse-amplitude modulation 4，PAM4)信号的有效位，将经FEC2编码的块调制为PAM4信号的无效位。在步骤1140，发送PAM4信号。PAM4调制仅用作示例，任何合适的调制均可以使用。 [0086] 图12为示出用于执行并行FEC解码的方法1200的一实施例的示意图。方法1200由PON 100等PON中的OLT接收器和/或ONU接收器实施。方法1200采用与方案1000中描述的机制类似的机制。方法1200开始于步骤1210，在步骤1210，接收器接收调制信号。例如，调制信号可以由采用方案900和/或方法1100的发射器发送。在步骤1220，对接收到的调制信号的有效位和接收到的调制信号的无效位进行解调。在步骤1230，通过采用FEC1解码方案来对解调的有效位进行解码以产生TC块1，通过采用FEC2解码方案来对解调的无效位进行解码以产生TC块2。在步骤1240，将TC块1和TC块2重新组装成PON数据帧。 [0087] 在一实施例中，采用PAM4调制来提高速率。也可以使用其它调制，例如，QAM、OOK、QPSK、NRZ等。例如，在PON中，存在两种类型的ONU：标准ONU，其使用具有非归零(non-return-to-zero，NRZ)线路码的OOK调制；以及增强ONU，其使用PAM4调制。 [0088] 当FEC1包括如PON标准所规定的rFEC时，标准ONU可通过执行FEC1解码来在有效位之间作决定，从而不会由于不兼容性而引起差错。增强ONU可执行FEC1和FEC2解码两者以对由PAM4信号携带的PON数据进行解码。此外，增强ONU可应用软判决编码来实现更高的编码增益。 [0089] 图13为充当PON 100等PON中的节点的NE 1300的一实施例的示意图。例如，NE 1300可用于充当发射器110等发射器和/或接收器120等接收器。如本文所述，NE 1300可用于实施和/或支持级联FEC编码和并行FEC编码。NE 1300可在单个节点中实施，或者NE 1300的功能可在网络中的多个节点中实施。本领域技术人员将认识到，术语NE包含广泛的设备，NE 1300仅仅是一个示例。包括NE 1300是为了论述的简洁性，但绝不意味着将本发明的申请限制于特定NE实施例或一类NE实施例。本发明中描述的至少一些特征/方法可在NE 1300等网络装置或组件中实施。例如，本发明中的特征/方法可使用硬件、固件和/或安装以在硬件上运行的软件来实施。NE 1300可为通过网络来处理、存储和/或转发数据帧的任何设备，例如，服务器、客户端、数据源等。如图13所示，NE 1300可包括收发器(transceivers，Tx/Rx)1310，Tx/Rx 1310可为发射器、接收器或它们的组合。Tx/Rx 1310可耦合到用于向其它节点发送帧和/或从其它节点接收帧的多个端口1320(例如，上行接口和/或下行接口)。处理器1330可耦合到Tx/Rx 1310以处理帧和/或确定向哪些节点发送帧。处理器1330可以包括一个或多个多核处理器和/或存储器设备1332，其可用作数据存储器、缓冲器等。处理器 1330可实施为通用处理器或可为一个或多个专用集成电路(application specific integrated circuit，ASIC)和/或数字信号处理器(digital signal processor，DSP)的一部分。处理器1330可包括FEC处理模块1333，FEC处理模块1333可执行方法700、800、1100和/或1200，取决于实施例。NE 1300可包括图6中的发射器610和接收器620。NE 1300可包括图9中的并行FEC编码方案900和图10中的解码方案1000。在可替代性实施例中，FEC处理模块 1333可实施为存储在存储器1332中的指令，这些指令可由处理器1330例如作为计算机程序产品执行。在另一可替代性实施例中，FEC处理模块1333可在单独的NE上实施。 [0090] 应理解，通过将可执行指令编程和/或加载到NE 1300上，处理器1330、FEC处理模块1333、端口1320、Tx/Rx 1310和/或存储器器1332中的至少一个发生改变，将NE 1300的一部分转换成特定机器或装置，例如本发明宣扬的拥有新颖功能的多核转发架构。加载可执行软件至计算机所实现的功能可以通过众所周知的设计规则转换为硬件实施，这在电力工程和软件工程领域是很基础的。决定使用软件还是硬件来实施一个概念通常取决于对设计稳定性及待生产的单元数量的考虑而不是从软件领域转换至硬件领域中所涉及的任何问题。通常，仍在经受频繁改变的设计优选可在软件中实施，因为重改硬件实施方案比重改软件设计更为昂贵。通常，稳定及大规模生产的设计更适于在ASIC这样的硬件中实施，因为运行硬件实施的大规模生产比软件实施更为便宜。设计通常可以以软件形式进行开发和测试，之后通过众所周知设计规则转变成专用集成电路中等同的硬件实施，该专用集成电路硬线软件的指令。由新的ASIC以相同方式控制的机器是一种特定的机器或装置，同样地，已编程及/或已加载有可执行指令的电脑可视为特定的机器或装置。 [0091] 在一示例实施例中，NE 1300包括接收输入数据的接收模块、使用第一FEC变换处理输入数据的第一FEC模块、使用第二FEC变换处理输入数据的第二FEC模块，以及生成包括第一变换和第二变换的输出数据的输出模块。在一些实施例中，NE 1300可包括用于执行实施例中描述的步骤中的任一个或其组合的其它或附加模块。 [0092] 虽然本发明多个具体实施例，但应当理解，所公开的系统和方法也可通过其它多种具体形式体现，而不会脱离本发明的精神或范围。本发明的实例应被视为说明性而非限制性的，且本发明并不限于本文本所给出的细节。例如，各种元件或部件可以在另一系统中组合或合并，或者某些特征可以省略或不实施。 [0093] 此外，在不脱离本发明的范围的情况下，各种实施例中描述和说明为离散或单独的技术、系统、子系统和方法可以与其它系统、模块、技术或方法进行组合或合并。展示或论述为彼此耦合或直接耦合或通信的其它项也可以采用电方式、机械方式或其它方式通过某一接口、设备或中间部件间接地耦合或通信。其它变更、替换、更替示例对本领域技术人员而言是显而易见的，均不脱离此处公开的精神和范围。 |
||||||
QQ群二维码
意见反馈
意见反馈