光受信器、光終端装置および光通信システム

本発明は、光信号を受信する光受信器、この光受信器を備える光終端装置、およびこの光終端装置を備える光通信システムに関する。

近年、マルチメディアサービス(Multimedia Service)を各家庭に提供するためのアクセス系ネットワーク(Access Network)では、光ファイバを用いた公衆回路網で実現するPON(Passive Optical Network)システムと呼ばれるポイントトゥマルチポイント(Point to Multi-point)のアクセス系光通信システムが広く用いられている。

PONシステムは、局側装置の光終端装置である1台のOLT(Optical Line Terminal:光加入者線終端装置)と、光スターカプラ(Star Coupler)を介して接続される複数の加入者側端末装置であるONU(Optical Network Unit:光ネットワーク装置)と、から構成される。

OLTが各ONUから受信する光信号の受光レベルは、光信号の送信元のONUとOLTとの距離に依存するが、OLTと各ONUとの距離は、全てのONUについて同じではない。このため、OLTに用いられる光受信器には、異なる受光レベルのパケットを安定して再生する広ダイナミックレンジ(Wide Dynamic Range)特性が求められる。広ダイナミックレンジ特性を実現するため、光受信器に搭載される前置増幅器は、一般的にAGC(Automatic Gain Control:自動利得制御)回路を備えている。

また、PONシステムでは、あるONUがパケットを送信している間は他のONUはパケットを送信できず、伝送効率を高めるためにはパケット間の時間を短くする必要がある。ONUから送信されるパケットの先頭には、プリアンブルと呼ばれる特定ビットが格納され、プリアンブルは同期用に使用される。伝送効率を高めるには短いプリアンブルを用いて同期して後続のペイロードを受信しなければならないため、前置増幅器が備えるAGC回路には、短いプリアンブルを用いて高速にAGC収束が完了する高速バースト受信特性が求められる。

しかし、高速バースト受信特性と同時に、前置増幅器を含めた光受信器には、同符号の連続ビット入力時においても安定して受信可能な高い同符号連続耐力が求められる。一般的に、高速バースト受信特性と同符号連続耐力とはトレードオフの関係にあり、両立することは困難である。

また、OLTの光受信器では、入力されたバースト信号や内部差動増幅回路の差動出力信号間のオフセット電圧を補償するAOC(Auto-Offset Control:自動オフセット電圧調整または自動オフセット補償)回路を備えるものもある。AOC回路においても、AGC回路と同様に、高速バースト受信特性と同符号連続耐力の両方が求められる。すなわち、OLTの光受信器におけるAOC回路、AGC回路等の電圧制御回路は、高速バースト受信特性と同符号連続耐力の両方が求められる。

このため、下記特許文献1および下記特許文献2において、時定数を切り換える制御方式が開示されている。下記特許文献1では、増幅回路が、時定数制御信号により可変制御される時定数で検出保持したオフセット電圧に基いて、入力されたバースト信号のオフセット電圧を補償して出力するAOC回路と、バースト信号からパルスの有無を検出してパルス検出信号を出力するパルス検出回路と、パルス検出信号に基いて、パルス検出区間は時定数を小さくすなわち短くし、パルス未検出区間は時定数を大きくすなわち長くするための時定数制御信号をAOC回路へ出力する時定数制御回路と、を備えている。増幅回路は、例えば、前置増幅器の後段に接続され、バースト信号を一定振幅となるように増幅およびリミッティングするLIA(Limiting Amplifier:振幅制限増幅器)を備える。

例えば、LIAに入力される差動信号間にオフセットがある場合、バースト信号にオフセット電圧が加わったまま増幅およびリミッティングされるため、オフセット電圧は、LIAの出力バースト信号に波形歪という形で影響し、波形品質を劣化させる。そこで、下記特許文献1に記載されているように、一般的に、増幅回路はAOC回路を備えており、高速バースト受信特性および同符号連続耐力を両立するための時定数切換方式が用いられている。下記特許文献1に記載の増幅回路は、パルスの有無を検出し、パルス検出区間では、小さい時定数となるように制御され、短い時間で安定した波形の出力バースト信号を出力することを可能とし、一方で、パルス未検出区間では、大きい時定数となるように制御され、同符号ビットが連続して入力される区間でもAOC回路の制御信号の変動を抑圧できる。

また、下記特許文献2では、増幅回路において、下記特許文献1と同様の時定数切換方式を適用し、LIAから出力される電圧信号がある場合、AOC回路の時定数を小さい値に設定し、フィードバック補償の初期応答速度を向上させている。一方で、LIAから出力される電圧信号がない場合、時定数を大きくすることで、同符号ビットを連続して受信しても信号のベースライン変動を抑圧し、アイ開口を大きくでき安定度が向上する。下記特許文献1では、パルス検出回路を用いることで時定数制御を実現しているが、下記特許文献2では、LIAから出力される電圧信号を検出する信号検出器(SD:Signal Detector)を用いて時定数制御を実現している。

特開2009−246535号公報

特開2010−178256号公報

しかしながら、上記従来の技術によれば、光受信器において、誤動作により時定数の切換タイミングがずれてしまう可能性がある。ここでいう誤動作とは、光受信器において電圧制御回路の時定数を小さい時定数から大きい時定数へ切り換える切換タイミングが、電圧制御回路の制御動作に対して適切なタイミングで行われないことを意味する。例えば、小さい時定数で電圧制御回路の制御動作が開始された後に、この制御動作が収束する前に大きい時定数への切り換えが行われると、小さい時定数の電圧制御回路の制御が所望の性能を発揮できないことがある。そのため、時定数の切り換えが電圧制御回路の制御動作に対して適切なタイミングで行われなかった場合、電圧制御回路による制御が不十分となり制御後の信号として出力される受信波形に波形歪が残り、正確な受信波形の再生ができない、という問題があった。

本発明は、上記に鑑みてなされたものであって、受信波形における波形歪を抑制することができる光受信器、光終端装置および光通信システムを得ることを目的とする。

上述した課題を解決し、目的を達成するために、本発明にかかる光受信器は、入力光信号を電流信号に変換する光電流変換素子と、光電流変換素子から出力される電流信号を電圧信号に変換する増幅器と、時定数切換機能を有し、電圧信号を制御するための出力信号を生成する電圧制御回路と、を備える。さらに、この光受信器は、出力信号に基づいて電圧制御回路の収束完了を検出した後、電圧制御回路の時定数を第1の時定数から第1の時定数より大きい第2の時定数へ切り換えるための時定数切換制御信号を電圧制御回路へ出力する検出回路と、を備える。

本発明にかかる光受信器、光終端装置および光通信システムは、受信波形における波形歪を抑制することができる、という効果を奏する。

従来の光受信器の回路構成の例を示すブロック図

従来の光受信器のパケット入力時の動作を示すタイミングチャート

従来の光受信器のパケット入力時の動作を示すタイミングチャート

実施の形態1の光受信器の回路構成の例を示すブロック図

実施の形態1の光受信器の時定数切り換え動作を説明するためのタイミングチャート

実施の形態1のAOCの構成例を示す図

実施の形態1の収束状態検出回路の回路構成の例を示すブロック図

実施の形態1の収束状態検出回路の各構成の動作を説明するためのタイミングチャート

実施の形態2の光受信器の回路構成の例を示すブロック図

実施の形態2の光受信器の時定数切り換え動作を説明するためのタイミングチャート

実施の形態2の収束状態検出回路の各構成の動作を説明するためのタイミングチャート

実施の形態3の光受信器の回路構成の例を示すブロック図

実施の形態3の収束状態検出回路の回路構成の例を示すブロック図

実施の形態3の収束状態検出回路の動作を説明するためのタイミングチャート

実施の形態4の光受信器の回路構成の例を示すブロック図

実施の形態4の光受信器の時定数切り換え動作を説明するためのタイミングチャート

実施の形態4の収束状態検出回路の回路構成の例を示すブロック図

AOCの収束完了時刻がAGCの収束完了時刻よりも早い場合の収束状態検出回路の動作を説明するためのタイミングチャート

AOCの収束完了時刻がAGCの収束完了時刻よりも遅い場合の収束状態検出回路の動作を説明するためのタイミングチャート

実施の形態5の光受信器の回路構成の例を示すブロック図

実施の形態5のAGCの構成例を示すブロック図

実施の形態5の収束状態検出回路の構成例を示す図

実施の形態5の光受信器の時定数切り換え動作を説明するためのタイミングチャート

実施の形態5のAOCを備えない光受信器の回路構成の例を示すブロック図

実施の形態5のAGCおよびAOCの両方の時定数を切り換える光受信器の回路構成の例を示すブロック図

実施の形態6の光受信器の回路構成の例を示すブロック図

実施の形態7の光通信システムの構成例を示す図

以下に、本発明にかかる光受信器、光終端装置および光通信システムの実施の形態を図面に基いて詳細に説明する。なお、この実施の形態によりこの発明が限定されるものではない。

実施の形態1. まず、従来の光受信器において、時定数の切り換えが正常に行われた場合と誤動作によって正常に行われなかった場合の動作について簡単に説明する。

図1は、従来の光受信器100の回路構成の例を示すブロック図である。図1は、上記特許文献2に記載の図1に記載された光受信器のブロック図を簡略化して示したものである。図1では、上記特許文献2に記載の図1に記載された構成要素の一部を省略している。特許文献2では、時定数切換方式を適用した光受信器100は、OLTに搭載され、OLTと共に光通信システムを構成するONUからの光信号を受信することを想定している。光受信器100は、ONUから受信した光信号に対してAPD(Avalanche Photo Diode)1で光電流変換を行う。また、光受信器100は、異なる受信レベルのパケットを受信するために、APD1からの電流信号を電圧信号に変換して出力するTIA(Trans Impedance Amplifier:インピーダンス変換増幅器)21と、TIA21から出力される単相の電圧信号である単相出力信号を差動出力信号に変換して出力するSB(Signal to Balanced converter:単相差動変換回路)22と、SB22から出力される差動出力信号を積分する積分器を有し、積分結果に基づいて差動出力信号間の電圧差を0にするようにAPD1から出力される直流電流を電流源24により引き抜くように制御するAOC230と、APD1から出力される電流信号を引く抜く電流源24と、を備えている。なお、AOC230は、正しくは自動オフセット補償回路すなわちAOC回路であるが、光受信器100に関する説明においては、特許文献2に合わせてAOC230と呼ぶ。また、AOC230は積分器を有する方式としているが、一例であり、これに限定されるものではない。加えて、AOC230は、前置増幅器20に内蔵されているが、外部に備えていてもよく、一例であり、これに限定されるものではない。

さらに、光受信器100は、SB22から出力された差動出力信号を波形整形し、図示しない後段のCDR(Clock Data Recovery:クロックデータ再生回路)などに波形整形された差動出力信号を出力するLIA31と、LIA31から出力される差動出力信号の有無を検出し、検出結果を示すSD信号を出力するSD320とを備えている。なお、SD320は増幅回路30の内部にあり、LIA31から出力される差動出力信号を基にSD信号を生成するが、一例であり、これに限定されるものではない。

図2は、従来の光受信器100のパケット入力時の動作を示すタイミングチャートである。図2では、上記特許文献2に記載の光受信器において想定される各ブロックの入力信号または出力信号を模式的に示している。図2の一段目には、APD1へ光信号として入力されるパケットすなわちAPD1への入力光信号を示し、図2の二段目には、TIA21への入力信号を示している。また、図2の三段目には、電流源24が引き抜く引き抜き電流を示し、図2の四段目には、SD320から出力されるSD信号を示し、図2の五段目には、LIA31から出力される差動出力の正相信号を示している。ここでは、第1の時定数である小さいすなわち短い時定数を高速時定数とし、高速時定数よりも大きいすなわち長い時定数である第2の時定数を低速時定数とする。図2の横軸は、時間tを示している。図1に示す光受信器100は、LIA31から出力される差動出力信号が検出されない場合にはAOC230の時定数すなわちAOC230の積分器における時定数として高速時定数を用いる。一方、LIA31から出力される差動出力信号が検出された場合にはAOC230の時定数として低速時定数を用いる。

プリアンブルとペイロードを持つ光信号が光受信器100に入力された場合、AOC230は、SB22からの差動出力信号を積分し、積分結果に基づいて差動出力信号間の差分を0にするように電流源24を制御する。APD1に光信号が入力される前は、SD320は、LIA31から出力される差動出力信号を検出しない。このため、図2において、光信号の入力が開始された時点では、AOC230の時定数は、高速時定数となっており、電流源24を高速で制御している。AOC230の制御により電流源24がAPD1から出力される電流信号から直流電流を引き抜くことで、SB22から出力される差動出力信号間の差であるオフセット電圧をキャンセルされるすなわち補償される。このため、LIA31に入力される差動出力信号間の差であるオフセット電圧がキャンセルされ、LIA31からは受信波形歪の小さい正常な波形を出力可能となる。

AOC収束動作が完了するすなわちAOC230の制御が収束する時刻である収束時刻T1の後、SD320が、LIA31から出力される差動出力信号を検出し、時刻T2でSD信号を発出する。すなわち、時刻T2でSD信号は、LIA31から出力される差動出力信号を検出していないことを示す値からLIA31から出力される差動出力信号を検出していることを示す値に切り換わる。AOC230は、SD信号に基いて、時定数を高速時定数から低速時定数に切り換える。これにより、光受信器100では、パケット間にノイズまたは揺れが発生した場合、また、同符号ビットが連続するCID(Consecutive Identical Digit)パターンデータが入力された場合であっても、安定したAOC230の出力信号を維持することが可能であり、オフセット補償への影響を最小限に抑圧し、高い同符号連続耐力を実現できる。上記動作により、光受信器100では、高速バースト受信特性と同符号連続耐力の両立を可能とすることができる。

図3は、従来の光受信器100のパケット入力時の動作を示すタイミングチャートであって、AOC収束動作完了の収束時刻T1よりもSD信号発出の時刻T2が早いタイミングの場合を示す。図3に示すように、製造ばらつき、回路温度の影響、電源電圧変動などにより、オフセット補償を行うAOC230が低速で動作し、AOC収束動作が完了する収束時刻T1よりもSD信号が発出する時刻T2の方が早かった場合、AOC230では、電流源24がAPD1から出力される電流信号から所望の直流電流を引き抜く前に低速時定数に切り替わる。このように、製造ばらつき、回路温度の影響、電源電圧変動などにより、所望の直流電流を引き抜く前に低速時定数に切り替わることがある。このような動作は、所望の直流電流を引き抜くことができないことから、一種の誤動作と考えることができる。この場合、TIA21へ入力される入力信号、電流原24により引き抜かれる引き抜き電流は、それぞれ図3において点線で示す理想の波形に対し、実線で示す実際の波形のように、オフセット電圧の影響を残した状態で安定動作となる。この結果、LIA31から出力される差動出力信号の波形歪は大きくなり、受信特性を劣化させてしまう。

つづいて、本実施の形態にかかる光受信器の構成および動作について説明する。

図4は、本実施の形態の光受信器10の回路構成の例を示すブロック図である。光受信器10は、OLTに搭載され、OLTと共に光通信システムを構成するONUからの光信号を受信することを想定している。光受信器10は、受信したONUの光送信信号に対して光電流変換を行う、すなわち入力光信号を電流信号に変換する光電流変換素子であるAPD1と、APD1から出力される電流信号を電圧信号に変換して電圧信号を出力する前置増幅器2と、前置増幅器2から出力された電圧信号を、図示しない後段のCDRなどに出力するため波形整形する増幅回路3と、を備える。図4において、図1に示した光受信器100と同様の機能を有する構成要素は、図1と同一の符号を付している。

前置増幅器2は、APD1で変換された電流信号を電圧信号に変換する増幅器であり、第1の増幅器であるTIA21と、TIA21の単相出力信号を差動出力信号に変換するSB22と、SB22の差動出力信号を積分し、電圧差を0にするようにAPD1からの直流電流を電流源24により引き抜くように制御するAOC回路23と、APD1から出力される電流信号を引き抜く電流源24と、SB22から出力される差動出力信号に対するAOC回路23の応答であって電流源24への制御信号である出力信号をモニタし、AOC回路23の収束状態を検出して時定数切換制御信号を出力する検出回路である収束状態検出回路25と、を備える。以下の説明および図中では、AOC回路23をAOC23と略す。なお、前置増幅器2では、SB22から出力される差動出力信号に基いてAOC23が制御信号を生成し、APD1から電流源24により直流電流を引き抜くAOC方式としているが、一例であり、これに限定するものではない。例えば、実施の形態4で述べるように、SB22の後段に線形増幅器を備え、線形増幅器によりオフセット補償する方式等、の電流源24により直流電流を引き抜く以外のオフセット補償方式におけるAOC方式に本実施の形態の時定数切り換え制御を適用することもできる。AOC23は、時定数を切り換えることが可能であり、TIA21から出力される差動出力信号間のオフセット電圧を検出し、検出したオフセット電圧に基づいてオフセット電圧を補償するための制御を行うオフセット補償回路である。また、AOC230は積分器を有する方式としているが、一例であり、これに限定されるものではない。

増幅回路3は、前置増幅器2から出力される差動出力信号を波形整形する第2の増幅器であるLIA31と、LIA31から出力される差動出力信号の有無を検出するSD32と、を備える。なお、SD32を備えない構成としてもよい。なお、SD32は増幅回路3の内部にあり、LIA31から出力される差動出力信号を基にSD信号を生成するが、一例であり、これに限定されるものではない。

特許文献2に記載の従来の光受信器100では、AOC230の時定数の切り換えに、増幅回路30のSD320から発出されるSD信号を用いていた。また、前述の特許文献1に記載の光受信器では、パルス検出回路のパルス検出結果を用いてAOC回路の時定数を切り換えていた。これに対して、本実施の形態の光受信器10では、AOC23の出力信号をモニタし、AOC23の収束状態を検出する収束状態検出回路25の出力信号をトリガーとして、AOC23の時定数を切り換える構成としている。なお、AOC23および収束状態検出回路25について、図4では前置増幅器2に内蔵しているが、一例であり、増幅回路3に内蔵してもよく、また、前置増幅器2および増幅回路3の外部に備えてもよい。

光受信器10での、具体的な時定数の切り換え動作について、図5を用いて詳細に説明する。図5は、本実施の形態の光受信器10の時定数切り換え動作を説明するためのタイミングチャートである。APD1への入力光信号、前置増幅器2への入力信号、電流源24が引き抜く引き抜き電流、収束状態検出回路25が出力する時定数切換制御信号、および、LIA31の差動出力の正相信号についての関係を時系列的に示すものである。図5の一段目には、APD1へ光信号として入力されるパケットすなわちAPD1への入力光信号を示し、図5の二段目には、TIA21への入力信号を示している。また、図5の三段目には、電流源24が引き抜く引き抜き電流を示し、図5の四段目には、収束状態検出回路25から出力される時定数切換制御信号を示し、図5の五段目には、LIA31から出力される差動出力の正相信号を示している。本実施の形態では、第1の時定数である小さいすなわち短い時定数を高速時定数とし、高速時定数よりも大きいすなわち長い時定数である第2の時定数を低速時定数とする。図5の横軸は、時間tを示している。なお、図5中に示すΔTについては、後述する収束状態検出回路25の詳細な説明のところで併せて説明する。

電流源24へ出力されるプリアンブルとペイロードを持つ光信号がAPD1に入力された場合、AOC23は、SB22から出力される差動出力信号をそれぞれ積分し、積分結果を比較することで差分を0にするように電流源24を制御する。AOC23の制御により電流源24がAPD1から出力される電流信号の直流電流を引き抜くことで、SB22から出力される差動出力信号間の差であるオフセット電圧はキャンセルされる。このため、LIA31に入力される差動出力信号間の差であるオフセット電圧がキャンセルされ、LIA31からは受信波形歪の小さい正常な波形を出力可能となる。

本実施の形態では、収束状態検出回路25は、AOC23から出力される出力信号の変動が検出されない場合、AOC23の時定数を低速時定数に設定する。このため、光信号が入力される前は、AOC23の時定数は、低速時定数となっている。また、本実施の形態では、時定数切換制御信号によりAOC23の時定数の切り換えを制御する。ここでは、AOC23は、時定数切換制御信号がLOWのとき時定数を高速時定数に設定し、時定数切換制御信号がHIGHのとき時定数を低速時定数に設定するとする。なお、時定数切換制御信号は、低速時定数の設定を指示するか高速時定数の設定を指示するかを判別できる信号であればよく、上述した例に限定されない。例えば、AOC23が、時定数切換制御信号がHIGHのとき時定数を高速時定数に設定し、時定数切換制御信号がLOWのとき時定数を低速時定数に設定するようにしてもよい。

図6は、本実施の形態のAOC23の構成例を示す図である。図6に示すように、AOC23は、差動出力信号の平均値を生成する各積分器を構成する抵抗231,232と、容量233、そして、各積分器により生成した平均値の差分を抽出し、電流源24を制御する制御信号を生成する制御回路部235、そして、抵抗231と並列に接続し、収束状態検出回路25の信号を基に各積分器の時定数を切り換える時定数切換スイッチ部234とを備える。各積分器には、各々SB22から出力された差動出力信号が入力される。抵抗231,232は、同じ値でも異なる値でも問題ない。収束状態検出回路25の出力端子はAOC23の各時定数切換スイッチ部234に接続され、出力に応じてスイッチをON/OFFする。例えば、収束状態検出回路25の出力すなわち時定数切換制御信号がLOWのとき、時定数切換スイッチ部234がONし、ショート状態となる。また、収束状態検出回路25の出力すなわち時定数切換制御信号がHIGHのとき、時定数切換スイッチ部234がOFFし、オープン状態となる。具体的には、収束状態検出回路25の出力すなわち時定数切換制御信号がLOWのとき、AOC23では、内部の時定数切換スイッチ部234がONし、ショート状態となるため、抵抗231が短絡する。この状態が高速時定数となる。そして、収束状態検出回路25の出力すなわち時定数切換制御信号がHIGHのとき、時定数切換スイッチ部234がOFFし、オープン状態となる。時定数は、抵抗231と抵抗232、そして、容量233の積で導出できるため、時定数切換スイッチ部234がONつまりショート状態のときに比べ、時定数が大きくなり、低速時定数となる。この動作により、AOC23は時定数切換を可能とする。

なお、図6で示すAOC23は、一例であり、これに限定されるものではない。また、図6に示す時定数切換方式は、一例であり、これに限定されるものではない。

図5の説明に戻り、図5に示すように、APD1に光信号が入力されると、AOC23の時定数は高速時定数となる。詳細には、APD1への入力光信号のうち先頭部分であるプリアンブルが入力された直後、前置増幅器2のSB22の差動出力信号が変化し、AOC23が動作を開始すると、収束状態検出回路25は、AOC23の出力信号を検出して、出力する時定数切換制御信号の値を、低速時定数を指示する値から高速時定数を指示する値に切り換える。具体的には、図5の例では、時定数切換制御信号をHIGHからLOWに切り換える。AOC23は、時定数切換制御信号に基づいて時定数を高速時定数に切り換える。APD1に光信号が入力されたときに検出されるAOC23の出力信号は、AOC23が過渡応答状態にあり、AOC23から出力される出力信号の電圧値が変化している状態の出力信号である。

高速時定数のAOC23および電流源24により、収束時刻T1のタイミングでAOC収束動作が完了するすなわちAOC23の制御が収束すると、収束状態検出回路25は、AOC23の過渡応答状態が終わり、AOC23から出力される出力信号が一定の電圧値に収束したことを検出して、収束時刻T1と同じ、または、収束時刻T1より遅い時刻T3に出力をLOWからHIGHに切り換える。この動作により、AOC23は、収束状態検出回路25からHIGHの時定数切換制御信号が入力され、時定数を高速時定数から低速時定数に切り換える。収束時刻T1は、AOC23の制御が収束する時刻である。AOC23の制御が収束するとは、AOC23から電流源24へ指示される制御量すなわち引き抜き電流の量が閾値以下となることである。具体的には、AOC23から出力される出力信号が閾値以下となることである。

従来の光受信器100では、AOC230とは独立した増幅回路30のSD320からの外部信号により時定数を切り換えていたのに対して、本実施の形態では、光受信器10は、AOC23と同期した収束状態検出回路25の出力信号を時定数切換制御信号に使用する。AOC23の制御が開始されてから収束するまでの時間は、製造ばらつき、回路温度の影響、電源電圧変動などに依存するため、一定ではない。従来の光受信器100では、AOC収束状態は考慮せずにSD320からの外部信号により時定数を切り換えるため、製造ばらつき、回路温度の影響、電源電圧変動によっては、AOCの制御が収束する前に時定数の切り換えが行われることがある。AOCの制御が収束する前に、時定数の切り換えが行われると、所望の直流電流を引き抜くことができない。これにより、差動信号間のオフセット電圧が残存することになり、LIAから出力される受信波形に波形歪が生じる。これに対して、本実施の形態では、光受信器10は、AOC23と同期した収束状態検出回路25の出力信号を時定数切換制御信号に使用するため、製造ばらつき、回路温度の影響、電源電圧変動などに依存せず、AOC収束完了後に時定数を切り換えることが可能となり、安定して波形歪の小さい正常な受信波形を実現することが可能となる。

つぎに、収束状態検出回路25の構成および動作について、図7,8を用いて詳細に説明する。収束状態検出回路25は、時定数切換制御信号を生成して出力する。具体的には、収束状態検出回路25は、AOC出力信号とAOC出力信号を規定の時間遅延させた信号との電圧差を示す信号を生成し、生成した信号が第1の閾値を超えるまたは第1の閾値より小さい第2の閾値未満である場合に時定数切換制御信号を高速時定数に設定することを示すLOWとする。また、収束状態検出回路25は、AOC出力信号とAOC出力信号を規定の時間遅延させた信号との電圧差を示す信号が第1の閾値以下でありかつ第2の閾値以上である場合に時定数切換制御信号を低速時定数に設定することを示すHIGHとする。

図7は、本実施の形態の収束状態検出回路25の回路構成の例を示すブロック図である。収束状態検出回路25は、AOC出力信号に基づいてAOC23の収束完了を検出した後、AOC23の時定数を高速時定数から低速時定数へ切り換えるための時定数切換制御信号をAOC23へ出力する。収束状態検出回路25は、AOC23から出力される出力信号すなわちAOC出力信号と後述の遅延回路252から出力される遅延信号との差を増幅する高利得増幅器251と、抵抗と容量で構成可能であって収束状態検出回路25に入力されたAOC出力信号を規定の時間であるΔT遅延させて遅延信号を生成する遅延回路252と、基準電圧Vref1の定電圧すなわち第1の閾値電圧を生成する第1の基準電圧源である基準電圧源253と、第1のヒステリシスコンパレータであるヒステリシスコンパレータ254と、基準電圧Vref2の定電圧すなわち第2の閾値電圧を生成する第2の基準電圧源である基準電圧源255と、第2のヒステリシスコンパレータであるヒステリシスコンパレータ256と、AND回路257と、を備える。なお、収束状態検出回路25および遅延回路252の回路構成については、図7に示す構成に限定するものではない。

図8は、APD1への入力光信号、高利得増幅器251への入力信号であるAOC出力信号および遅延回路252からの出力信号である遅延回路出力信号すなわち遅延信号、ヒステリシスコンパレータ254,256への入力信号である高利得増幅器251の出力信号、ヒステリシスコンパレータ254の出力信号、ヒステリシスコンパレータ256の出力信号、および、AND回路257が出力する時定数切換制御信号についての関係を時系列的に示すものである。

収束状態検出回路25では、入力されたAOC出力信号を2経路に分岐させ、一方のAOC出力信号はそのまま高利得増幅器251の正相入力端子に入力させ、他方のAOC出力信号については遅延回路252を通してΔT遅延させた信号を遅延信号として高利得増幅器251の逆相入力端子に入力させる。

高利得増幅器251は、正相入力端子電圧と逆相入力端子電圧の差すなわち差電圧を増幅した信号を出力する。すなわち、収束状態検出回路25に入力されたAOC出力信号と該AOC出力信号をΔT遅延させた遅延信号との電圧差を示す信号を生成して出力する。AOC出力信号に変化があると収束状態検出回路25に入力されたAOC出力信号の電圧値と該AOC出力信号をΔT遅延させた遅延回路出力信号の電圧値とに差が生じる。したがって、高利得増幅器251から出力される信号に基づいてAOC出力信号に変化があったか否かを判定することができる。高利得増幅器251は、ヒステリシスコンパレータ254の逆相入力端子、およびヒステリシスコンパレータ256の正相入力端子に上記の増幅した信号を出力する。なお、正相入力端子電圧と逆相入力端子電圧の差電圧が0のときに高利得増幅器251が出力する電圧を電圧中心値Vcとして求めておく。そして、高利得増幅器251は、正相入力端子電圧が逆相入力端子電圧より高い場合には、電圧中心値Vcより低い値を、正相入力端子電圧が逆相入力端子電圧より低い場合には、電圧中心値Vcより高い値を出力する。電圧中心値Vcは、測定により求めてもよく、設計値等を用いてもよい。

基準電圧Vref1,Vref2は、AOC出力信号に変化があるか否かの判定に用いる第1の閾値電圧,第2の閾値電圧となる電圧である。基準電圧Vref1は、電圧中心値Vcより高く、基準電圧Vref2は、電圧中心値Vcより低い。収束状態検出回路25は、AOC出力信号と該AOC出力信号をΔT遅延させた遅延回路出力信号との電圧差が、Vref2以上かつVref1以下である場合にAOC出力信号に変化がないと判定し、Vref2未満またはVref1を超える場合にAOC出力信号に変化があると判定する。

ヒステリシスコンパレータ254は、正相入力端子に入力された基準電圧源253が生成する基準電圧Vref1と、逆相入力端子に入力された高利得増幅器251の出力信号の電圧と、を比較する。基準電圧Vref1は、高利得増幅器251の電圧中心値Vcよりも高く、かつ、高利得増幅器251の出力可能な電圧範囲の最大電圧よりも低い値とする。ヒステリシスコンパレータ254は、基準電圧Vref1と比較して高利得増幅器251の出力信号電圧の方が高い場合はLOWを、他の場合はHIGHを出力する。言い換えると、ヒステリシスコンパレータ254は、基準電圧Vref1と比較して高利得増幅器251の出力信号電圧の方が高いか否かを判定し、判定結果を出力する。

ヒステリシスコンパレータ256は、正相入力端子に入力された高利得増幅器251の出力信号電圧と、逆相入力端子に入力された基準電圧源255が生成する基準電圧Vref2と、を比較する。基準電圧Vref2は、高利得増幅器251の電圧中心値Vcよりも低く、かつ、高利得増幅器251の出力可能な電圧範囲の最小電圧よりも高い値とする。ヒステリシスコンパレータ256は、基準電圧Vref2と比較して高利得増幅器251の出力信号電圧の方が低い場合はLOWを、他の場合はHIGHを出力する。言い換えると、ヒステリシスコンパレータ256は、基準電圧Vref2と比較して高利得増幅器251の出力信号電圧の方が低いか否かを判定し、判定結果を出力する。

つまり、ヒステリシスコンパレータ256は、負方向の変化、すなわちAOC出力信号より該AOC出力信号をΔT遅延させた遅延回路出力信号の方が電圧が低くなる変化を検出することができる。ヒステリシスコンパレータ254は、正方向の変化、すなわちAOC出力信号より該AOC出力信号をΔT遅延させた遅延回路出力信号の方が、電圧が高くなる変化を検出することができる。ヒステリシスコンパレータ254,256は、いずれも、AOC出力信号の変化を検出した場合にLOWを、AOC出力信号の変化を検出しないすなわちAOC出力信号の変化がないことを検出した場合にHIGHを出力する。

そして、AND回路257は、ヒステリシスコンパレータ254,256から信号が入力されると2つの信号のANDをとる、すなわち、論理積演算を行うことで、AOC出力信号が変化している区間、すなわち、AOC動作区間とΔTを合わせた区間を検出することが可能となる。図8に示すように、AND回路257は、収束状態検出回路25から出力する時定数切換制御信号について、2個のヒステリシスコンパレータ254,256からの出力がいずれもHIGHの場合はAOC23の時定数を低速時定数とすることを示すHIGHの信号を出力し、2個のヒステリシスコンパレータ254,256からの出力のうち1つがLOWの場合はAOC動作区間のため、AOC23の時定数を高速時定数とすることを示すLOWの信号を出力する。すなわち、演算回路であるAND回路257は、ヒステリシスコンパレータ254から出力される判定結果が高利得増幅器251の出力信号の電圧がVref1より高いことを示す場合またはヒステリシスコンパレータ256から出力される判定結果が高利得増幅器251の出力信号の電圧がVref2より低いことを示す場合に高速時定数を指示することを示す第1の値すなわちこの例ではLOWの時定数切換制御信号を出力する。一方、AND回路257は、ヒステリシスコンパレータ254から出力される判定結果が高利得増幅器251の出力信号の電圧がVref1以下であることを示しかつ第2のヒステリシスコンパレータ256から出力される判定結果が高利得増幅器251の出力信号の電圧がVref2以上であることを示す場合に低速時定数を指示することを示す第2の値、この例ではHIGHの時定数切換制御信号を出力する。

なお、上記の例では、時定数切換制御信号の値がLOWの場合AOC23の時定数を高速時定数とし、時定数切換制御信号の値がHIGHの場合AOC23の時定数を低速時定数とする例を説明したが、時定数切換制御信号の値がHIGHの場合AOC23の時定数を高速時定数とし、時定数切換制御信号の値がLOWの場合AOC23の時定数を低速時定数としてもよい。この場合、収束状態検出回路25は、AOC出力信号の変化を検出した場合にHIGHを出力し、AOC出力信号の変化がないことを検出した場合にLOWを出力する。具体的には、AND回路257をNAND回路に替える構成としてもよいし、収束状態検出回路25内のAND回路257以外の回路構成を変更して、AOC出力信号の変化を検出した場合にHIGHを出力し、AOC出力信号の変化がないことを検出した場合にLOWを出力するようにしてもよい。すなわち、収束状態検出回路25は、図7の構成例に限定されず、AOC出力信号と該AOC出力信号を遅延させた信号との差と閾値を比較することによりAOC出力信号の変化の有無を示す信号を出力することが可能な構成であればよい。

以上説明したように、本実施の形態によれば、光受信器10では、AOC23は、AOC23と同期した収束状態検出回路25の出力信号を時定数切換制御信号に使用することとした。これにより、製造ばらつき、回路温度の影響、電源電圧変動などに依存せず、AOC収束完了後に時定数を切り換えることが可能となり、安定して波形歪の小さい正常な受信波形を実現することが可能となる。

なお、本実施の形態では、AOC23の時定数を切り換える動作について説明したが、一例であり、これに限定するものではない。光受信器は、AOC23に替えて時定数切換機能を有するAGCを備える場合にも、本実施の形態と同様に、AGC収束完了後にAGCの時定数を切り換えることができる。

実施の形態2. 本実施の形態では、AOCと電流源にリセット信号を入力可能な光受信器について説明する。

図9は、本実施の形態の光受信器10aの回路構成の例を示すブロック図である。光受信器10aは、OLTに搭載され、OLTと共に光通信システムを構成するONUからの光信号を受信することを想定している。光受信器10aは、APD1と、APD1で変換された電流信号を電圧信号に変換して電圧信号を出力する前置増幅器2aと、増幅回路3と、を備える。前置増幅器2aは、AOC23および電流源24に替えて、外部からのリセット信号供給を必要とするAOC23aおよび電流源24aを備える点が、実施の形態1の前置増幅器2と異なる。OLTでは、パケットすなわちバースト信号間に、光受信器内の制御に使用する容量素子等を初期化するためにリセット信号が入力される場合がある。本実施の形態では、リセット信号が外部から入力され、リセット信号によりAOC23aの制御量すなわち引き抜き電流が初期化される場合の構成および動作を説明する。なお、AOC23aおよび収束状態検出回路25について、図9では前置増幅器2aに内蔵しているが、一例であり、増幅回路3に内蔵してもよく、また、前置増幅器2aおよび増幅回路3の外部に備えてもよい。以下、実施の形態1と異なる点を説明する。以下に説明する点以外の本実施の形態の構成および動作は、実施の形態1と同様である。

光受信器10aでの、具体的な時定数の切り換え動作について、図10を用いて詳細に説明する。図10は、本実施の形態の光受信器10aの時定数切り換え動作を説明するためのタイミングチャートである。APD1への入力光信号、リセット信号、前置増幅器2aへの入力信号、電流源24aが引き抜く引き抜き電流、収束状態検出回路25が出力する時定数切換制御信号、および、LIA31の差動出力信号についての関係を時系列的に示すものである。

実施の形態1で説明した図5に示す光受信器10の動作に対して、本実施の形態の光受信器10aは、外部からリセット信号が入力された場合、AOC23aの出力信号と電流源24aの引き抜き電流が初期化される。これにより、光受信器10aでは、光信号であるパケットの入力時において、直前に入力されたパケットの情報の影響を受けなくなるため、バースト信号に対してより高速な応答が可能となる。このような光受信器10aにおいても、実施の形態1と同様、収束状態検出回路25を用いてAOC23aと同期して時定数切換を制御することで、安定して波形歪の小さい正常な受信波形を実現することが可能となる。

また、リセット信号の入力によりAOC23aが初期化されると、AOC23aはリセット信号に応答し、その結果、AOC23aからの出力信号が変化する。AOC23aの出力信号が変化することから、収束状態検出回路25が動作する。すなわち、AOC23aは、図10に示すように、パケットすなわち光信号がAPD1に入力される前に、リセット信号によりリセットを指示される。図10の例では、リセット信号がLOWからHIGHになることによりリセットが指示される例を示している。AOC23aは、リセット信号によりリセットを指示されると、AOC出力信号により指示する制御量すなわち引き抜き電流を初期値に設定する。初期値としては例えば0を用いることができるが、初期値の値はこれに限定されない。AOC出力信号が一旦初期値に設定されると、収束状態検出回路25は、AOC出力信号に変化があったことを検出し、時定数切換制御信号により、AOC23aの時定数を低速時定数から高速時定数に切り換えるよう指示する。

図11は、本実施の形態の収束状態検出回路25の各構成の動作を説明するためのタイミングチャートである。図11は、APD1への入力光信号、リセット信号、高利得増幅器251への入力信号であるAOC23aの出力信号および遅延回路252の出力信号、ヒステリシスコンパレータ254,256への入力信号である高利得増幅器251の出力信号、ヒステリシスコンパレータ254の出力信号、ヒステリシスコンパレータ256の出力信号、および、AND回路257が出力する時定数切換制御信号についての関係を時系列的に示すものである。図10および図11は、プリアンブルの受信直前にリセット信号が入力される場合を想定しているが、これは一例であり、例えばプリアンブル内にリセット信号が入力されてもよく、限定されるものではない。

収束状態検出回路25では、実施の形態1と同様に、AOC出力信号の変化を検出すると時定数切換制御信号を低速時定数から高速時定数に切り換える。しかしながら、AOC23aにリセット信号が入力されてから、パケットがAPD1に入力されるまでの間はAPD1からの信号が変化しない。このため、AOC23aにリセット信号が入力されてからΔT経過すると、AOC出力信号と該AOC出力信号をΔT遅延させた信号との差がVref2とVref1の間となる。このため、収束状態検出回路25から出力される時定数切換制御信号は、高速時定数を示す値から低速時定数を示す値に切り換わる。すなわち、収束状態検出回路25は、リセット信号入力によるAOC23aの出力信号電圧の変化により、一度、出力する時定数切換制御信号を低速時定数から高速時定数に切り換える。その後AOC23aにおいて動作対象のパケットの入力がない場合、収束状態検出回路25では、AOC23aの出力信号電圧に変化がないと判別し、出力する時定数切換制御信号を高速時定数から低速時定数に切り換える。このように、リセット信号により、パケット入力のない期間にAOC23aが高速時定数に設定されるが、次にパケット入力が行われる前にAOC23aの時定数は低速時定数に切り換えられているので、パケット入力開始後の動作は、実施の形態1と同様である。また、パケット入力のない期間にAOC23aが高速時定数に設定される時間帯は短く、同符号連続耐力の劣化は少ない。

このように、光受信器10aにおいて、AOC23aが動作するパケットの入力がない場合、収束状態検出回路25は、一度、時定数切換制御信号を低速時定数から高速時定数に切り換えるが、その後低速時定数に切り換え、パケット入力に備える構成となっている。そのため、リセット信号が必要な光受信器10aについても、実施の形態1と同様の動作への適用が可能である。なお、リセット信号がプリアンブルの受信中に入力された場合であっても、収束状態検出回路25では、AOC23aの収束完了まで時定数切換制御信号の出力は高速時定数に設定することを示すLOWを維持し、AOC23aの収束完了を検出すると時定数切換制御信号の出力を高速時定数に設定することを示すLOWから低速時定数に設定することを示すHIGHに切り換えるため、問題とならない。

以上説明したように、本実施の形態によれば、光受信器10aでは、リセット信号が外部より入力されてAOC23aの初期化を行う構成においても、AOC23aと同期した収束状態検出回路25の出力信号を時定数切換制御信号に使用することとした。これにより、実施の形態1と同様、パケットが入力されてAOC23aがAOC収束動作を開始すると低速時定数から高速時定数に切り換え、AOC収束完了後に高速時定数から低速時定数に切り換えることが可能となり、安定して波形歪の小さい正常な受信波形を実現することが可能となる。

なお、本実施の形態では、AOC23aの時定数を切り換える動作について説明したが、一例であり、これに限定するものではない。光受信器は、AOC23aに替えて時定数切換機能を有するAGCを備え、リセット信号が外部より入力されてAGCの初期化を行う構成においても、本実施の形態と同様に、AGC収束完了後にAGCの時定数を切り換えることができる。

実施の形態3. 本実施の形態では、収束状態検出回路に、AOC出力信号に加えてSD信号が入力され、SD信号にも同期して時定数を切り換える場合について説明する。

図12は、本実施の形態の光受信器10bの回路構成の例を示すブロック図である。光受信器10bは、OLTに搭載され、OLTと共に光通信システムを構成するONUからの光信号を受信することを想定している。光受信器10bは、APD1と、APD1で変換された電流信号を電圧信号に変換して電圧信号を出力する前置増幅器2bと、前置増幅器2bから出力された差動出力信号を波形整形する増幅回路3bと、を備える。前置増幅器2bは、収束状態検出回路25に替えて、AOC23の出力信号と共にSD32bからSD信号が入力される検出回路である収束状態検出回路25bを備える点が、実施の形態1の前置増幅器2と異なる。

また、増幅回路3bは、SD32に替えて、増幅回路3bの第2の増幅器であるLIA31からの差動出力信号の有無を検出して、SD信号を収束状態検出回路25bへ発出するSD32bを備える点が、実施の形態1の増幅回路3と異なる。SD32bは、差動出力信号が有る場合はHIGHとなり、差動出力信号が無い場合はLOWとなるSD信号を出力する。なお、図12は収束状態検出回路25bの同期対象をSD信号としているが、一例であり、これに限定するものではない。また、AOC23および収束状態検出回路25bについて、図12では前置増幅器2bに内蔵しているが、一例であり、増幅回路3bに内蔵してもよく、また、前置増幅器2bおよび増幅回路3bの外部に備えてもよい。また、SD32bについて、図12では増幅回路3bに内蔵しているが、一例であり、増幅回路3bの外部に備えてもよい。加えて、LIA31から出力される差動出力信号を基にSD信号を生成するが、一例であり、これに限定されるものではない。以下、実施の形態1と異なる点を説明する。以下に説明する点以外の本実施の形態の構成および動作は、実施の形態1と同様である。

つぎに、収束状態検出回路25bの構成および動作について、図13,14を用いて詳細に説明する。図13は、本実施の形態の収束状態検出回路25bの回路構成の例を示すブロック図である。収束状態検出回路25bは、実施の形態1と同様の収束状態検出回路25と、収束状態検出回路25の出力信号およびSD32bから発出されるSD信号を入力としANDをとってAOC23の時定数切換制御信号を生成するAND回路26と、を備える。なお、図13に示す収束状態検出回路25bの構成は一例であって、これに限定するものではない。

図14は、本実施の形態の収束状態検出回路25bの動作を説明するためのタイミングチャートである。APD1への入力光信号、収束状態検出回路25の出力信号、SD32bから出力されるSD信号、および、AND回路26が出力する時定数切換制御信号についての関係を時系列的に示すものである。

収束状態検出回路25bでは、AND回路26が、収束状態検出回路25の出力信号に対して、SD信号とのANDをとることで、収束状態検出回路25の出力信号とSD信号が共にHIGHになった区間のみ、すなわちAOC出力信号の変化が検出されずすなわち収束完了を検出しかつSD信号がLIA31から出力される差動出力信号が有ることを示す値である場合に低速時定数にすることが可能となる。AND回路26は、高速時定数のときはLOWを出力し、低速時定数のときはHIGHを出力する。これにより、光受信器10bでは、AOC収束完了タイミングとSD発出タイミングすなわちSD信号がLIA31から出力される差動出力信号が無いことを示す値から有ることを示す値に切り換わるタイミングとによらず、どちらも完了した後に時定数を切り換えることが可能となり、AOC23とSD32bに同期して時定数切換を制御することで、安定して波形歪の小さい正常な受信波形を実現することが可能となる。なお、図14では、収束状態検出回路25bは、高速時定数のときはLOWを出力し、低速時定数のときはHIGHを出力するとしたが、これは一例であり、例えば高速時定数のときはHIGHを出力し、低速時定数のときはLOWを出力し、その生成にNAND回路を使用してもよく、これに限定されるものではない。

以上説明したように、本実施の形態によれば、光受信器10bでは、AOC出力信号だけではなく、SD信号と同期した収束状態検出回路の出力信号を、時定数切換制御信号に使用することとした。これにより、AOC収束完了とSD信号発出完了後に高速時定数から低速時定数に切り換えることが可能となり、安定して波形歪の小さい正常な受信波形を実現することが可能となる。なお、上記の例ではSD信号を用いる場合について説明したが、一例であり、SD信号に替えて、SB22の出力信号等のSD信号に類する他の信号、すなわちAPD1にパケットが入力されたことを検出できる他の信号を用いることも可能である。

なお、本実施の形態では、AOC23の時定数を切り換える動作について説明したが、一例であり、これに限定するものではない。光受信器が、AOC23に替えて時定数切換機能を有するAGCを備える場合にも、本実施の形態と同様に、AGC収束完了とSD信号、またはSD信号に類する信号発出完了後にAGCの時定数を切り換えることができる。

また、本実施の形態では、リセット信号が外部から入力されない例を説明したが、リセット信号が外部から入力されて、AOC23が初期化される場合に、本実施の形態の時定数切り換え動作を適用することもできる。本実施の形態では、AOC出力信号の変化が検出されずかつSD信号がLIA31から出力される差動出力信号が有ることを示す値である場合に低速時定数としているため、リセット信号が入力されてもパケットが入力されないと高速時定数のままとなり、時定数切り換え動作は図14で示す例と同様となる。

実施の形態4. 本実施の形態では、AOCとAGCを備える回路構成にした場合について説明する。

図15は、本実施の形態の光受信器10cの回路構成の例を示すブロック図である。光受信器10cは、OLTに搭載され、OLTと共に光通信システムを構成するONUからの光信号を受信することを想定している。光受信器10cは、APD1と、APD1で変換された電流信号を電圧信号に変換して電圧信号を出力する前置増幅器2cと、前置増幅器2cから出力された差動出力信号を波形整形する増幅回路3cと、を備える。

前置増幅器2cは、実施の形態1の前置増幅器2に対し、TIA21の出力信号より入力光信号の受光レベルを検出し、検出レベルに基いて制御信号を生成し、TIA21の帰還抵抗と並列に接続された可変抵抗271を制御して、TIA21の変換利得を適切な値に制御するAGC27が追加されている。また、前置増幅器2cは、実施の形態1の前置増幅器2に対し、SB22の差動出力信号のオフセット電圧を検出するAOC23cの制御信号により、入力オフセット電圧を補償可能な線形増幅器であるBUF28も追加されている。さらに、前置増幅器2cは、実施の形態1のAOC23および収束状態検出回路25に替えて、AOC23cおよび収束状態検出回路25cを備える。AGC27は、TIA21の変換利得を自動調整する自動利得制御回路である。AOC23cは、実施の形態1のAOC23と同様の構成を有し、時定数切換制御信号に基づいて時定数を切り換える。

本実施の形態では、AOC23cとAGC27とが、独立した回路構成となっている。検出回路である収束状態検出回路25cは、TIA21に対するAGC27の応答であってTIA21への制御信号であるAGC27からの出力信号であるAGC出力信号と、SB22からの出力信号に対するAOC23cの応答であってBUF28への制御信号であるAOC出力信号とを入力とし、2つの信号の収束状態を検出してAOC23cの時定数を切り換える制御を行う。具体的には、収束状態検出回路25cは、AGC27からの出力信号と、SB22からの出力信号に対するAOC23cの応答であってBUF28への制御信号であるAOC23cからの出力信号との変化を検出し、両方の信号が変化しない状態すなわち補償の収束完了及び調整の収束完了か否かを検出する。収束状態検出回路25cは、両方の信号が変化しない状態である場合に低速時定数を示す時定数切換制御信号を出力する。収束状態検出回路25cは、両方の信号のうち少なくとも一方が変化している場合に高速時定数を示す時定数切換制御信号を出力する。AOC23cおよびAGC27について、外部からリセット信号入力を必要とする構成となっているが、これに限定するものではない。リセット信号の入力が無い構成の場合、リセット信号により一時的な時定数の切り換えが生じないが、これ以外の動作はリセット信号の入力がある場合と同様である。なお、AOC23c、AGC27、および収束状態検出回路25cについて、図15では前置増幅器2cに内蔵しているが、一例であり、増幅回路3cに内蔵してもよく、また、前置増幅器2cおよび増幅回路3cの外部に備えてもよい。

増幅回路3cは、SD32を備えていない点が、実施の形態1の増幅回路3と異なるが、実施の形態1と同様にSD32を備えていてもよく、一例であり、これに限定されるものではない。なお、光受信器10cの回路構成については、図15に示す構成に限定するものではない。

光受信器10cでの、具体的な時定数の切り換え動作について、図16を用いて詳細に説明する。図16は、本実施の形態の光受信器10cの時定数切り換え動作を説明するためのタイミングチャートである。図16は、APD1への入力光信号、リセット信号、TIA21の出力信号、AGC27の出力信号、BUF28の差動出力信号、AOC23cの出力信号、収束状態検出回路25cが出力する時定数切換制御信号、および、LIA31の差動出力信号についての関係を時系列的に示すものである。

リセット信号が外部より入力されることで、AOC23cおよびAGC27の出力信号が初期化される。なお、収束状態検出回路25cは、AOC23cとAGC27の初期化による出力信号の変化を検知すると、一度、低速時定数から高速時定数に切り換えるが、その後、パケット入力がないと、高速時定数から低速時定数に切り換える。このため、パケット入力がない状態で高速時定数となっている期間は短く、その後の動作に影響はしない。また、図16では、プリアンブルの入力直前にリセット信号が入力されているすなわちプリアンブルの入力直前にリセット信号がリセットを指示する値となっているが、一例であり、リセット信号が入力されるタイミングは、図16に示すタイミングに限定するものではない。

リセット信号入力後、パケットが入力されると、AOC23cおよびAGC27がそれぞれ制御動作を開始する。収束状態検出回路25cは、AOC23cおよびAGC27からの出力信号の変化に基づいてAOC23cおよびAGC27の収束を検出すると、時定数切換制御信号を、低速時定数を示すHIGHから高速時定数を示すLOWに切り換えて出力する。このとき、AOC23cおよびAGC27では、お互いに回路が独立しているため、AOC23cおよびAGC27の回路構成、受光レベル、オフセット量などの条件により、AOC23cとAGC27は、収束完了までの所要時間が異なる。図16では、AOC23cの収束完了時刻T4が、AGC27の収束完了時刻T5よりも早い場合を示している。

AGC27の収束完了時刻T5がAOC23cの収束完了時刻T4よりも早い場合、AGC収束が完了して適切な出力振幅となったTIA21の出力信号のオフセットをAOC23cが補償することで、波形歪の小さい正常な受信波形を実現できる。しかし、図16に示すように、AGC27の収束完了時刻T5がAOC23cの収束完了時刻T4よりも遅い場合、AOC収束完了後、AGC27の制御によりTIA21の出力振幅が変化することで、SB22の差動出力信号間にオフセットが発生し、光受信器10cの波形歪が大きくなる。

そのため、本実施の形態の光受信器10cでは、収束状態検出回路25cが、AOC23cとAGC27の両方の出力信号に基づいて収束状態を検出し、共に収束完了した後にAOC23cの時定数を切り換えることで、安定して波形歪の小さい正常な受信波形を実現することが可能となる。

つぎに、収束状態検出回路25cの構成および動作について、図17,18,19を用いて詳細に説明する。図17は、本実施の形態の収束状態検出回路25cの回路構成の例を示すブロック図である。収束状態検出回路25cは、実施の形態1と同様の収束状態検出回路であり、第1の回路である収束状態検出回路25と、AGC27の出力信号によりAGC27の収束状態を検出する第2の回路である収束状態検出回路29と、収束状態検出回路25の出力信号および収束状態検出回路29の出力信号を入力としANDをとってAOC23cの時定数切換制御信号を生成するAND回路26cと、を備える。収束状態検出回路29は、例えば、実施の形態1で説明した収束状態検出回路25と同様の構成とし、AOC出力信号の替わりに、AGC27から出力される出力信号を入力とする。すなわち、収束状態検出回路29は、後述の実施の形態6の収束状態検出回路25dと同様の構成であり、入力がAGC27から出力される出力信号となったものである。これにより、収束状態検出回路29は、AGC27から出力される出力信号の変化を検出する。収束状態検出回路29は、AGC27から出力される出力信号に変化がある場合LOWを出力し、AGC27から出力される出力信号に変化が無い場合HIGHを出力する。これにより、AND回路26cは、AOC出力信号とAGC27から出力される出力信号との両方に変化が検出されないすなわちAOC23cとAGC27とが収束完了した場合に、HIGHすなわち低速時定数を示す値の時定数切換制御信号を出力する。なお、図17に示す収束状態検出回路25cの構成は一例であり、これに限定するものではない。

図18は、AOC23cの収束完了時刻T4がAGC27の収束完了時刻T5よりも早い場合の収束状態検出回路25cの動作を説明するためのタイミングチャートである。AGC27の出力信号、収束状態検出回路29の出力信号、AOC23cの出力信号、収束状態検出回路25の出力信号、および、AND回路26cが出力する時定数切換制御信号についての関係を時系列的に示すものである。

図18に示すように、AOC23cの収束完了時刻T4が、AGC27の収束完了時刻T5よりも早い場合、収束状態検出回路25は、収束状態検出回路29よりも早いタイミングである収束完了時刻T4+ΔTのタイミングでHIGHになる。しかし、収束状態検出回路25cでは、収束状態検出回路25と収束状態検出回路29の出力信号のANDをとることで、共にHIGHになった場合にAOC23cの時定数切換制御信号をHIGHとするため、AOC23cは、AGC27より先に収束が完了しても、高速時定数を維持する。収束状態検出回路25cは、AGC27の収束が完了した収束完了時刻T5+ΔTに時定数切換制御信号によりAOC23cの時定数を高速時定数から低速時定数に切り換える。これにより、光受信器10cでは、AOC23cとAGC27に同期して時定数の切り換えを制御することで、安定して波形歪の小さい正常な受信波形を実現することが可能となる。

図19は、AOC23cの収束完了時刻T4がAGC27の収束完了時刻T5よりも遅い場合の収束状態検出回路25cの動作を説明するためのタイミングチャートである。AGC27の出力信号、収束状態検出回路29の出力信号、AOC23cの出力信号、収束状態検出回路25の出力信号、および、AND回路26cが出力する時定数切換制御信号についての関係を時系列的に示すものである。

図19に示すように、AOC23cの収束完了時刻T4が、AGC27の収束完了時刻T5よりも遅い場合、収束状態検出回路29の出力信号は、収束状態検出回路25の出力信号よりも早いタイミングである収束完了時刻T5+ΔTのタイミングでHIGHになる。このような状態であっても、収束状態検出回路25cは、AOC23cが収束完了するまで高速時定数を示す時定数切換制御信号を出力する。収束状態検出回路25cは、AOC23cおよびAGC27が共に収束完了した後の収束完了時刻T4+ΔTに時定数切換制御信号によりAOC23cの時定数を高速時定数から低速時定数に切り換える。これにより、光受信器10cでは、AOC23cとAGC27に同期して時定数の切り換えを制御することで、安定して波形歪の小さい正常な受信波形を実現することが可能となる。

なお、増幅回路3cに替えて増幅回路3bを備え、収束状態検出回路25cにおいて、さらにSD32bからSD信号が入力され、実施の形態3と同様、SD信号にも同期して時定数を切り換える制御を行うことも可能である。この場合、収束状態検出回路25cでは、さらに、AND回路26cの出力信号およびSD信号を入力としANDをとって時定数切換制御信号を生成するAND回路を備える。

また、本実施の形態では、AOC23cおよびAGC27の収束状態に基いて、AOC23cの時定数を切り換える制御について説明したが、これに限定するものではない。AOC23cおよびAGC27の収束状態に基いて、AGC27の時定数を切り換える制御をしてもよく、また、AOC23cおよびAGC27の収束状態に基いて、AOC23cおよびAGC27の両方の時定数を切り換える制御をしてもよい。

以上説明したように、本実施の形態によれば、光受信器10cでは、AOC23cだけではなく、AGC27に対しても同期した収束状態検出回路25cの出力信号を時定数切換制御信号に使用することとした。これにより、AOC収束とAGC収束が共に完了した後に低速時定数から高速時定数に切り換えることが可能となり、安定して波形歪の小さい正常な受信波形を実現することが可能となる。

実施の形態5. 実施の形態1では、AOC23の制御の収束完了後に、AOC23の時定数を切り換える例を説明した。光受信器は、AOCだけでなく上述したようにAGCを備える場合もある。これらAOC、AGCは、いずれもTIA21から出力される電圧信号を制御するための出力信号を生成する電圧制御回路の一種である。以上の実施の形態で説明したAOCの時定数切り換え制御は、電圧制御回路であるAGCにも適用できる。実施の形態5では、時定数の切り換えを行うことができる、すなわち時定数切換機能を有するAGCを備える場合に、AGCの制御の収束完了後にAGCの時定数の切り換えを行う例を説明する。

図20は、本実施の形態の光受信器10dの回路構成の例を示すブロック図である。光受信器10dは、OLTに搭載され、OLTと共に光通信システムを構成するONUからの光信号を受信することを想定している。光受信器10dは、前置増幅器2dおよび増幅回路3dを備える。前置増幅器2dの構成は、実施の形態1の前置増幅器2のAOC23,収束状態検出回路25に替えて、可変抵抗271,AOC23d,BUF28,AGC27a,収束状態検出回路25dを備える以外は、実施の形態1の前置増幅器2と同様である。増幅回路3dは、実施の形態1と同様のLIA31を備える。AOC23dは、時定数の切り換え機能を備えない自動オフセット補償回路であり、SB22から出力される差動出力信号に基づいて、BUF28を制御する。BUF28は、AOC23cから出力される出力信号の替わりにAOC23dから出力される出力信号により制御されるが、これ以外は実施の形態4のBUF28と同様である。以下、実施の形態1または実施の形態4と異なる点を説明する。以下に説明する点以外の本実施の形態の構成および動作は、実施の形態1または実施の形態4と同様である。AGC27aは、TIA21の帰還抵抗と並列に接続された可変抵抗271の抵抗値を制御することにより、TIA21の変換利得を制御する自動利得制御回路である。検出回路である収束状態検出回路25dは、AGC27aから出力された出力信号の変化の有無に基づいてAGC27aの時定数を切り換えるための時定数切換制御信号を生成して出力する。

図21は、本実施の形態のAGC27aの構成例を示すブロック図である。本実施の形態のAGC27aは、入力信号であるTIA21から出力された出力信号を基に直流電圧となる出力信号の平均電圧値を検出する積分器を構成する抵抗272と抵抗273、容量274と、時定数切換制御信号に基づいて、抵抗272と並列接続し、オープン状態とショート状態を切り替える時定数切換スイッチ部275と、積分器から出力される平均電圧値を基に生成する可変抵抗271を制御するための制御信号であるAGC出力信号を可変抵抗271および収束状態検出回路25dへ出力し、リセット信号による初期化機能を有した利得制御回路276とを備える。抵抗272,273は、同じ値でも異なる値でも問題ない。また、図21では、TIA21の出力電圧から入力電圧に応じて変化する信号を検出する方法を抵抗と容量で構成する積分器としたが、一例であり、これに限定されるものではない。なお、AGC27aの回路構成は一例であり、異なる時定数の制御を実施可能な構成であればよく、図21の構成に限定されない。加えて、図21は、リセット信号による初期化機能を有した構成となっているが、一例であり、これに限定されるものではない。

図22は、本実施の形態の収束状態検出回路25dの構成例を示す図である。収束状態検出回路25dの構成は、実施の形態1で説明した収束状態検出回路25と同様の構成であるが、AOC出力信号の替わりにAGC出力信号を入力とする点が異なる。収束状態検出回路25dの動作原理は、実施の形態1の収束状態検出回路25と同様であるため詳細な説明は省略する。なお、本実施の形態のVref1,Vref2の値は、AGC出力信号用に設定されるものであり、実施の形態1のVref1,Vref2の値とは異なっていてもよい。収束状態検出回路25dは、AGC27aから出力されるAGC出力信号に変化がある場合、高速時定数を示すLOWを出力し、AGC27aから出力される出力信号に変化が無い場合、低速時定数を示すHIGHを出力する。また、各時定数の極性は、回路構成によって異なり、反転していてもよいため、これに限定するものではない。

実施の形態1と同様に、正相入力端子電圧と逆相入力端子電圧の差電圧が0のときに高利得増幅器251が出力する電圧を電圧中心値Vcgとして求めておく。基準電圧Vref1,Vref2は、AGC出力信号に変化があるか否かの判定に用いる第1の閾値電圧、第2の閾値電圧となる電圧である。基準電圧Vref1は、電圧中心値Vcgより高く、基準電圧Vref2は、電圧中心値Vcgより低い。収束状態検出回路25dは、AGC出力信号と該AGC出力信号をΔT遅延させた遅延回路出力信号との電圧差が、Vref2以上かつVref1以下である場合にAGC出力信号に変化がないと判定し、Vref2未満またはVref1を超える場合にAGC出力信号に変化があると判定する。

光受信器10dでの、具体的な時定数の切り換え動作について、図23を用いて説明する。図23は、本実施の形態の光受信器10dの時定数切り換え動作を説明するためのタイミングチャートである。図23は、APD1への入力光信号、リセット信号、TIA21の出力信号、高利得増幅器入力信号、ヒステリシスコンパレータ254,256への入力信号、ヒステリシスコンパレータ254の出力信号、ヒステリシスコンパレータ256の出力信号、収束状態検出回路25dが出力する時定数切換制御信号の関係を時系列的に示すものである。

図23に示すように、リセット信号によりリセットが指示されると、AGC27aの制御が初期化される。なお、図23では図示していないが、AOC23dの制御も初期化される。すなわちAGC27aの出力信号が初期化される。なお、実施の形態2と同様に、AGC27aの初期化によるAGC出力信号の変化を収束状態検出回路25dが検知し、一度、AGC27aの時定数は高速時定数に切り換えられる。しかし、その後、パケット入力がないため、低速時定数に切り替わり、パケット入力開始の時点では低速時定数が設定されている。このため、パケット入力のない期間にAGC27aが高速時定数に設定される時間帯は短く、同符号連続耐力の劣化は少ない。

また、以上の説明では、外部からリセット信号が入力される例を説明したが、リセット信号が入力されない場合にも、本実施の形態および動作を適用可能である。リセット信号が入力されない場合、図23のタイミングチャートにおいて、パケットの入力前にAGC27aの制御出力信号の初期化が行われない。このため、収束状態検出回路25dはAGC27aの制御出力信号の変化を検出せず、一時的な高速時定数に設定される期間は生じない。これ以外のリセット信号が入力されない場合の動作は、リセット信号が入力される場合の動作と同様である。

また、図20では、AOC23dとAGC27aを備える例を説明したが、AOC23dを備えない場合にも、図20の例と同様に、AGCの制御の収束完了後にAGCの時定数を切り換えることができる。

図24は、本実施の形態のAOC23dを備えない光受信器10eの回路構成の例を示すブロック図である。光受信器10eは、OLTに搭載され、OLTと共に光通信システムを構成するONUからの光信号を受信することを想定している。光受信器10eは、前置増幅器2eおよび増幅回路3eを備える。前置増幅器2eの構成は、実施の形態6の前置増幅器2dのAOC23dを備えていないが、これ以外は図20の前置増幅器2dと同様である。図24に示す光受信器10eの時定数切り換えの動作は、上述した図22の構成例の収束状態検出回路25dの動作と同様である。

以上のように、本実施の形態では、AGC27aの制御が収束してから、AGC27aの時定数を高速時定数から低速時定数に切り換える。これにより、AGC27aは適切な変換利得の調整ができ、受信波形の波形歪を抑制することができる。

また、変形例として、図25に示すように、光受信器10fにおいて、AGC27aが時定数切換機能を有することとし、AGC27aおよびAOC23eからの出力信号を収束状態検出回路25eへ入力する。図25に示す光受信器10fは、増幅回路3dと前置増幅器2fを備える。増幅回路3dは図20の構成例における増幅回路3dと同様である。収束状態検出回路25eは、実施の形態4の収束状態検出回路25cと同様に、AGC27aおよびAOC23eからの出力信号を入力として時定数切換制御信号を出力する。出力された時定数切換制御信号は、AGC27aおよびAOC23eに入力される。そして、図25のAGC27aおよびAOC23eが、時定数切換制御信号に基づいて時定数を切り換えることにより、AGC27aとAOC23eの両方の時定数を時定数切換制御信号に基づいて切り換えることができる。これにより、AGC27aとAOC23eの両方の制御が収束してから、AGC27aとAOC23eの両方の時定数を切り換えることができ、受信波形の波形歪を抑制することができる。また、図25の構成において、外部からリセット信号が入力されないようにしてもよい。この場合、パケットの入力前にAGC27aおよびAOC23eの制御出力信号の初期化が行われない。このため、収束状態検出回路25eはAGC27aおよびAOC23eの制御出力信号の変化を検出せず、一時的な高速時定数に設定される期間は生じない。これ以外のリセット信号が入力されない場合の動作は、リセット信号が入力される場合の動作と同様である。

また、図25において、収束状態検出回路25eからAOC23eへ時定数切換制御信号を入力しないようにしてもよい。これにより、AGC27aとAOC23eの両方の制御が収束してから、AGC27aの時定数を切り換えることができる。この場合にも、リセット信号が入力されなくてもよい。

実施の形態6. 実施の形態3では、AOC出力信号とSD信号の両方を用いてAOC23の時定数を切り換える例を説明したが、本実施の形態では、AGC出力信号とSD信号の両方を用いてAGCの時定数を切り換える例を説明する。

図26は、本実施の形態の光受信器10gの回路構成の例を示すブロック図である。光受信器10gは、OLTに搭載され、OLTと共に光通信システムを構成するONUからの光信号を受信することを想定している。光受信器10gは、前置増幅器2gおよび増幅回路3fを備える。前置増幅器2gの構成は、実施の形態5の収束状態検出回路25dに替えて検出回路である収束状態検出回路25fを備える以外は、実施の形態5の前置増幅器2dと同様である。増幅回路3fは、実施の形態3の増幅回路3bと同様である。以下、実施の形態3または実施の形態5と異なる点を説明する。以下に説明する点以外の本実施の形態の構成および動作は、実施の形態3または実施の形態5と同様である。

本実施の形態の収束状態検出回路25fは、入力がAGC出力信号およびSD信号となる点が実施の形態3の収束状態検出回路25bと異なるが、回路構成は収束状態検出回路25bと同様である。収束状態検出回路25fには、実施の形態3のAOC出力信号およびSD信号の替わりに、AGC出力信号およびSD信号が入力される。収束状態検出回路25fは、AGC出力信号の変化が検出されずかつSD信号によりLIA31から出力される差動出力信号が有ることが検出された場合に、時定数切換制御信号として低速時定数を示す値を出力し、これ以外の場合に、時定数切換制御信号として高速時定数を示す値を出力する。

また、以上の説明では、外部からリセット信号が入力される例を説明したが、変形例として、リセット信号が入力されない場合にも、本実施の形態および動作を適用可能である。実施の形態3と同様に、本実施の形態では、AGC出力信号の変化が検出されずかつSD信号がLIA31から出力される差動出力信号が有ることを示す値である場合に低速時定数としている。このため、リセット信号が入力されない場合パケット入力前に一次的に低速時定数が設定される部分がなく高速時定数のままとなるが、これ以外の時定数切り換え動作は図23と同様となる。

また、実施の形態5の図20に示した構成および実施の形態5で述べた各種変形例において、ACG出力信号とAOC出力信号との少なくとも一方の収束完了の検出とSD発出の両方とが満たされた場合に、低速時定数の設定を示す時定数切換制御信号を出力するようにしてもよい。

実施の形態7. 実施の形態1で説明した光受信器10を備えたOLT、OLTを備えた光通信システムの構成について説明する。

図27は、本実施の形態の光通信システム60の構成例を示す図である。光通信システム60は、OLT50と、ONU51,52,53と、から構成される。OLT50は、光スターカプラ、および伝送路である光ファイバを介して、ONU51,52,53と接続している。ONUの数を3つとしているが、一例であり、これに限定するものではない。

光終端装置であるOLT50は、光受信器10を備えている。光受信器10が実施の形態1で説明した自動オフセット補償などの動作を行うことにより、OLT50では、異なる距離に位置しているONU51,52,53からの光信号について、安定して波形歪の小さい正常な受信波形を実現することが可能となる。なお、図27の光通信システム60では、OLT50に光受信器10を備えた構成としているが、光受信器10に替えて、光受信器10a,10b,10c,10d,10e,10fおよび上記の実施の形態で述べた各変形例の光受信器を備えることも可能である。

1 APD、2,2a,2b,2c,2d,2e,2f,2g 前置増幅器、3,3b,3c,3d,3e,3f 増幅回路、10,10a,10b,10c,10d,10e,10f 光受信器、21 TIA、22 SB、23,23a,23c,23d AOC、24,24a 電流源、25,25b,25c,25d,25e,25f,29 収束状態検出回路、26,26c AND回路、27,27a AGC、28 BUF、31 LIA、32,32b SD、50 OLT、51,52,53 ONU、60 光通信システム、251 高利得増幅器、252 遅延回路、253,255 基準電圧源、254,256 ヒステリシスコンパレータ、257 AND回路、271 可変抵抗。