1.一种用于将数字核心与至少一个物理接口对接的设备，其包括：
被配置于所述数字核心上的宏，所述宏具有至少一个数据输出端、第一数据输入端、复位输入端和同步复位输出端，所述宏由具有第一时钟速率的第一时钟来定时，所述第一时钟被配置来：
在所述第一数据输入端上将来自所述数字核心的数据定时输入；
在所述复位输入端上将来自所述数字核心的复位信号定时输入，其中同步化复位信号在所述同步复位输出端上输出；以及
物理接口电路，其具有耦接至所述宏的所述数据输出端的第二数据输入端，和耦接至所述宏的所述同步复位输出端的复位采样输入端，所述物理接口电路包括时钟发生器并且由具有第二时钟速率的第二时钟以及具有第三时钟速率的第三时钟来定时，所述第二时钟将来自所述宏的数据定时输入至所述物理接口中，并且所述第三时钟以大于所述第一时钟速率和第二时钟速率的速率对来自所述宏的所述同步化复位信号进行采样，其中在检测到所述同步化复位信号的过渡时，所述时钟发生器将所述第二时钟复位至预定状态。
2.如权利要求1所述的设备，其中所述物理接口具有用于数据传输的波特率，并且其中所述第一时钟和第二时钟各自处于波特率/M的速率下，并且所述第三时钟以波特率/N的速率来对所述同步化复位信号进行采样，其中M大于N。
3.如权利要求1所述的设备，其中所述第一时钟和第二时钟各自具有第一边缘，并且所述物理接口电路中的所述时钟发生器将所述第二时钟复位以使得所述第二时钟的所述第一边缘以相对于所述第一时钟的所述第一边缘的已知偏移来开始。
4.如权利要求3所述的设备，其中所述物理接口具有波特率并且所述第三时钟处于波特率/N的速率下并且所述第一时钟的所述第一边缘和所述第二时钟的所述第一边缘被复位来在所述已知偏移加N个单位增量与所述已知偏移减N个单位增量之间对齐。
5.如权利要求4所述的设备，其中所述第一时钟处于波特率/M的速率下，并且其中由所述物理接口电路所进行的采样为所述发生器提供M/N个步进的相位知识以便初始化所述第二时钟。
6.如权利要求1所述的设备，其中所述物理接口电路的所述第三时钟以所述第一时钟速率M/N倍的速率对所述第三时钟来进行采样，并且其中所述发生器将所述第二时钟复位至预定状态的加或减N个单位增量(UI)内。
7.如权利要求1所述的设备，其中所述物理接口电路中的所述发生器包括时钟分频器电路，所述电路从所述第三时钟产生所述第二时钟。
8.如权利要求1所述的设备，其中所述物理接口具有用于数据传输的波特率并且所述第一时钟处于波特率/M的速率下，所述第二时钟处于波特率/M的速率下并且所述第三时钟处于波特率/N的速率下。
9.如权利要求8所述的设备，其中M＝40并且N＝2。
10.一种用于将数字核心与至少一个物理接口对接的方法，其包括：
使用第一时钟将来自所述数字核心的数据定时至宏的第一数据输出端上，所述第一时钟是宏时钟；
使用第二时钟将来自所述宏的所述第一数据输出端的所述数据定时输入至所述物理接口中，所述第二时钟是物理接口时钟；
使用所述宏时钟将来自所述数字核心的第一复位信号定时至所述宏的复位输出端上，所述第一复位信号输出用作第二复位信号；
使用第三时钟对所述第二复位信号进行采样以便产生采样复位信号，所述第三时钟提供大于所述第二时钟速率的时钟速率；以及
响应于所述采样复位信号的过渡，将所述第二时钟复位至所述物理接口中的预定状态。
11.如权利要求10所述的方法，其进一步包括使用在所述第二时钟的所述复位中得以复位的所述第二时钟来将所述数据定时输入至所述物理接口中。
12.如权利要求10所述的方法，其中在所述采样中所使用的所述第三时钟由锁相环路产生。
13.如权利要求10所述的方法，其中所述复位包括使所述物理接口中的时钟发生电路复位，以便以已知状态来开始所述第二时钟。
14.如权利要求10所述的方法，其中所述复位进一步包括使所述物理接口中的时钟发生电路复位，以便以所述第一时钟的第一边缘的已知偏移来开始所述第二时钟的第一边缘。
15.如权利要求14所述的设备，其中所述物理接口具有波特率和单位增量，并且所述第三时钟处于速率波特率/N下并且所述第一时钟的所述第一边缘和所述第二时钟的所述第一边缘在所述已知偏移加N个单位增量与所述已知偏移减N个单位增量之间对齐。
16.如权利要求15所述的方法，其中所述第一时钟处于波特率/M的速率下，并且所述采样提供M/N个步进的相位知识以便初始化所述物理接口时钟发生器。
17.如权利要求10所述的方法，其中所述物理接口包括时钟发生器，并且所述采样由所述第三时钟以所述第一时钟速率R倍的速率来执行，并且其中所述复位包括将所述时钟发生器初始化以便将所述第二时钟复位至预定状态，其中所述采样为所述时钟发生器提供R个步进的相位信息以便初始化所述第二时钟。
18.一种用于将数字核心与至少一个物理接口对接的设备，其包括：
宏，所述宏包括：
由宏时钟定时的宏数据电路，所述宏数据电路具有第一数据输入端和第一数据输出端，所述宏数据电路被配置用于在所述第一数据输入端上接收来自所述数字核心的数据并且响应于所述宏时钟将数据定时至所述第一数据输出端上；
由所述宏时钟定时的宏同步电路，所述宏同步电路具有第一同步输入端和第一同步输出端，所述宏同步电路被配置用于在所述第一同步输入端上接收核心复位信号，并且被配置用于在所述第一同步输出端上产生与所述宏时钟同步的同步化复位信号；以及接口电路，所述接口电路包括：
由第一接口时钟定时的接口数据电路，所述接口数据电路具有耦接至所述第一数据输出端的第二数据输入端，所述接口数据电路用于在所述第一数据输出端上接收来自所述宏数据电路的所述数据，并且响应于所述第一接口时钟将所述数据定时输入至所述接口中；
由具有比所述宏时钟速率更大的时钟速率的第二接口时钟定时的接口采样电路，所述接口采样电路具有耦接至所述宏同步电路的所述第一同步输出端的第二同步输入端和第二同步输出端，所述接口采样电路用于在所述第二同步输入端上接收来自所述宏同步电路的所述同步化复位信号，并且响应于所述第二接口时钟在所述第二同步输出端上产生接口样品信号；以及
由所述第二接口时钟定时的时钟发生器，所述时钟发生器具有耦接至接口采样电路的所述第二同步输出端的第三同步输入端，所述时钟发生器被配置用于接收所述接口样品信号并且被配置用于响应于所述接口样品信号来将所述第一接口时钟复位至预定状态。
19.如权利要求18所述的设备，其中所述时钟发生器通过复位所述第一接口时钟以使得所述第一接口时钟的边缘以相对于所述宏时钟的边缘的预定偏移来开始来将所述第一接口时钟复位至预定状态。
20.如权利要求18所述的设备，其中所述接口具有波特率并且所述第二接口时钟具有波特率/2的速率。