收发机与方法 |
|||||||
申请号 | CN201010589781.4 | 申请日 | 2010-12-09 | 公开(公告)号 | CN102098072A | 公开(公告)日 | 2011-06-15 |
申请人 | 雷凌科技(新加坡)有限公司; | 发明人 | 郑嘉文; 葛祯玮; 姚卫军; 吕季桓; | ||||
摘要 | 一种收发机,包括集成 电路 以及数个外部匹配网络。集成电路包括传送路径、与所述传送路径的输出 串联 耦接的第一 开关 、接收路径,以及与所述接收路径的输入耦接作为分流器的第二开关。外部匹配网络耦接至所述集成电路的所述传送路径与所述接收路径,用于保证所述传送路径至所述接收路径和/或所述接收路径至所述传送路径具有最小负载。 | ||||||
权利要求 | 1.一种收发机,包括: |
||||||
说明书全文 | 收发机与方法技术领域[0001] 本发明涉及一种无线电收发机,特别涉及一种无线电收发机内的传送/接收(T/R)切换方法。 背景技术[0002] 无线传输装置包括传送路径与接收路径。若将这两个路径结合在一起,则会发生负载效应。这个负载效应可能降低在传送路径的输出匹配,并且造成传送时输出功率的下降。此外,负载也可能降低在接收路径的输入匹配,并且增加接收路径的噪声。 [0003] 传统的无线传输装置需要一个外部的传选/接收(T/R)开关,用于避免负载效应在传送与接收路径之间造成的损害。完全整合的传送/接收开关需要传送路径与接收路径前端在芯片上的匹配。这会增加在传送路径与接收路径上额外的损失。通常这些开关会在集成电路的外部。如此一来,会增加成本与电路板面积。 [0004] 因此,需要一种系统与方法可克服上述的问题。本发明是针对以上问题提出解决方案 发明内容[0005] 根据本发明的一个实施例,一种收发机包括集成电路。集成电路包括传送路径、与所述传送路径的输出串联耦接的第一开关、接收路径,以及与所述接收路径的输入耦接作为分流器的第二开关。收发机还包括数个外部匹配网络,外部匹配网络耦接至所述集成电路的所述传送路径与所述接收路径,用于保证所述传送路径至所述接收路径和/或所述接收路径至所述传送路径具有最小负载。收发机还包括一共享的单端差动转换器,用于将来自所述外部匹配网络的数个差动信号转换成数个单端信号,以及用于接合所述单端信号的天线。 [0006] 根据本发明的另一实施例,一种方法包括:提供集成电路,其中所述集成电路包括传送路径、与所述传送路径的输出串联耦接的第一开关、接收路径以及与所述接收路径的输入耦接作为分流器的第二开关;以及提供数个外部匹配网络,所述外部匹配网络耦接至所述集成电路的所述传送路径与所述接收路径,用于保证所述传送路径至所述接收路径和/或所述接收路径至所述传送路径具有最小负载。 [0007] 本发明所提出的方法与系统可使得具有结合在一起的传送路径与接收路径的无线电收发机不需要外部的传送/接收开关。本发明所提出的方法与系统可将传送路径与接收路径间的负载效应达到最小,使得即使将传送路径与接收路径结合在一起,输出功率以及噪声指数也不会变差。附图说明 [0008] 图1是传送路径与接收路径在匹配网络之后被结合在一起的一个实施方式; [0009] 图2是具有传送/接收开关的传统收发机; [0010] 图3是根据本发明的一个实施例所述的收发机方块图。 [0011] 主要组件符号说明 [0012] 100~电路; [0013] 102a、102a’、328~接收路径; [0014] 102b、102b’、327~传送路径; [0015] 106、106’、106”~端点; [0016] 110a、110b、330、332、344~匹配网络; [0017] 110a’、110b’、334~单端差动转换器(Balun); [0018] 114、114’、114”、PA~功率放大器; [0019] 116、116’、116”、LNA~低噪声放大器; [0020] 120”、220’~天线; [0021] 200、300~收发机; [0022] 218a~传送路径端口; [0023] 218b~接收路径端口; [0024] 220、222a、222b、324、326~开关; [0025] 336~射频升频转换器; [0026] 338~数字信号处理器; [0027] 340~射频降频转换器; [0028] IC~集成电路。 具体实施方式[0029] 为使本发明的制造、操作方法、目标和优点能更明显易懂,下文特举几个较佳实施例,并配合所附图式作详细说明。 [0030] 图1示出电路100,其中传送路径102b与接收路径102a在匹配网络110a与110b之后在端点106处被结合在一起。在传送模式下,若没有传送/接收(T/R)开关,在传送路径输出端点的功率放大器114会被接收路径的阻抗加载,其中接收路径的阻抗是由接收路径匹配网络110b与接收路径关闭模式输入阻抗所决定的。这个负载效应会降低传送路径的输出匹配,并且造成输出功率下降。在接收路径模式,若没有任何开关,则接收路径输入端点的低噪声放大器(Low Noise Amplifier,LNA)116会被传送路径的阻抗加载,其中传送路径的阻抗是由传送路径匹配网络110a与传送路径关闭模式输出阻抗所决定的。这个负载效应会降低接收路径的输入匹配,并且增加接收路径的噪声指数(Noise Figure,NF)。 [0031] 图2示出具有传送/接收切换功能的传统收发机200。传送路径102b’与接收路径102a’具有独立的阻抗匹配,使得传送路径的输出功率与接收路径的噪声指数可最佳化。若集成电路(Integrated Circuit,IC)上的传送路径端口218a和/或接收路径端口218b为差动的,则也需要单端差动转换器Balun 110a’与110b’。接着单极双掷(single-pole double-throw,SPDT)开关220根据传送路径/接收路径控制信号将传送路径端口218a或接收路径端口218b耦接至天线220’。在传送路径模式,传送路径开关222a会被关闭,而接收路径开关222b会被打开。如此一来,提供了低耗损的传送路径102b’,以及从传送路径102b’到接收路径102a’之间的高绝缘性。在接收路径模式,接收路径开关222b为关闭的,而传送路径开关222a被打开。如此一来,提供了低耗损的接收路径102a’,以及从接收路径102a’到传送路径102b’之间的高绝缘性。然而,完全整合的传送/接收开关220需要传送与接收前端在芯片上的匹配,于是增加了传送路径102b’与接收路径102a’上额外的损失。 [0032] 因此,本发明利用整合开关,但将匹配保持在外部,因此使损失最小化,从而解决上述问题。如此一来,可使传送路径与接收路径之间的负载效应达到最小,使得当传送路径与接收路径结合在一起时,输出功率与噪声指数不会变差。以下内容结合附图将更详细地说明本发明的技术特征。 [0033] 图3示出根据本发明的一个实施例的收发机300的方块图。串联的开关324置于功率放大器(Power Amplifier,PA)114”的输出,分流器(shunt)开关326置于低噪声放大器(LNA)116”的输入,并且传送路径327与接收路径328的外部匹配网络330、332与344被设计为可保证其中一路径至另一路径可具有最小的负载。在传送路径327与接收路径328在端点106”结合之后,可用一个共享的单端差动转换器334将差动信号转换成单端信号,用于与天线120”接合。 [0034] 功率放大器114”耦接至射频升频转换器(RF Up Converter)336,其接着被耦接至数字信号处理器338,形成传送路径327。在传送模式中,串联的开关324为关闭的,并且分流器开关326也被关闭。由于外部匹配网络344与封装接合线(bounding wire)电感结合,从端点106”往接收输入路径看可看到很大的电感。此电感会结束于分流器开关326,其可为接地点提供低电阻,保持此电感的高品质。由接收路径328看入的高阻抗代表传送路径327的匹配几乎不受影响。在低噪声放大器116”输入端被结合的匹配网络的高阻抗以及分流器开关326的低电阻代表着功率放大器114”的大输出会通过分压被衰减。如此一来可避免功率放大器114”的输出对低噪声放大器116”的晶体管闸极造成损害。 [0035] 低噪声放大器116”耦接至射频降频转换器(RF Down Converter)340,其接着被耦接至数字信号处理器338,形成接收路径328。在接收模式中,串联的开关324与分流器开关326都会被打开。串联的匹配网络344将单端差动转换器334的输出匹配至低噪声放大器116”的输出。打开的分流器开关326对于噪声指数具有些许的影响。由于串联的开关324被打开,接收路径328上的信号(在传送路径与接收路径结合的端点106”上)往传送路径327看入可看到高阻抗,其包含匹配网络330的电容与开关324的寄生电容的串联结合结果。 [0036] 串联的电容值由开关324的寄生电容所支配,并且为很小的数值,大约在100fF的等级。因此,传送路径327端对匹配网络344可形成最小的负载,从而保持噪声指数几乎不受影响。匹配网络332包括分流器电感,其电感值被最佳化,用于提供传送路径327与接收路径328的阻抗匹配。 [0037] 根据本发明的一个实施例的方法与系统,通过使用整合的开关与外部电感与电容的结合,达到传送/接收开关的切换功能。其可消除使用外部传送/接收开关所造成的成本与电路板面积增加的损失。由于可取得高品质且低耗损的外部组件(与整合式匹配相比),通过保持将匹配组件置于外部,可使传送路径与接收路径的效能最佳化。外部匹配也可提供更佳的设计弹性,并且可保持在电路板层级。额外的芯片上开关使用极少的晶粒面积。 |