像素电路 |
|||||||
| 申请号 | CN201720190385.1 | 申请日 | 2017-02-28 | 公开(公告)号 | CN206596105U | 公开(公告)日 | 2017-10-27 |
| 申请人 | 意法半导体(R&D)有限公司; | 发明人 | L·斯塔克; | ||||
| 摘要 | 本公开的 实施例 涉及一种 像素 电路 。一种实施例电路包括：第一 源极跟随器 ，该第一源极跟随器被配置成受第一 节点 处的 电压 的控制；光电 二极管 ，该 光电二极管 可控地耦合至该第一节点；以及偏置晶体管，该偏置晶体管被配置成受偏置电压的控制。该偏置晶体管具有耦合至该第一源极跟随器的输出端的第一 端子 。该电路另外包括：存储节点，该存储节点可控地耦合至该第一源极跟随器的该输出端；以及 放大器 ，该放大器可控地耦合于该存储节点与输出线路之间。该电路中还包括可控切换元件，该可控切换元件被配置成用于响应于像素运行于第一模式而将该偏置晶体管的第二端子耦合至 电源电压 ，并且响应于该像素运行于第二模式而将该偏置晶体管的该第二端子耦合至该输出线路。(ESM)同样的 发明 创造已同日 申请 发明 专利 | ||||||
| 权利要求 | 1.一种电路，其特征在于，包括： |
||||||
| 说明书全文 | 像素电路技术领域背景技术[0002] 在互补金属氧化物半导体(CMOS)架构中可以实现使用光电二极管像素的图像传感器。CMOS图像传感器的每个光电二极管像素可以包括图像敏感元件并且可以在单个芯片中实施相关联的图像处理电路。每个光电二极管像素还可以包括多个电容器和至少一个源极跟随器，该源极跟随器可以充当放大器。此类光电二极管像素由于电容器的使用会表现出高功耗，并且产生经受与电容器相关联的kTC噪声和与源极跟随器相关联的随机电报信号(RTS)噪声。这样，CMOS图像传感器的光电二极管像素对于其中期望低功率运行模式或低噪声基底中的至少一项的某些应用或环境(例如，微光条件)是无效的。实用新型内容 [0003] 本公开的目的是提供一种电路，以至少部分地解决现有技术中存在的上述问题。 [0004] 根据实施例，一种电路包括：第一源极跟随器，该第一源极跟随器被配置成受第一节点处电压控制；光电二极管，该光电二极管可控地耦合至该第一节点；以及偏置晶体管，该偏置晶体管被配置成受偏置电压的控制。该偏置晶体管具有耦合至该第一源极跟随器的输出端的第一端子。该电路另外包括：存储节点，该存储节点可控地耦合至该第一源极跟随器的该输出端；以及放大器，该放大器可控地耦合于该存储节点与输出线路之间。该电路中还包括可控切换元件，该可控切换元件被配置成用于响应于像素运行于第一模式而将该偏置晶体管的第二端子耦合至电源电压，并且响应于该像素运行于第二模式而将该偏置晶体管的该第二端子耦合至该输出线路。 [0005] 根据实施例，一种操作电路的方法包括：使用第一节点处的电压控制第一源极跟随器；并且响应于像素从第一模式到第二模式切换操作：将电容器的端子从该第一源极跟随器的输出端解耦合；并且将第二源极跟随器的输出端从输出线路解耦合，该第二源极跟随器可控地耦合于该电容器的该端子与该输出线路之间。该方法进一步包括：将偏置晶体管的源极耦合至该输出线路。该偏置晶体管的漏极被连结至该第一源极跟随器的该输出端。该方法另外包括：使用该偏置晶体管作为开关对该第一源极跟随器的该输出端执行读取操作，该开关被配置成用于将该第一元件跟随器的该输出端耦合至该输出线路。 [0006] 根据实施例，一种电路包括：光电二极管；第一源极跟随器，该第一源极跟随器受感测节点处的电压控制；以及传输门晶体管，该传输门晶体管被配置成用于从该光电二极管向该感测节点传输电荷。该电路还包括：偏置晶体管，该偏置晶体管具有耦合至该第一源极跟随器的输出端的第一端子；第二源极跟随器，该第二源极跟随器耦合至该第一源极跟随器的该输出端并受其控制；以及电容器，该电容器可控地耦合于该第一源极跟随器的输出端与该第二源极跟随器之间。该电路另外包括：可控切换元件，该可控切换元件被配置成用于：响应于像素运行于第一模式而将该偏置晶体管的第二端子耦合至电压源线路，并且响应于该像素运行于第二模式而将该偏置晶体管的该第二端子耦合至电流源。 [0007] 在根据本公开的实施例中，从输出信号减少或排除控制信号噪声、与电容器相关联的kTC噪声、和与源极跟随器相关联的RTS噪声，该输出信号被读出到列线上。在微光条件下，这可以允许减少像素的噪声基底以及提高像素的动态范围。此外，可以将电容器从输出信号传播路径排除，由此规避对电容器的充电和放电并减少功耗。附图说明 [0008] 现在参考下面的说明并结合附图，以更完整地理解本实用新型及其优点，其中： [0009] 图1根据各实施例示出了数字成像系统的框图； [0010] 图2根据一些实施例示意性地展示了具有CMOS架构的像素； [0011] 图3根据一些实施例示出了图2中所示的像素的简化时序图； [0012] 图4A和图4B根据一些实施例示意性地展示了一种电路，该电路包括具有CMOS架构的像素、两条列线、第一可控切换元件、和控制器； [0013] 图5根据一些实施例示出了图4A和图4B中所示的电路的简化时序图； [0014] 图6根据一些实施例示意性地展示了一种电路，该电路包括具有CMOS架构的像素、单条列线、第二可控切换元件、和控制器。 [0015] 除非另外指出，在不同图中相应的数字和符号通常指代相应的部分。附图被绘制为清楚地展示实施例的相关方面而不一定按比例绘制。 具体实施方式[0016] 下面详细讨论各实施例的制造和使用。然而，应理解的是，在此所描述的各实施例可应用于各种各样的具体环境中。所讨论的具体的实施例仅说明用于制造且使用各实施例的具体方式，并且不应被解释在受限的范围中。 [0017] 许多电子仪器的期望特征包括高信噪比(SNR)和简化或减少的电路，其中的后者可以减少仪器的成本并提供更简单的工程。电子噪声减少技术可以提高信号分辨率并且可以允许更敏感的测量，这两者都可以有利于许多仪器应用。 [0018] 在此所描述的各实施例提供像素电路及其操作方法。该电路提供低噪声的信号读出并且可以用于其中运动模糊是主要运动伪影(例如，微光情形下)的情况。该电路还可以用于像素需要具有低噪声基底、低功耗、和高动态范围的情形。具体地，在此描述的各实施例中，从输出信号减少或排除控制信号噪声、与电容器相关联的kTC噪声、和与源极跟随器相关联的RTS噪声，该输出信号被读出到列线上。在微光条件下，这可以允许减少像素的噪声基底以及提高像素的动态范围。此外，可以将电容器从输出信号传播路径排除，由此规避对电容器的充电和放电并减少功耗。甚至进一步地，与其他方案相比(比如可开关的电容-电压-频率方案)，各实施例借助减少的电路架构实现这些效果。 [0019] 图1根据实施例示出了数字成像系统100的框图。在一些实施例中，数字成像系统100可以是CMOS图像传感器。数字成像系统100捕捉可见光子并将这些光子转换成电荷，该电荷随后由数字成像系统100中所包括或与其耦合的电路处理。经处理的信号随后用于重构数字图像。数字成像系统100可以包括传感器阵列102、行选择逻辑104、列选择逻辑106、列信号处理电路108、以及定时和控制逻辑110。 [0020] 传感器阵列102包括被安排成M行并且N列的矩阵的多个像素114，其中，M和N是大于1的整数。传感器阵列102的每个像素114可以被称为感光像素。在一些实施例中，比如在数字成像系统100是CMOS图像传感器的示例中，每个像素114可以被称为有源像素传感器(APS)像素。每个像素114包括感光元件和相关联的读出和复位电路，该相关联的读出和复位电路通信地耦合至并用于该感光元件。下面在图2至图6中更详细地展示并描述了像素114和操作像素114的方法的各种实现方式。 [0021] 行选择逻辑104包括允许一次处理M行像素114中的一行的电路。列选择逻辑106包括允许一次选择N列像素114中的一列的电路。在一些实施例中，行选择电路104或列选择电路106中的至少一项可以由本领域已知的电路实现，一个例子是时钟发生器和移位寄存器(例如，用逆变器网络实现)。 [0022] 传感器阵列102中的N列像素114中的每一列可以具有与其相关联的列感测电路。换言之，给定一列像素114的所有M个像素114可以通信地耦合至并用于对应的列感测电路。 在一些实施例中，给定一列像素114的列感测电路可以包括在列信号处理电路108中。该列感测电路可以包括用于复位和读出聚集的电荷的电路，该聚集的电荷包含在对应的一列像素114的每个像素114。在一种实现方式中，对应的一列像素114中的每个像素114可以使用执行复位和读出功能的相同电子装置。换言之，对应的一列像素114中的每个像素114可以共享用于复位和读出的同一电路。在一些实施例中，列信号处理电路108的列感测电路可以用本领域已知的电路实现，一个例子是与对应的一列像素114中的每个像素114耦合的晶体管网络。 [0023] 定时和控制逻辑110控制行选择逻辑104、列选择逻辑106的定时以及列信号处理电路108的选择，从而允许显示、复位、和读出传感器阵列102的每个像素114。例如，在一种实现方式中，数字成像系统100可以运行于全局快门模式，其中，传感器阵列102的所有像素114同时地捕捉图像(即，每个像素114的光敏元件中光子累积同时开始和停止)。在此类实施例中，每个像素114可以是全局快门像素(例如，电压域全局快门像素)，并且定时和控制逻辑110提供控制信号给行选择逻辑104和列选择逻辑106，从而允许同时显示传感器阵列 102的所有像素114。在每个像素114的光敏元件中的光子集成之后，通常使用卷帘快门读出器来读出跨每个像素114生成的电压。 [0024] 在卷帘快门读出器中，按次序进行对传感器阵列102的像素114的读出。例如，M行像素114中的每一行可以由行选择逻辑104(例如，响应于控制信号被定时和控制逻辑110提供给行选择逻辑104)选择。随后针对所选择的行中的N个像素114中的每个像素114读出所选择的行中的像素值(例如，从左到右)。换言之，顺序读出所选择的行中的N列的像素值(例如，从左到右)。对所选择的行中的N个像素114中的每个的选择由列选择逻辑106进行，同时读出所选择的行中的N各像素114中的每一个由列信号处理逻辑108(例如，响应于控制信号被定时和控制逻辑110发送至列选择电路106和列信号处理电路108)进行。可以对下一行像素114等重复此过程，直到传感器阵列102的所有像素114均被读取。 [0025] 在一些实施例中，数字成像系统100可以包括放大器(图1中未示出)，此放大器对从每个像素114(例如，由列信号处理电路108)读出的电信号进行放大。此放大器可以包括在列信号处理电路108中。经放大的电信号可以用于包括在数字成像系统100中或与其耦合的其他电路。 [0026] 图2根据实施例示意性地展示了具有CMOS架构的像素200。图1中所示的传感器阵列102的每个像素114可以用像素200实现。像素200有时可以称为10T CMOS像素，因为其架构中使用了十个晶体管(例如，晶体管204、206、208、210、212、214、216、218、220、和222)。像素200可以是APS像素或全局快门像素(例如，电压域全局快门像素)中的至少一项。 [0027] 像素200包括光电二极管202(例如，用针固定的光电二极管)和晶体管204、206、208、210、212、214、216、218、220、和222。光电二极管202是像素200的光敏元件。入射在光电二极管202上的光导致光电二极管202中电荷的聚集(或集成)，该电荷可以存储在光电二极管202的电容中。这进而导致跨二极管202生成电压，该电压代表光电二极管202内聚集的电荷。 [0028] 在像素200是全局快门像素的实施例中，像素200包括存储级(可以包括存储节点或存储器节点，如下该)，该存储级存储所聚集的电荷直到它被读出。换言之，每个像素200的光电二极管202中生成的图像信息(例如，聚集的电荷)被传输至并暂时地存储在每个像素200的存储级中。随后可以使用卷帘快门读出器有系统地(例如，以逐行的方式)读出所存储的电荷。像素200包括第一电容器224和第二电容器226，该第一电容器和第二电容器可以被当做像素200的存储级。具体地，第一电容器224和第二电容器226分别被配置成用于缓存复位电压和信号电压。 [0029] 复位电压(有时称为黑电平噪声偏移)是复位调节下像素200的输出，其中，像素200的输出电压是像素200中的固定或相关噪声源导致的(并且不是暴露至光线所导致聚集在光电二极管202内的电荷导致的)。固定或相关噪声源的示例包括但不限于电源噪声、控制信号噪声、与电容器224和226相关联的kTC噪声、与像素200中所包括的源极跟随器的RTS噪声、以及像素200的晶体管中的一个或多个的阈值电压的变化。 [0030] 另一方面，响应于光电二极管202暴露至光线，信号电压是像素200的输出。在这种情况下，像素200的输出电压会与光电二极管202所捕捉到的光子数量成比例，并且因此代表光电二极管202内聚集的电荷量。信号电压还包括黑电平噪声偏移，因为甚至当光电二极管202暴露至光线时像素200中仍然产生噪声。这样，为了去除、或基本上减少固定或相关噪声的效果，像素200被配置成用于以相关双采样(CDS)运行。 [0031] 在CDS中，在复位条件下进行第一次测量来测量复位电压(即，黑电平噪声偏移)，并且进行第二次测量来测量由光电二极管202响应于光电二极管202暴露至光线所产生的信号电压。复位电压可以被缓存至第一电容器224上，同时信号电压可以被缓存至第二电容器226上。电容器224和226上缓存的电压随后被读出。随后从复位电压减去信号电压(例如，通过在列信号处理电路108进行处理)，由此减轻与黑电平噪声偏移相关联的效果。在另一些示例中，是从信号电压减去复位电压。在任何一种情况下，CDS可以为相关噪声源提供校正，该相关噪声源是第一次测量和第二次测量两者中公共的。 [0032] 参照图2，光电二极管202的第一端子(例如，正极)可以耦合至施加至衬底的至少一部分的体电压V体块，光电二极管202形成于该衬底中。在一些实施例中，体电压V体块可以是接地信号或静态直流(DC)参考电压。光电二极管202的第二端子(例如，阴极)可以耦合至第一晶体管204的源极。在一些实施例中，第一晶体管204可以被称为传输门晶体管。 [0033] 第一晶体管204可以充当开关并且可以受控制信号TG控制，该控制信号被提供给第一晶体管204的栅极。控制信号TG可操作以ON(打开)或OFF(关闭)第一晶体管204，并且可以被称为传输门电压。第一晶体管204的漏极耦合至第二晶体管206的源极。在一些实施例中，第二晶体管206可以被称为复位晶体管。第二晶体管206的漏极可以耦合至第一电源电压V1，该第一电源电压有时被称为复位电压。第一电源电压V1可以是静态DC参考电压。第二晶体管206受控制信号RST控制，该控制信号有时被称为复位信号。控制信号RST被提供给第二晶体管206的栅极并且可操作以打开或关闭第二晶体管206。 [0034] 如图2的示例中所示，第二晶体管206的源极和第一晶体管204的漏极通过感测节点(SN)228耦合至第三晶体管208的栅极。换言之，第三晶体管208将其栅极连结至SN 228，该SN进而被连结至第二晶体管206的源极和第三晶体管204的漏极。此外，如图2中所示，光电二极管202可以可控地耦合至(例如，通过第一晶体管204)SN 228。 [0035] 第三晶体管208有时被称为第一源极跟随器晶体管或感测节点源极跟随器。由于第三晶体管208的栅极连结至SN 228，第三晶体管208受SN 228处电压(有时称为“感测节点电压”)的控制。第三晶体管的漏极耦合至第二电源电压V2，该第二电源电压有时被称为源极跟随器电压并且可以是静态DC参考电压。 [0036] 在一些实施例中，SN 228处的电压可以代表上述的复位电压或信号电压。例如，当在复位条件下进行该第一次测量(例如，用于将复位电压缓存至第一电容器224)时，SN 228处的电压可以代表复位电压(即，黑电平噪声偏移)。作为另一示例，当进行该第二次测量(例如，用于将信号电压缓存至第二电容器226)时，SN 228处的电压可以代表信号电压。 [0037] 第三晶体管208的源极(例如，在节点230处)通过第四晶体管210耦合至第三电源电压V3，该第四晶体管受控制信号BIAS(偏置)(有时称为偏置电压)的控制。例如，第三晶体管208的源极可以耦合至(例如，连结至)第四晶体管210的漏极；第四晶体管210的源极可以耦合至(例如，连结至)第三电源电压V3；并且控制信号BIAS可以被提供给第四晶体管210的栅极并且可操作以打开或关闭第四晶体管210。第四晶体管210可以被称为偏置晶体管，并且在一些实施例中，第三电源电压V3可以是地电压或静态DC参考电压。当第四晶体管210被打开时，它可以作为第三晶体管208的负载运行，并且第三晶体管208可以充当放大器(例如，缓存放大器)，此放大器可以将SN 228处的电压放大并在节点230处提供放大的电压。 [0038] 第三晶体管208的源极还通过第六晶体管214耦合至第五晶体管212的栅极，该第六晶体管受控制信号S1控制。控制信号S1被提供给第六晶体管214的栅极并且可操作以打开或关闭第六晶体管214。第五晶体管212的漏极耦合至第二电源电压V2，并且第五晶体管212的源极通过第七晶体管216耦合至第一列线VX。第五晶体管212可以充当放大器(例如，缓存放大器)，此放大器在第一列线VX上提供输出电压，该输出电压代表第五晶体管212的栅极与第六晶体管214的漏极之间的节点232(例如，存储节点或存储器节点)处的电压。在一些实施例中，第五晶体管212被称为第二源极跟随器(受节点232处的电压控制)，而第七晶体管216被称为第一读取晶体管或第一行选择晶体管。 [0039] 第七晶体管216受控制信号READ(读取)控制，该控制信号可操作以打开或关闭第七晶体管216。当第七晶体管216被打开时，它作为第五晶体管212的负载运行，并且第五晶体管212可以充当放大器，此放大器可以在第一列线VX上提供电压，该电压代表节点232处电压。这样，第五晶体管212和第七晶体管216可以充当放大器，此放大器具有连结至节点232的输入端和连结至第一输出节点240的输出端，该第一输出节点耦合至(例如，连结至)第一列线VX。如图2中所示，节点232可以可控地耦合(通过第六晶体管214)至节点230，而第五晶体管212可控地耦合(通过第七晶体管216)在节点232与输出线路VO之间。 [0040] 类似地，第三晶体管208的源极还通过第九晶体管220耦合至第八晶体管218的栅极，该第九晶体管受控制信号S2控制。控制信号S2被提供给第九晶体管220的栅极并且可操作以打开或关闭第九晶体管220。第八晶体管218的漏极耦合至第四电源电压V4(例如，静态DC参考电压)，并且第八晶体管218的源极通过第十晶体管222耦合至第一列线VX。第八晶体管218可以充当放大器(例如，缓存放大器)，此放大器在第一列线VX上提供输出电压，该输出电压代表第八晶体管218的栅极与第九晶体管220的漏极之间的节点234(例如，存储节点或存储器节点)处的电压。在一些实施例中，第八晶体管218被称为第三源极跟随器(受节点234处的电压控制)，而第十晶体管222被称为第二读取晶体管或第二行选择晶体管。 [0041] 第十晶体管222受控制信号READ2(读取2)控制，该控制信号可操作以打开或关闭第十晶体管222。当第十晶体管222被打开时，它作为第八晶体管218的负载运行，并且第八晶体管218可以充当放大器，此放大器可以在第一列线VX上提供电压，该电压代表节点234处电压。这样，第八晶体管218和第十晶体管222可以充当放大器，此放大器具有连结至节点234的输入端和连结至第二输出节点242的输出端，该第二输出节点耦合至(例如，连结至)第一列线VX。如图2中所示，节点234可以可控地耦合(通过第九晶体管220)至节点230，而第八晶体管218可控地耦合(通过第十晶体管222)在节点234与输出线路VO之间。 [0042] 应注意的是，第一列线VX耦合至传感器阵列102中的N列像素200中的给定列的每个像素200的输出端。第一列线VX上的电压的下限可以由列电流源238指示，该列电流源通过输出线路VO耦合至第一列线VX。在一些实施例中，输出线路VO和列电流源238可以包括在列信号处理电路108中。 [0043] 如图2中所示，节点232通过第一电容器224和第二电容器226耦合至节点234。具体地，第一电容器224的第一端子被连结至节点232；第一电容器224的第二端子连结至第二电容器226的第一端子；并且第二电容器226的第二端子被连结至节点234。在一些实施例中，比如在图2中所示的示例中，第五电源电压V5(例如，静态DC参考电压)被施加于第一电容器224的第二端子和第二电容器226的第一端子。在图2的示例中，第六晶体管214和第一电容器224被当做第一存储级，同时第九晶体管220和第二电容器226被当做第二存储级。 [0044] 在像素200运行过程中，以规定的方式打开和关闭晶体管204、206、208、210、212、214、216、218、220、和222。作为示例，定时和控制逻辑110可以使用控制信号TG、RST、BIAS、S1、S2、READ、和READ2以预定序列打开和关闭晶体管204、206、208、210、212、214、216、218、 220、和222。下面参照图3描述像素200运行的示例。 [0045] 图3示出了图2中所示的像素200的简化时序图300。时序图300示出了控制信号RST、TG、BIAS、S1、S2、READ和READ2。在图2和图3中所示的示例中，可以通过分别将相应的控制信号设置为LOW(低)电压或HIGH(高)电压来关闭或打开晶体管。然而，在另一些实施例中(例如，其中使用PMOS晶体管实现晶体管204、206、208、210、212、214、216、218、220、和222)，可以通过分别将相应的信号设置为高电压或低电压来关闭或打开晶体管。在一些示例中，可以由行选择逻辑104、列选择逻辑106、和定时和控制逻辑110中的至少一项将控制信号RST、TG、BIAS、S1、S2、READ和READ2提供给像素200。 [0046] 光电二极管202可以运行于至少三个状态，包括光电二极管复位、光电二极管集成、和光电二极管采样。当光电二极管202运行于复位状态(在图3中表示为“光电二极管复位”)时，分别通过控制信号TG和RST打开第一晶体管204和第二晶体管206。如图3中所示，在光电二极管复位过程中控制信号BIAS、S1、S2、READ和READ2被保持在低电压，由此关闭晶体管210、214、216、220、和222或将其保持关闭。 [0047] 响应于第一晶体管204和第二晶体管206被打开并且其他晶体管210、214、216、220、和222被关闭，光电二极管202被充电至反向偏置电压。这可以通过以下步骤完成：将光电二极管202的第二端子带到基本上等于第一电源电压V1减跨第一晶体管204的漏-源极电压降减跨第二晶体管206的漏-源极电压降的电压。光电二极管202的第二端子处的电压大于光电二极管202的第一端子处的电压(即，体电压V体块)，并且光电二极管202处于反向偏置模式。可这可以导致去除光电二极管202内聚集的电子-空穴对并且可以使得光电二极管 202的耗尽区变宽，由此提高下一电荷累积过程中的电荷收集效率。 [0048] 接着光电二极管复位之后，控制信号TG从高电压过渡至低电压，同时控制信号BIAS、S1、S2、READ、和READ2被保持在低电压。结果，第一晶体管204被关闭，同时晶体管210、214、216、220、和222被保持关闭状态。在图3中所示的示例中，当控制信号TG从高电压过渡至低电压时，第二晶体管206被控制信号RST保持打开。结果是，光电二极管202运行于集成状态(图3中表示为“光电二极管集成”)。由于第一晶体管204被关闭，光电二极管202被于像素200的剩余电路隔离并且被前向偏置，由此允许光生电荷在光电二极管202内聚集。 [0049] 虽然光电二极管202运行于集成状态，第四晶体管210第六晶体管214、和第九晶体管220可以分别被控制信号BIAS、S1、和S2打开。控制信号RST被保持高电平，同时控制信号TG被保持低电平。这会具有对第一电容器224和第二电容器226预先充电(在图3中表示为“电容器预充电”)的效果。接着第一电容器224和第二电容器226的预充电之后，控制信号BIAS、S1、和S2分别关闭第四晶体管210、第六晶体管214、和第九晶体管220。 [0050] 在第一晶体管224和第二晶体管226被预充电之后，第二晶体管206可以被控制信号RST关闭，由此复位SN 228(图3中表示为“SN复位”)。如图3的示例中所示，当控制信号RST从高电压过渡至低电压时，控制信号TG、BIAS、S1、S2、READ、和READ2被保持在低电压，由此将晶体管204、210、214、216、220、和222保持在关闭状态。响应于第二晶体管206被关闭且晶体管204、210、214、216、220、和222被保持在关闭状态，SN 228可以被设置于代表像素200的黑电平噪声偏移的电压。 [0051] 接着SN 228的复位之后，第四晶体管210和第六晶体管214分别被控制信号BIAS和S1打开，同时晶体管204、206、216、220、和222保持关闭。结果是，第三晶体管208可以放大SN228处的电压，并且可以将经放大的电压(例如，节点230处提供的)缓存至第一电容器224上作为上述的黑电平噪声偏移。将黑电平噪声偏移存储在第一电容器224中之后，第六晶体管214被控制信号S1关闭。这个步骤序列在图3中被表示为“样本复位电压”。在一些示例中，比如在图3中，将黑电平噪声偏移存储在第一电容器224之后，第四晶体管210继续保持打开。 [0052] 随后，在与光电二极管202中的电荷聚集相对应的代表性电压被采样并缓存至第二电容器226上的情况下发生光电二极管采样。换言之，在光电二极管采样过程中，上述信号电压被采样并缓存至第二电容器226上。具体地，第一晶体管204被控制信号TG打开预定的时间段T，同时晶体管206、214、216、220、和222保持关闭。结果，光电二极管202内聚集的电荷被传输至SN 228，因此SN可以被设置成与光电二极管202内的电荷聚集相对应的代表性电压。如图3中所示，第四晶体管210保持打开，同时第一晶体管204保持关闭预定时间段T。 [0053] 电荷传输至SN 228之后，第一晶体管被控制信号TG关闭。随后，第九晶体管220被控制信号S2打开，同时晶体管204、206、214、216、220、和222保持关闭。结果是，第三晶体管208可以放大SN 228处的电压，并且可以将经放大的电压(例如，节点230处提供的)缓存至第二电容器226上作为上述的信号电压。信号电压存储至第二电容器226中之后，第九晶体管220和第四晶体管210分别被控制信号S2和BIAS关闭。这个步骤序列在图3中被表示为“样本信号电压”。 [0054] 需要将被缓存至第一电容器224和第二电容器226的电压驱动至第一列线VX。换言之，需要将跨第一电容器224和第二电容器226的电压读出。这样，在缓存黑电平噪声偏移和信号电压之后，通过控制第七晶体管216和第十晶体管222的运行将这些电压驱动至第一列线VX。控制信号READ和READ2分别可以打开第七晶体管216和第十晶体管222。在一些实施例中，控制信号READ和READ2可以被称为行选择信号并且可以由行选择逻辑104提供。 [0055] 如图3中所示，通过打开第七晶体管216将被缓存至第一电容器224的黑电平噪声偏移读出，同时将晶体管204、206、210、214、220、和222保持在关闭状态。在这个阶段，第五晶体管212(即，第二源极跟随器)可以充当放大器，此放大器在第一列线VX上提供输出电压，该输出电压代表黑电平噪声偏移。类似地，通过打开第十晶体管222将被缓存至第二电容器226的信号电压读出，同时将晶体管204、206、210、214、216、和220保持在关闭状态。在这个阶段，第八晶体管218(即，第三源极跟随器)可以充当放大器，此放大器在第一列线VX上提供输出电压，该输出电压代表信号电压。如图2中所示，在第一列线VX上读出的电压(例如，复位电压和信号电压)可以被放大器236放大，该放大器可以包括在列信号处理电路108中。这个步骤序列在图3中被表示为“读出复位和信号电压”。 [0056] 如上文关于图1所描述的，卷帘快门读出器可以用于传感器阵列102的像素114的读出。在这种实施例中，在对传感器阵列102的第i行的行访问阶段，可以通过提高行选择信号(例如，控制信号READ和/或控制信号READ2)来选择第i行的像素200。这可以允许第i行至的每个像素200的第七晶体管216和第十晶体管222将其对应的源极跟随器212和218连接至第一列线VX。可以例如从左到右顺序地读出第i行的像素200的复位电压和信号电压。在完成读出时，第i行的每个像素200的电容器224和226可以用于在其上缓存新的电压，例如在第i行的下一行访问阶段。 [0057] 基于像素200的上述操作，代表复位电压的SN 228处的电压的输出信号传播路径包括第一源极跟随器208、对第一电容器224充电、随后对第一电容器224放电、第二源极跟随器212、和充当第二源极跟随器212的负载的第七晶体管216。类似地，代表信号电压的SN 228处的电压的输出信号传播路径包括第一源极跟随器208、对第二电容器226充电、随后对第二电容器226放电、第三源极跟随器218、和充当第三源极跟随器218的负载的第十晶体管 222。 [0058] 在这两种情况下，输出信号传播路径向读出至第一列线VX上的电压引入与电源电压V1、V2、V3、V4、和V5相关联的电源噪声、与控制信号S1、S2、READ、和READ2相关联的控制信号噪声、与电容器224和226相关联的kTC噪声、以及与源极跟随器208、212、和218相关联的RTS噪声。像素200中的这些噪声源可以造成像素200的噪声基底。 [0059] 另外，源极跟随器208、212、和218中的每一个上发生的漏-源极电压降可以减小像素200的动态范围。源极跟随器208、212、和218给予沿上述信号路径传播的电压的增益可以进一步减小像素200的该动态范围。 [0060] 甚至进一步，像素200的功耗会至少部分由于电容器224和226具有大电容值并且在像素200操作过程中被充电和放电(例如，如上文关于图3所描述的)而较高。作为示例，电容器224和226可以具有约5皮法(fF)与约30fF之间的电容(例如，当像素200具有小于约10微米的尺寸时)。作为另一示例，电容器224和226可以具有高达150fF的电容(例如，当像素200具有大于或等于约10微米的尺寸时)。 [0061] 像素200的高噪声基底、低功耗、和减小的动态范围(例如，相对于卷帘快门像素)可以是像素200固有的，并且可以导致像素200对其中期望低功率运行模式和低噪声基底的某些应用或环境(例如，在微光条件下)无效。例如，在微光条件下，可以期望假定光生信号(例如，信号电压)的振幅)大于像素200的噪声基底，从而使得可以实现足够的信噪比(SNR)[0062] 一种用于提高SNR(例如，在微光条件下)的方法是使传感器阵列102具有长曝光时间(例如，大于约5毫秒)，从而提高光电二极管202所捕捉到的光子数量。然而，当传感器阵列102的像素114经受长曝光时间时，长曝光时间所导致的图像模糊会超过卷帘快门运动伪影(例如，摇动、偏斜、污迹、和部分曝光，全局快门传感器被设计用来抑制这些的)。总体上，当暴露时间大于约5毫秒时模糊的伪影变得可察觉。另外或可选地，在沿信号传播路径的噪声减小的情况下通过进行低噪声读出可以提高SNR(例如，在微光条件下)，由此减小像素200的噪声基底。 [0063] 一些全局快门图像传感器通过在SN 228具有可开关的传感器可以实现低噪声读出，该SN具有可切换的电容-电压-偏离(CVF)。然而，这种方式需要用于SN 228处的附加电容器和开关的附加芯片固定资产(即，额外面积)。另外，具有可开关的CVF的像素200提高了功耗(例如，由于附加电路)。这样，这些方式会导致像素200对其中期望低功率运行模式和低噪声基底(例如，约1到2个电子)的某些应用或环境无效。 [0064] 图4A和图4B根据实施例示意性地展示了一种电路400，该电路包括具有CMOS架构的像素、第一可控切换元件401、第二列线VX2、和控制器406。图2、图4A和图4B中的相应数字和符号一般指相应的零件；为了简洁，参照了上文关于图2给出的描述。在一些实施例中，图1中所示的传感器阵列102的每个像素114可以由图4A和图4B中所示的CMOS像素实现，同时第一可控切换元件401和控制器406可以包括在列信号处理电路108或列选择逻辑106中。电路400可以用于数字图像系统100，从而在某些应用或环境下(例如，在微光条件下)实现低噪声基底(例如，约1个电子与约2个电子之间)、低功耗、和高动态范围。 [0065] 传感器阵列102的像素114可以运行于第一模式或(不同于该第一模式的)第二模式。作为示例，像素114的该第一模式可以是全局快门模式，在该全局快门模式下，图像被传感器阵列102的所有像素114同时捕捉到。另一方面，第二模式可以是卷帘快门读出模式，在该卷帘快门读出模式下，传感器阵列102的像素114中所存储的电荷被对称地读出(例如，以逐行的方式，如上文关于图2和图3所描述的)。 [0066] 第一可控切换元件401可以受控制器406控制并且被配置成用于当像素114运行于第一模式时将第四晶体管210的源极耦合至第三电源电压V3。当像素114运行于第二模式时，第一可控切换元件401可以被配置成用于将第四晶体管210的源极从第三电源电压V3解耦合并相反将第四晶体管210的源极耦合至输出线路VO(或耦合至列电流源238)。更详细地，响应于传感器阵列102的像素114运行于第一模式，第一可控切换元件401可以被配置成用于将第四晶体管210的源极耦合至第三电源电压V3并将四晶体管216和222的源极耦合至输出线路VO(或耦合至列电流源238)。另一方面，响应于传感器阵列102的像素114运行于第二模式，第一可控切换元件401可以被配置成用于将第四晶体管210的源极耦合至输出线路VO(或耦合至列电流源238)并将晶体管216和222的源极从输出线路VO(或从列电流源238)解耦合。 [0067] 在图4A和图4B中所示的示例中，第一可控切换元件401包括第一开关402和第二开关404，该第一开关和第二开关使得：当像素114运行于第一模式和第二模式时分别能够将第四晶体管210的源极耦合至第三电源电压V3并耦合至输出线路VO(或耦合至列电流源238)。第一开关402和第二开关404中的每一个可以是可编程开关。第一开关402和第二开关 404可以通信地耦合至控制器406。控制器406可以被配置成用于：响应于传感器阵列102的像素114在第一模式与第二模式之间的切换操作，改变(例如，使用控制信号GS)第一开关 402和第二开关404中的每一个的位置。 [0068] 第一开关402的第一端子402a可以通过第二列线VX2耦合至传感器阵列102中的N列像素114中的给定的一列中的每个像素114的第四晶体管210的源极。第二列线VX2可以被称为电压源线路，因为第一开关402的第二端子402b可以响应于像素114运行于第一模式(例如，如图4A中所示)而耦合至(例如，连结至)第三电源电压V3。另一方面，响应于像素114运行于第二模式(例如，如图4B中所示)，第一开关402的第二端子402b可以耦合至(例如，连结至)输出线路VO(或至列电流源238)。 [0069] 第二开关404的第一端子可以通过第一列线VX耦合至传感器阵列102中的N列像素114中的给定的一列中的每个像素114的晶体管216和222的源极。响应于像素114运行于第一模式(例如，如图4A中所示)，第二开关404的第二端子404b可以耦合至输出线路VO(或至列电流源238)。另一方面，响应于像素114运行于第二模式(例如，如图4B中所示)，第二开关 404可以被配置成打开。这样，如图4B中所描绘的，在第二模式下，输出线路VO(或列电流源 238)可以被从第一列线VX并从晶体管216和222的源极解耦合。相反，输出线路VO(或列电流源238)可以通过第二列线VX2耦合至传感器阵列102中的N列像素114中的给定的一列中的每个像素114的第四晶体管210的源极。 [0070] 图5根据实施例示出了图4A和图4B中所示的电路400的简化时序图500。当传感器阵列102的像素114运行于第一模式时，控制器406将控制信号GS设置为第一电平(例如，高电压)并将控制信号GS提供给第一开关402和第二开关404。在一些实施例中，将控制信号GS设置为第一电平可以由传感器阵列102的像素114运行于第一模式或向第一模式的切换操作触发。响应于接收到具有第一电平的控制信号GS，第一开关402通过第二列线VX2将这N列像素114中的给定一列中的每个像素114的第四晶体管210的源极耦合至第三电源电压V3(例如，如图4A中所示)。另外，第二开关404将输出线路VO(或列电流源238)通过第一列线VX耦合至这N列像素114中的给定一列中的每个像素114的读取晶体管216和222的源极。这样，电路400具有图4A中所示的安排。根据图3中所示的时序图，控制信号TG、RST、BIAS、S1、S2、READ、和READ2被提供给图4A中所示的电路安排。这样，图4A中所示的电路400被配置成如上文关于图2和图3所描述地运行。为了简洁，参照了上文关于图2和图3的描述。 [0071] 另一方面，当传感器阵列102的像素114运行于第二模式时，控制器406将控制信号GS设置为不同于该第一电平的第二电平(例如，低电压)。具有该第二电平的控制信号GS被提供(例如，由控制器406)给第一开关402和第二开关404。在一些实施例中，将控制信号GS设置为第二电平可以由传感器阵列102的像素114运行于第二模式或向第二模式的切换操作触发。响应于接收到具有该第二电平的控制信号GS，第一开关402将第四晶体管210的源极耦合至输出线路VO(或耦合至列电流源238)，同时第二开关404将输出线路VO(或列电流源238)从第一列线VX(例如，如图4B中所示)解耦合。这样，第三电源电压V3不再被连结至第四晶体管210的源极。此外，读取晶体管216和222不再连结至输出线路VO(或连结至列电流源238)。 [0072] 参照图5，当传感器阵列102的像素114运行于第二模式，控制信号READ和READ2被保持在低电压，由此将源极跟随器212和218的输出端从该第一列线VX断开。另外，控制信号S1和S2被保持在低电压，从而有效地将电容器224和226从第三晶体管208的输出端(即，第一源极跟随器)断开。这样，图4B中所示的电路400可以作为4T CMOS像素运行，其中，用于复位、显示、和读出的晶体管是第一晶体管204、第二晶体管206、第三晶体管208、和第四晶体管210(该第四晶体管充当4T CMOS像素的读取使能晶体管)。 [0073] 在图4B中所示的电路400中，光电二极管202运行于复位状态、集成状态、和采样状态。当光电二极管202运行于复位状态(在图5中表示为“光电二极管复位2”)时，分别通过控制信号TG和RST打开第一晶体管204和第二晶体管206。如图5中所示，控制信号BIAS被保持在低电平，由此将第四晶体管210关闭或保持其关闭。响应于第一晶体管204和第二晶体管206打开并且第四晶体管210关闭，光电二极管202被充电至反向偏置电压，如上文关于图3中的“光电二极管复位”所描述的。 [0074] 在光电二极管复位之后，通过使用控制信号TG关闭第一晶体管204，光电二极管202运行于集成状态(图5中表示为“光电二极管集成2”)，由此将光电二极管202与剩余的电路电学地隔离。在图5中所示的示例中，当控制信号TG从高电压过渡至低电压时，第二晶体管206被控制信号RST保持打开并且第四晶体管210被控制信号BIAS保持关闭。第一晶体管 204被关闭、第二晶体管206打开、并且第四晶体管210关闭的结果是，光电二极管202可以被前向偏置，由此允许光电二极管202聚集光生电荷。 [0075] 当光电二极管202运行于集成状态时，第二晶体管206可以被控制信号RST关闭，由此复位SN 228(图5中表示为“SN复位2”)。应注意的是，当SN 228被复位时，晶体管204和210保持关闭。换言之，响应于第二晶体管206被关闭且晶体管204和210保持关闭，SN 228可以被设置于代表电路400中像素的黑电平噪声偏移的电压。 [0076] 在光电二极管集成过程中和复位SN 228之后，第四晶体管210可以被控制信号BIAS打开(例如，使控制信号BIAS从低电压过渡至高电压)。如图5中所示，当第四晶体管210被打开时，第一晶体管204和第二晶体管206保持关闭。结果是，第三晶体管208可以放大SN 228处的电压，并且可以将经放大的电压(例如，节点230处提供的)读出至第二列线VX2上作为黑电平噪声偏移。将黑电平噪声偏移读出至第二列线VX2之后，第四晶体管210可以被控制信号BIAS关闭。这个步骤序列在图5中被表示为“黑电平读出2”。 [0077] 光电二极管集成之后，在与光电二极管202中的电荷聚集相对应的代表性电压被读出至第二列线VX2的情况下发生光电二极管采样。具体地，第一晶体管204被控制信号TG打开预定时间T，同时第二晶体管206和第四晶体管210保持关闭。结果，光电二极管202内聚集的电荷可以被传输至SN 228，结果是将SN 228设置在代表光电二极管202内聚集的电荷的电压。第四晶体管210随后被控制信号BIAS打开。如图5中所示，当第四晶体管210被打开时，第一晶体管204和第二晶体管206保持关闭。这样，第三晶体管208放大SN 228处的电压，并且可以将经放大的电压(例如，节点230处提供的)读出至第二列线VX2上作为信号电压。将黑电平噪声偏移读出至第二列线VX2之后，第四晶体管210可以被控制信号BIAS关闭。这个步骤序列在图5中被表示为“信号电压读出”。 [0078] 基于图4B中所示的电路400的上述操作，代表复位电压和信号电压的SN 228处电压的输出信号传播路径包括充当第一源极跟随器208的负载的第一源极跟随器208和第四晶体管210。结果是，晶体管212、214、216、218、220、222和电容器224和226被从输出信号传播路径排除。结果是，与控制信号S1、S2、READ、和READ2相关联的控制信号噪声、与电容器224和226相关联的kTC噪声、以及与源极跟随器208、212、和218相关联的RTS噪声可以被从读出至第二列线VX2的输出信号减少或排除。在微光条件下，这可以允许减少像素114的噪声基底并提高其动态范围。此外，通过将电容器224和226从输出信号传播路径排除，规避了对电容器的充电和放电，由此减少了当电路400运行于第二模式时其功耗。甚至进一步，与上文相对于图2所描述的可开关CVF方案相比，这些效果是用减少的电路架构实现的。 [0079] 电路400及其操作方法可以有用于下述条件(例如，微光情形下)下：运动模式(并且不是卷帘快门效果)是主要运动伪影的条件下，以及传感器阵列102的每个像素114会需要具有低噪声基底、低功耗、和高动态范围的条件下。换言之，从全局快门模式到卷帘快门读出模式的切换操作可以产生更高的微光灵敏度，而不会留下数字成像系统100易受卷帘快门伪影的影响。此外，针对需要数字成像系统100处于低功率空闲状态的应用，在卷帘快门读出模式中电路400的功耗极大地减小会是有利的。 [0080] 图6示意性地展示了一种电路600，该电路包括具有CMOS架构的像素、单个列线VX1、第二可控切换元件602、和控制器406。电路600可以用于数字图像系统100，从而在某些应用或环境下(例如，在微光条件下)实现低噪声基底(例如，约1个电子与约2个电子之间)、低功耗、和高动态范围。然而，与图4中的电路400相比，电路600在不使用第二列线VX2的情况下实现这些效果。相反，电路600包括第二可控切换元件602，该第二可控切换元件通信地耦合至控制器406。与第一可控切换元件401类似，第二可控切换元件602被配置成用于：当像素114运行于第一模式和第二模式时，分别将第四晶体管210的源极耦合至第三电源电压V3并耦合至输出线路VO(或耦合至列电流源238)。 [0081] 第二可控切换元件602可以是可编程式开关，并且控制器406可以被配置成用于改变第二可控切换元件602的位置(例如，通过使用控制信号GS)。第二可控切换元件602可以具有第一位置和第二位置。在第一位置，第二可控切换元件602的第一端子耦合至第一列线VX1，同时第二可控切换元件602的第二端子耦合至第三电源电压V3。在第二位置，第二可控切换元件602的第一端子继续耦合至第一列线VX1，同时第二可控切换元件602的第二端子被从第三电源电压V3解耦合并反而被耦合至输出线路VO(或耦合至列电流源238)。图6将第二可控切换元件602的第一位置示为虚线并将第二可控切换元件602的第二位置示为实线。控制器406可以被配置成用于：响应于传感器阵列102的像素114运行于第一模式或第二模式，切换第二可控切换元件602的位置。 [0082] 返回参照图3，要注意的是，将复位电压和信号电压缓存至电容器224和226上(被表示为“样本复位电压”和“样本信号电压”)以及这些电压的读出(被表示为“读出复位电压和信号电压”)不是并行的或同时的。这样，在不影响像素200的运行的轻下，可以在对复位电压和信号电压进行缓存的过程中将读取晶体管216和222的源极从输出线路VO(或列电流源238)解耦合，只要在缓存过程中第四晶体管210的源极被耦合至第三电源电压V3。此外，在不影响像素200的运行的情况下，可以在将这些电压读出的过程中将第四晶体管210的源极从第三电源电压V3解耦合，只要在读出过程中读取晶体管216和222的源极被耦合至输出线路VO(或列电流源238)。 [0083] 基于这种观察，第二可控切换元件602可以被配置为：当复位电压和信号电压分别被缓存至电容器224和226上时，运行于第一位置(即，图6中所示的虚线)。另一方面，当传感器102的像素114仍运行于第一模式时，第二可控切换元件602可以被配置成：当被缓存至电容器224和226的电压被读出时，运行于第二位置(即，图6中的实线)。在缓存和读出两个阶段中，当传感器阵列102的像素114运行于第一模式时，将与图3中所示的那些类似的控制信号提供给电路600。这样，当传感器阵列102的像素114运行于第一模式时，电路600如上文关于图2和图3所描述地运行。 [0084] 然而，当传感器阵列102的像素114运行于第二模式时，将与图5中所示的那些类似并被标记为“针对第二模式的时序图”的控制信号提供给电路600。此外，当传感器阵列102的像素114运行于第二模式时，第二可控切换元件602可以被配置成只运行于第二位置。由于控制信号READ和READ2被保持在低电压，晶体管212和218的输出端被从第一列线VX断开。另外，由于控制信号S1和S2被保持在低电压，电容器224和226被有效地从第三晶体管208的输出端解耦合。这样，晶体管212、214、216、218、220、222和电容器224和226被从输出信号传播路径排除。结果是，电路600可以如上关于图4B和图5该地运行。 [0085] 与图4B中所示的电路400类似，与控制信号S1、S2、READ、和READ2相关联的控制信号噪声、与电容器224和226相关联的kTC噪声、以及与源极跟随器208、212、和218相关联的RTS噪声可以被从读出至第一列线VX1的输出信号减少或排除。在微光条件下，这可以允许减少像素114的噪声基底并提高其动态范围。此外，通过将电容器224和226从输出信号传播路径排除，规避了对电容器的充电和放电，由此减少了当电路400运行于第二模式时其功耗。甚至进一步，与上文相对于图2所描述的可开关CVF方案相比，这些效果是用减少的电路架构实现的。 [0086] 电路600及其操作方法可以有用于下述条件(例如，微光情形下)下：运动模式(并且不是卷帘快门效果)是主要运动伪影的条件下，以及传感器阵列102的每个像素114需要具有低噪声基底、低功耗、和高动态范围的条件下。换言之，从全局快门模式到卷帘快门读出模式的切换操作可以产生更高的微光灵敏度，而不会留下数字成像系统100易受卷帘快门伪影的影响。此外，针对需要数字成像系统100处于低功率空闲状态的应用，在卷帘快门读出模式中电路400的功耗极大地减小会是有利的。 [0087] 如图4A、图4B和图6中所示，电路400和600包括耦合至第一源极跟随器208的光电二极管202(例如，用针固定的二极管)，该第一源极跟随器具有分别被开关(例如，晶体管214和220)与存储电容器224和226隔离的输出端(例如，节点230)。此外，存储电容器224和 226中的每一个具有相应的输出级。具体地，存储电容器224具有包括晶体管212和216并具有输出节点240的输出级，同时存储电容器226具有包括晶体管218和222并具有第二输出节点242的输出级。应注意的是，虽然在电路400和600的背景下描述了可控切换元件401和 602，可以通过各种不同的方式安排电容器224和226，以及晶体管212、214、216、218、220、和 222。本公开中所提出的方案(例如，具有可控切换元件，被配置成用于：当像素运行于第一模式和第二模式时，分别将偏置晶体管的源极耦合至电源电压并耦合至列电流源)可以应用于任何这种变体，只要存在具有以下各项的用针固定的光电二极管：感测节点源极跟随器、被开关与感测节点源极跟随器的输出端隔离并具有其自己的输出级的存储电容。 [0088] 根据实施例，一种电路包括：第一源极跟随器，该第一源极跟随器被配置成受第一节点处电压控制；光电二极管，该光电二极管可控地耦合至该第一节点；以及偏置晶体管，该偏置晶体管被配置成受偏置电压的控制。该偏置晶体管具有耦合至该第一源极跟随器的输出端的第一端子。该电路另外包括：存储节点，该存储节点可控地耦合至该第一源极跟随器的该输出端；以及放大器，该放大器可控地耦合于该存储节点与输出线路之间。该电路中还包括可控切换元件，该可控切换元件被配置成用于响应于像素运行于第一模式而将该偏置晶体管的第二端子耦合至电源电压，并且响应于该像素运行于第二模式而将该偏置晶体管的该第二端子耦合至该输出线路。 [0089] 根据实施例，一种操作电路的方法包括：使用第一节点处的电压控制第一源极跟随器；并且响应于像素从第一模式到第二模式切换操作：将电容器的端子从该第一源极跟随器的输出端解耦合；并且将第二源极跟随器的输出端从输出线路解耦合，该第二源极跟随器可控地耦合于该电容器的该端子与该输出线路之间。该方法进一步包括：将偏置晶体管的源极耦合至该输出线路。该偏置晶体管的漏极被连结至该第一源极跟随器的该输出端。该方法另外包括：使用该偏置晶体管作为开关对该第一源极跟随器的该输出端执行读取操作，该开关被配置成用于将该第一元件跟随器的该输出端耦合至该输出线路。 [0090] 根据实施例，一种电路包括：光电二极管；第一源极跟随器，该第一源极跟随器受感测节点处的电压控制；以及传输门晶体管，该传输门晶体管被配置成用于从该光电二极管向该感测节点传输电荷。该电路还包括：偏置晶体管，该偏置晶体管具有耦合至该第一源极跟随器的输出端的第一端子；第二源极跟随器，该第二源极跟随器耦合至该第一源极跟随器的该输出端并受其控制；以及电容器，该电容器可控地耦合于该第一源极跟随器的输出端与该第二源极跟随器之间。该电路另外包括：可控切换元件，该可控切换元件被配置成用于：响应于像素运行于第一模式而将该偏置晶体管的第二端子耦合至电压源线路，并且响应于该像素运行于第二模式而将该偏置晶体管的该第二端子耦合至电流源。 [0091] 本领域技术人员将进一步理解的是，结合在此所公开的实施例描述的各示意性逻辑块、模块、电路、和算法可以被实现为电子硬件、存储在存储器中或另一计算机可读介质中并被处理器或其他处理设备执行的指令、或两者的组合。在此所描述的设备和处理系统可以用于任何电路、硬件部件、集成电路(IC)、或IC芯片(作为示例)。在此所公开的存储器可以是任何类型或尺寸的存储器并且可以被配置成用于存储任何类型的期望信息。为了清楚地展示这种可交换性，上文已经总体上就各示意性部件、块、模块、电路、和步骤的功能对其进行了描述。如何实现这种功能取决于具体应用、设计选择、和/或对总体系统施加的设计限制。技术人员可以对每个具体应用以不同方式实现所描述的功能，但此类实现决策不应当被理解为造成背离本实用新型的范围。 [0092] 各示意性逻辑块、模块、以及结合在此所公开实施例描述的电路可以用以下各项实现或执行：处理器、数字信号处理器(DSP)、和专用集成电路(ASIC)、现场可编程门阵列(FPGA)或其他可编程逻辑器件、分离式门或晶体管逻辑、分离式硬件部件、或其被设计成用于执行在此所描述的功能的任何组合。处理器可以是微处理器，但在替代方案中，处理器可以是任何常规处理器、控制器、微控制器、或状态机。处理器还可以被实现为计算设备的组合，例如，DSP与微处理器的组合、多个微处理器、一个或多个微处理器结合DSP内核、或任何其他这种配置。 |
||||||
QQ群二维码
意见反馈
意见反馈