利用共模低灵敏度差动偏移比较器的五元接收机/

本发明总体上涉及信号和数据传输技术，并且更为特别地，涉及 多电平编码和编码数字信号向等效二进制数的转换。

以高频速率，诸如4×109比特/秒的典型速率的数据信号传输，可 产生若干问题。以这种高频速率，线路损耗比较高。其次，电磁干扰 (EMI)通常较高。高线路损耗和高EMI往往是高频数据传输速率不期 望的结果。相反，当时钟功率比较低时抖动往往趋于严重。但是，增 加的时钟功率水平往往与比较高的高频数据传输速率相对应。因此， 试图实现比较低的线路损耗和减少的EMI，连同减少的抖动，看来与 所采用的常规信号传输技术存在矛盾。

因此，需要综合考虑，在同时实现减少的抖动时，能够实现比较 低的线路损耗和减少的EMI。一种技术包含使用多电平信令方案。

提供一种系统用于将多电平编码数字信号转换为一个等效二进制 数。一种差动比较器系统用于比较差动输入信号以便提取多电平编码。

按照本发明的一个方面，提供一个信号转换器用于将多电平编码 的数字信号转换为一个等效二进制数。该信号转换器包括一个参考电 压发生器，多个差动比较器，错误恢复电路系统，以及信号转换电路 系统。运行该参考电压发生器产生多个逐渐增大的差动参考电压。运 行多个差动比较器将差动输入电压与参考电压进行比较，并分别在输 入电压大于参考电压时获得具有第一逻辑意义的差动输出电压，在输 入电压小于参考电压时获得具有第二逻辑意义的差动输出电压。此外， 每个比较器具有一个偏移输入电压。错误恢复电路系统被配置为从差 动比较器接收差动输出电压，并运行该错误恢复电路系统借助边缘检 测恢复时钟并产生一个恢复的时钟信号。信号转换电路系统与错误恢 复电路系统和几个差动比较器耦合，并运行该信号转换电路系统将差 动输出电压转换为一个三比特等效二进制数。

按照一个方面，提供一个信号转换器用于将多电平编码数字信号 转换为一个等效二进制信号。该信号转换器包括一个参考电压发生器， 多个四输入差动比较器，定时恢复电路系统，和信号转换电路系统。 运行参考电压发生器产生多个逐渐增大的差动参考电压。多个差动比 较器各自运行将差动输入电压的幅度与逐渐增大的差动参考电压中专 用的一个电压的幅度进行比较，并在差动输入电压的幅度大于差动参 考电压的幅度时获得具有第一逻辑意义的差动输出电压，而在差动输 入电压的幅度小于差动参考电压的幅度时获得具有第二逻辑意义的差 动输出电压。每个比较器具有一个偏移输入电压。定时恢复电路系统 被配置为从各差动比较器接收差动输出电压，并运行该定时恢复电路 系统借助边缘检测推导出一个时钟并产生一个恢复的时钟信号。信号 转换电路系统与定时恢复电路系统和几个差动比较器耦合，并运行信 号转换电路系统将差动输出电压转换为一个等效二进制数。

按照本发明的另一方面，提供一种方法用于将一个(N+1)电平编 码数字信号转换为一个等效二进制信号。该方法包括：产生N个逐渐 增大的差动参考信号；将该(N+1)个电平差动输入信号与N个参考信 号进行比较；对于每个经比较的N个参考信号，在输入信号大于参考 信号时获得一个具有第一逻辑意义的差动输出信号，而在输入信号小 于参考信号时获得一个具有第二逻辑意义的差动输出信号；通过边缘 检测N个差动输出信号产生一个时钟以便恢复一个时钟信号；并将N 个差动输出信号转换为一个等效二进制信号。

下面参照下列附图说明本发明的优选实施例。

图1为按照本发明构思的用于将五电平差动输入信号与四个独立 的差动参考电压进行比较的一个电压比较电路和部分方框图的说明。

图2为对应于图1中方框之一的并被配置成产生四个差动参考电 压的参考电压发生电路系统的电路简图。

图3为对应于图1中方框之一的并被配置成实现时钟恢复的边缘 检测电路系统的电路简图。

图4为说明五个可能的差动输入电压和由图2的参考电压发生电 路系统产生的四个差动参考电压的第一模拟图表的曲线。

图5为说明图1的差动比较器的四个输出的第一模拟图表的曲线。

图6为说明差动比较放大器的两个连续放大级的第一级的第一模 拟图表的曲线。

图7为说明差动比较放大器的两个连续放大级的第二级的第一模 拟图表的曲线。

图8为重复图7第二级放大的差动比较放大器信号的第二模拟图 表的曲线。

图9为示出来自差动时延的一个冲击(one-shot)“异或”(XOR) 输出的第二模拟图表的曲线。

图10为示出由图3的电路系统实现的总恢复时钟的第二模拟图表 的曲线。

图11为图10的恢复的时钟信号和进一步说明由恢复的时钟信号 驱动的四个锁存输出的曲线。

图12示出通过转换四比特比较器输出产生的三比特等效二进制数 的曲线，四比特比较器输出包括用于供给两个缓存器和一个“异或” (XOR)门的图11的四个驱动锁存器。

提交本发明的这份公开文件是为了推动美国专利法的立法目的“促 进科学和有用技术的进步”(第1条，第8节)。

在此公开了将一个五电平编码数字信号转换为一个等效二进制数 的一种方法和一种装置。在下面的说明中，列出许多具体细节以便提 供对本发明完整的理解。但显然对本领域的普通技术人员来说，实施 本发明不需要采用具体细节。在其它情况下，没有详细地说明公知的 材料和方法以避免使本发明难于理解。

图1说明一个电压比较电路和部分方框图，它们由附图标记10表 示并用于按照本发明的构思将一个五电平差动输入信号与四个独立的 差动参考电压进行比较。一对输入引线12和14将一个差动输入电压 传送给四个差动比较电路16，18，20和22中的每一个。每个差动比 较电路16，18，20和22包括一个共模低灵敏度偏移比较器24，一个 第一比较放大器26和一个第二比较放大器28。差动比较电路16，18， 20和22经共模低灵敏度差动偏移比较器24这样配置，即将经输入引 线12和14传送的一个五电平差动输入信号与由参考电压发生器30产 生的四个独立的差动参考电压进行比较。产生四个差动参考电压将逐 渐增大的差动参考电压分别传送至比较电路16，18，20和22。这些 逐渐增大的差动参考电压被配置为是五个可能的差动输入电压幅度的 中间值。图4说明与一个用于说明五电平差动输入信号中的各电平的 阶梯示意性差动输入信号相重叠的差动参考电压中的每个电压。

比较电路16，18，20和22包括比较放大器26和28，它们分级 地放大来自各电路的输出信号。这些输出信号被输入至信号转换电路 系统33的相应的锁存器46，48，50和52。锁存器46和50被配置为 供给一个“异或”(XOR)门56；而锁存器48和52被分别供给专用 的缓存器54和58。缓存器54和58以及“异或”门56合作将四个一 比特比较器输出转换为三比特等效二进制数。如下所述图12说明这种 转换。

如图1所示，一个差动输入电压经输入引线12和14传送给各比 较电路16-20的比较器24。此外，一个差动参考电压从参考电压发生 器30传送至各比较电路16-20的比较器24。比较器24获得一个差动 输出电压，该电压具有提供给比较器24的输入信号差动NMOS对和参 考输入差动NMOS对的相等的偏置电流。输入差动电压幅度ΔI＝V(I)- V(IN)与参考差动电压幅度ΔR＝V(R)-V(RN)相比较，在此ΔI为由输入引 线12和14提供的输入差动电压幅度，而ΔR为从参考电压发生器30输 入给各比较器24的参考差动电压幅度。如果差动输入电压幅度大于差 动电压幅度，ΔI＞ΔR，差动输入电压幅度将为正，ΔZ＝V(Z)-V(ZN)＞0。

比较器24用低增益NMOS差动对实现，使得输入和参考NMOS差动 对都不是饱和的，即全部四个差动NMOS晶体管在MOSFET饱和状态下运 行。此外，输入信号的共模电压不需要与参考电压的共模电压相同。

一个正偏置的差动比较器输入信号(PBIASdc)经输入引线60输入 错误恢复电路系统32和锁存器46-52。一个负偏置偏移比较器输入信 号(NBIASoc)经输入引线62输入给比较电路16-22的比较器24，26和 28。一个负偏置的差动比较器输入信号(NBIASdc)经输入引线64输 入给锁存器46-52。

为响应电压比较电路10的运行，一个三比特二进制输出信号产生 在输出引线对34/36，38/40，和42/44之间，这些输出引线对对应于 在引线12和14输入的五电平差动输入信号。

图2说明一个用于(图1的)参考电压发生电路系统30的电路简 图。更为特别地，电路系统30包括形成一个分压器电路的电阻器梯。 一个输入信号经输入引线66从错误恢复电路系统32接收(见图1)。 配置电阻器R1-R5的串联排列以分别在输出引线68-71产生四个差动 参考电压。按照本领域已公知的电路装置这种差动参考电压产生逐渐 增大的差动参考电压。

图3为包括错误恢复电路系统32(见图1)的边缘检测电路系统 的电路简图。错误恢复电路系统是一个防止共模噪声的差分逻辑电路。 错误恢复电路系统32被配置以借助边缘检测恢复时钟实现时钟恢复。 错误恢复电路系统32包括缓存器72-75，“异或”(XOR)门76-79， 和四输入NAND门80，82和84。NAND门80和82的输出信号输入给NAND 门84。NAND门84在输出引线86和88产生一对包括逻辑正(LP)和 逻辑负(LN)的输出信号。

错误恢复电路系统32经输入引线对92/94，94/96，98/100，102/104 和106/108分别从(图1的)各差动比较电路16，18，20和22接收 输入信号。相应的输出信号从输出引线86和8 8传送给(图1的)各 锁存器46，48，50和52。

如图1所示，错误恢复电路系统32借助边缘检测实现时钟恢复。 更为特别地，四个放大的比较电路16-22中的每个电路被延迟并与原 始放大的比较值“异或”运算。于是，在四个放大的比较电路16-22 的每个上实现“一个冲击”。“一个冲击”对应于导致单输出脉冲的 一项事件，或输入中的变化，诸如一个电压变化。由此产生的四个“一 个冲击”随后经(图3的)NAND门80，82和84进行“或”运算以实 现时钟恢复。

图4为说明五个可能的差动输入电压和由(图2的)参考电压发 生电路系统30产生的四个差动参考电压的第一模拟图表的曲线。更为 特别地，示出一个阶梯的(上下)示意性差动输入电压信号118以便 说明可能用于经(图1的)输入引线12和14传送的一个输入信号的 五个可能的差动输入电压值。示出由(图2的)参考电压发生器30的 输出引线68-71分别产生的四个差动参考电压信号110，112，114和 116重叠在示意性输入电压信号118上。示出的信号110，112，114 和116的四个差动参考电压位于示意性信号118的五个可能的差动输 入电压的幅度的中间。

图5为说明分别来自(图1的)差动比较电路16，18，20和22 的四个输出信号120，122，124和126的第一模拟图表的曲线。如果 来自(图1的)输入引线12和14的(图4的)差动输入信号118在 数值上大于差动参考电压，注意差动输入电压和参考电压二者的极性， 则相应的比较器的极性将为正。

图6为说明用于差动比较放大器26的两个连续放大级的第一级的 第一模拟图表的曲线。这种第一放大级经比较放大器，或缓存电路，26 实现，比较放大器或缓存电路产生一个至由比较电路28提供的第二放 大级的输出。

图7为说明用于差动比较放大器，或缓存电路，28的两个连续放 大级的第二级的第一模拟图表的曲线。因此，比较放大器26和28在 各比较电路16，18，20和22中提供两个连续放大级。

图8为重复图7的第二级放大的差动比较放大器信号的，但示出 沿纵坐标轴分开的并按不同比例画出的信号的第二模拟图表的曲线。

图9为分别示出来自XOR门76-79的一个冲击“异或”(XOR)输 出152，154，156和158的第二模拟图表的曲线。

图10为示出由(图3的)错误恢复电路系统32实现的总恢复时 钟信号164的第二模拟图表的曲线。输出信号160与来自(图3的)NAND 门84的差动输出信号相对应。输出信号162与来自(图3的)NAND 门82的差动输出信号相对应。输出信号164包括共同“或”运算的输 出信号160和162。

图11为在上述图10中示出的恢复时钟信号164的曲线，并进一 步说明由恢复时钟信号驱动的四个锁存输出168，170，172和174。 更为特别地，锁存输出168，170，172和174分别由锁存器46，48， 50和52产生(见图1)。

图12为通过转换四比特比较器输出产生的三比特等效二进制信号 176，178和180的曲线，四比特比较器输出包括用于提供给(图1的) 两个缓存器54和58以及一个“异或”(XOR)门56的(图11的)四 驱动锁存输出168，170，172和174。

按照规定，本发明使用多少特定于结构和方法特征的语言进行说 明。但应理解，本发明不受限于所示和所述的具体特征，因为在此公 开的方法和装置包括实现本发明的若干优选形式。因此在按照等效原 则适当解释的从属权利要求的合适范围内的其形式或改进的任何一种 都是本发明所申请的。