图1显示了典型的数字通信系统10，它包括发射机12、接收机 14、和信道24。发射机包括信道编码器16、复接器18、调制器20 和发射机单元22。发射机12可包括图1上未示出的其它的信号处理 部件，诸如加密单元或码分多址(CDMA)系统中的扩频器。
发射机12中的信道编码器16接收源数据信号以及编码该源数据 信号，以便改进由接收机14进行的信号的恢复。一种类型的数字数 据的信号-空间编码是M-进制信令。信道编码器把k个数据比特变换 成信号-空间中的M=2k个符号中的一个符号。对于二进制数据信号， k=1。一类信号-空间编码是卷积码，它可以用K-级移位寄存器来实 现。在每个单位时间，k个比特被移位到寄存器的前k级中，而已经 在寄存器中的比特被向右移k级。在每个单位时间，所选择的移位寄 存器的内容被相加、相减或作其它运算，以便得到n个编码的比特。 通过在每个单位时间把k比特移到寄存器中，每次移位的k比特的组 规定了一次到编码器中的有限数目的允许的接连状态的转移。结果， 编码的比特不单代表编码器的当前的状态，也表示编码器状态的历史 信息，它可以从接收的编码的比特序列中得出。
来自信道编码器16的编码的比特被输入到复接器18。复接器18 把编码的比特与来源于其它源的、或具有不同特征的其它信号相组 合。调制器20接收复接的信号，并把该信号变换成可在信道24上发 送的波形。调制的信号被输入到发射机单元22，它典型地包括高功 率的放大器和天线，以便在信道24上发送调制的信号。
在信号传输期间，信道24把噪声、衰落、和抖动引入到信号中。 接收机14必须检测所传输的信号，并尝试从传输的信号中恢复源数 据信号。接收机14包括接收机单元26、解调器27、多路分接器28 和信道译码器30。接收机单元26典型地包括用来检测传输的信号的 天线和用来放大信号的低噪声放大器。解调器27解调信号，而多路 分接器28把信号分离成分量信号。
信道译码器30试图译码带有附加上噪声和衰落的分接的信号， 以便重新构建原先的源数据信号。一个众所周知的用于译码卷积码的 方法是由A．J．Viterbi提出的和在IEEE Transactions on Information Theory(IEEE信息理论会刊)，Vol．IT-13，pp．260- 269(April 1967)中描述的Viterbi(维特比)算法，该论文在此引 用，以供参考。维特比算法使用一个网格，它具有代表发射机12的 信道编码器16的可能状态的节点的列和代表允许的状态间转移的节 点之间的支路。当信道编码器在一个单位时间间隔内只转移一个比特 时，即k=1，则网格码是二进制的，以及对于每个节点具有两个相关 的支路。如果信道编码器在一个单位时间间隔内转移一个以上的比特 时，即k＞1，则网格码是非二进制的，以及对于每个节点具有两个以 上的相关的支路。
对于非二进制网格(即，对于每个节点具有两个以上支路的网 格)实施维特比算法，比起对于二进制网格(即，对于每个节点具有 两个支路的网格)实施维特比算法要复杂得多，因为在信道编码器上 要施加大得多的计算负担。这种增加的复杂性限制了使用非二进制网 格在商用的通信系统中编码和译码数据。因此，在工业上需要一种简 单的和有效的方法与译码器，通过使用对于非二进制网格的维特比算 法来实行对卷积码的译码。
                    发明概要
本发明的目的是提供用于译码在信道上传输的信号以便通过使 用非二进制网格来确定源数据信号的方法。第一个步骤是把非二进制 网格分成多个具有节点的二进制蝶形网格，这些节点每个带有两个相 关的支路。对于在非二进制网格中指定的每个二进制蝶形网格执行的 二进制蝶形运算，以便确定与二进制蝶形网格中的每个节点有关的最 有利的路径度量。本发明的方法然后包括比较步骤，用来比较通过执 行二进制蝶形运算所确定的、与非二进制网格中的每个节点有关的这 些最有利的路径度量，以便选择对于非二进制网格中的每个节点的残 存(Survivor)路径和确定对于非二进制网格中的每个节点的累积的 路径度量。本发明的译码器包括：第一处理器，用于执行对于二进制 蝶形网格的二进制蝶形运算，和确定与二进制蝶形网格中的每个节点 有关的最有利的路径度量；以及第二处理器，用于指令第一处理器对 在非二进制蝶形网格内指定的多个二进制蝶形网格执行二进制蝶形 运算，以及用于比较与非二进制网格中的每个节点有关的这些最有利 的路径度量，以便确定对于非二进制网格中的每个节点的残存路径和 对于非二进制网格中的每个节点的累积的路径度量。
                        附图简述
为了更全面地了解本发明和本发明的进一步的目的和优点，现在 可以结合附图参考以下的说明，其中相同的数字被使用于相同的部 件：
图1显示了其中可以实施本发明的数字通信系统；
图2显示了用于由译码器通过使用基本的二进制蝶形运算译码 卷积码的带有两个状态的二进制网格；
图3显示了用于由译码器通过使用基本的二进制蝶形运算译码 卷积码的带有两个以上状态的二进制网格；
图4显示了用于由本发明的译码器译码卷积码的非二进制网 格；
图5显示了说明修正的基本蝶形二进制运算的、用于译码卷积码 的非二进制网格；
图6显示了可被使用来实施本发明的译码器；以及
图7显示了本发明的译码器通过使用修正的基本二进制蝶形运 算来译码卷积码的操作的方法操作流程图。
                   发明详细说明
现在，将在后面参照附图更详细地描述本发明，附图中显示了本
发明的优选实施例。
图2上显示了使用二进制网格的维特比算法的例子。维特比算法 使用一种网格图，其中在每一时间节点显示了编码的源数据信号在信 号空间S中的可能的状态。在图2上对于二进制网格的例子中，信号 空间S包括至少两个信号状态S0和S1。信号空间S可以是具有一定 范围的模拟信号幅度或频率键控或相位键控系统的多维空间特征。在 信号空间的这两个状态之间的转移在发射机中被编码为取自符号组 A={a1，a2，．．}之中的一个独特的代码符号。例如，在由发射机进行编 码的期间内，从S0到S0的转移可被表示为a0，从S0到S1转移可被表 示为a1，从S1到S0的转移可被表示为a2，以及从S1到S1的转移可被 表示为a3。编码器中的状态序列可以由接收机沿着在如图2所示的 维特比网格中的一个路径而进行译码。
图2显示了一个二进制蝶形网格，其中每个节点只有两个相关的 支路，即，每个节点只可能从两个其它的节点仅通过两个支路到达。 在图1上每个时间单位t时节点代表在信号空间S中的信号状态S0 和S1。在网格中的节点之间的支路代表在状态之间的转移。对于每次 转移或每个支路，来自一组A={a0，a1，a2，a3}的一个独特的符号被指定 来代表该转移，如图2所示。
在运行时，独特的符号A由编码器中的移位寄存器的编码的比特 来确定。支路度量ΔMet1是来自该支路或转移的组A的这个符号与实 际的接收信号之间的距离(诸如，对于模拟信号的Euclidian距离或 对于数字信号的Hamming距离)。例如，被表示为ΔMet0的度量值是 接收信号与符号a0之间的距离，度量值ΔMet1是接收信号与符号a1 之间的距离，度量值ΔMet2是接收信号与符号a2之间的距离，以及度 量值ΔMet3是接收信号与符号a3之间的距离。对于一个状态的路径度 量被表示为Metsi，它是在网格中到达该状态的所选路径之间的各支 路度量的总和。
对于任何的接收信号序列，译码方法必须搜索网格，以便得到最 接近适合于所接收的信号值的、由每个支路代表的符号a0，a1，a2，…的 路径，它是具有最有利的路径度量的路径。对于二进制信号的维特比 算法可确定在二进制蝶形网格中的最有利的路径度量。要计算对于每 个节点或状态的两个候选的路径度量。所计算的每个候选的路径度量 代表不同的支路或到该状态的转移。例如，对于在t2时的状态S0， 所计算的两个候选的路径度量是Mets0+ΔMet0和Mets1+ΔMet2。一旦计 算后，就比较两个候选路径度量，以确定哪个路径是最有利的。通常， 最有利的路径度量是具有由对于数字信号的Hamming距离或对于模 拟信号的Euclidean距离所确定的最小值的路径度量。然后，选择与 最有利的路径度量有关的路径。对于在t2时的状态S1的累积的路径 度量Mets0就被更新为等于最有利的路径度量。这样描述的对于在t2 时的状态S2的路径选择操作，在图2上被标记为ACS0(相加-比较- 选择)。
同样地，要执行对于在t2时的状态S1的路径选择操作。计算对 于状态S1的两个候选的路径度量Mets0+ΔMet1和Mets1+ΔMet3。确定最 有利的路径度量以及选择与最有利的路径度量有关的路径。对于这个 节点的路径选择操作，在图2上被标记为ACS1(相加-比较-选择)。通 常，对于状态S所选择的路径被称为残存路径。
上述的对于二进制网格(即一个这样的网络，它的每个状态或节 点具有两个支路和在单位时间间隔上具有两个节点或状态)所执行的 维特比算法，被称为基本二进制蝶形运算。基本二进制蝶形运算可在 带有两个以上的状态的二进制网格中被执行多次，以确定对于每个节 点或状态的残存路径。然而，每个节点或状态仍只有两个相关的支 路。例如，在图3上，显示了在时间t1和t2时具有四个状态S0，S1，S2 和S3的二进制网格。可以通过执行第一个基本二进制蝶形运算来确定 在二进制网格中对于状态S0和S1的残存路径，它在图3上标记为1。 可以通过执行第二个基本二进制蝶形运算来确定在二进制网格中在 时间t2时对于状态S2和S3的残存路径，它在图3上标记为2。
上述的基本二进制蝶形运算可由技术上熟知的非常有效的加速 器半导体芯片，诸如Texas Instruments(德州仪器公司)的 TMS320C54X DSP芯片来执行。
图4显示了用于由本发明的译码器进行译码卷积码的非二进制 网格。在非二进制网格中，每个节点Si可以具有两个以上的可能的支 路。这样，在单位时间间隔t2时的到状态Si的转移可以来自于单位 时间间隔t1时的状态组Sim={Si1，Si2，Si3…Sim}，其中下标m大于2。来 自组A中的独特的符号是针对于与状态组Si有关的所有的转移 Ti={ai1，ai2，ai3…aim}规定的，从而使得t(Sim，Sm)=aim。网格图可由对 于由网格图的节点所代表的每个状态的组Si和Ti明确地规定。
在图4的网格图中，源数据信号的信号空间包括四个状态 Si={S0，S1，S2和S3}，其具有四个支路或与每个状态有关的转移。因 此，在t2的到S0的转移可以是来自状态组S0，4={S0，0，S0，1，S0，2，S0，3}。 来自用于到S0的转移的组A的独特的符号可以被表示为： t(S0，0，S0)=a0，t(S0，1，S0)=a1，t(S0，2，S0)=a2，以及t(S0，3，S0)=a3。对于 网格图中的其它状态S1，S2和S3可以显示同样的表示。
本发明通过在非二进制网格内分配二进制蝶形网格来译码使用 非二进制网格图的卷积码。每个二进制蝶形网格在每个单位时间间隔 只有两个状态以及每个状态有两个支路。在每个单位时间间隔的两个 状态可以是不连贯的。
例如，图4的非二进制网格被分开成四个二进制蝶形网格，用数 字1到4表示。在本发明中，每个二进制蝶形网格通过使用基本二进 制蝶形运算来进行分析，由两个基本蝶形运算得到的对于每个节点的 结果被进行比较，以确定对于该节点的残存路径。
确定在时间t2对于节点S0和S2的残存路径的例子将参照图5来 进行描述。图5的非二进制网格显示了图4上表示为1和2的两个二 进制基本蝶形。
对于在时间t1的每个状态，路径度量Metsi在运算开始之前就是 已知的。路径度量Metsi等于在网格中到该状态Si的被选路径之间的 先前的支路度量的总和。可替换地，如果t1是译码操作时的第一状 态，则路径度量Metsi可以被设置为初始值。本发明对于在非二进制 网格中的第一个指定的二进制基本蝶形网格执行二进制基本蝶形运 算。例如，首先对于图5上标记以1的指定的二进制基本蝶形执行二 进制基本蝶形运算。第一个指定的二进制蝶形网格包括在单位时间间 隔t1时的状态S0和S1，以及在单位时间间隔t2时的状态S0和S1。
对于在t2的第一指定的二进制基本蝶形中的状态S0，执行运算 ACS0。计算了两个候选的路径度量Mets0+ΔMet0和Mets1+ΔMet2。一旦 计算后，就比较两个候选路径度量，以确定哪个路径是最有利的。正 如上面所解释的，通常，最有利的路径度量是具有最小值的路径度 量。最有利的路径度量可以是由例如对于数字信号的Hamming距离或 对于模拟信号的Euclidean距离来确定的。然后，与最有利的路径度 量有关的路径被确定来用于运算ACS0。
宁可不选择这个路径作为对于S0的残存路径，而把该路径和相应 的最有利的路径度量作为运算ACS0的结果而进行存储。然后，本发 明执行运算ACS2，并针对在t2时的状态S1来计算两个候选的路径度 量Mets0+ΔMet1和Mets1+ΔMet3。确定最有利的路径度量，以及与最有 利的路径度量有关的残存路径被确定以用于运算ACS2。再次地，宁可 不选择这个路径作为对于S1的残存路径，而把该路径和相应的最有利 的路径度量作为运算ACS1的结果而进行存储。
接着，本发明对于图5上标记为2的第二指定的基本二进制蝶形 网格执行修正的基本二进制蝶形运算。这个第二指定的基本二进制蝶 形网格包括在单位时间间隔t1时的状态S2和S3以及在单位时间间隔 t2时的状态S0和S1。对于在t2时的S0执行运算ACS1。计算了两个候 选的路径度量Mets2+ΔMet4和Mets3+ΔMet6。确定最有利的路径度量， 以及选择与最有利的路径度量有关的路径。该路径和最有利的路径度 量被存储起来以便用于运算ACS1。其次地，对于在t2时的S1执行运 算ACS3。计算了两个候选的路径度量Mets2+ΔMet5和MetS3+ΔMet7。确 定最有利的路径度量，以及与最有利的路径度量有关的路径被加以确 定以便用于运算ACS3。该路径和最有利的路径度量被存储起来以便用 于运算ACS3。
本发明接着通过比较对于在相应于非二进制网格中的那个状态 的二进制基本蝶形运算中执行的每个ACS运算的最有利的路径度 量，从而确定对于在非二进制网格中的每个节点或状态S的残存路 径。例如，对于在单位时间间隔t2的状态S0，对作为与状态S0相关 的ACS0的结果而加以存储的最有利的路径度量与作为与状态S0相关 的ACS1的结果而加以存储的最有利的路径度量进行比较。正如上面 所解释的，运算ACS0是在第一基本二进制蝶形运算期间执行的，而 运算ACS1是在第二基本二进制蝶形运算期间执行的。然而，由于ACS0 和ACS1都是对于在t2时到状态S0的支路执行的，因此将它们的结果 进行比较，以便确定对于状态S0的残存路径。对于在t2时的状态S0 的残存路径是相应于在两个存储的运算ACS0和ACS1的度量之间的最 有利的路径度量的路径。对于在t2时的状态S0的最后的累积的度量 Mets0等于在两个存储的运算ACS0和ACS1的度量之间的这个最有利的 路径度量。
同样地，对于t2时的状态S1确定残存路径和累积的度量Mets1。 对作为与状态S1相关的运算ACS2的结果而进行存储的最有利的路径 度量与作为与状态S1相关的运算ACS3的结果而进行存储的最有利的 路径度量进行比较。对于在t2时的状态S1的残存路径是与在两个存 储的运算ACS2和ACS3的度量之间的最有利的路径度量相对应的路 径。对于在t2时的状态S1的最后的累积的度量Mets1等于在两个存储 的运算ACS2和ACS3的度量之间的最有利的路径度量。
同样地，本发明对于图4所示的基本二进制蝶形网格执行修正的 二进制蝶形运算，以确定等于状态S2和S3的残存路径。通过在非二 进制网格内指定二进制蝶形网格，本发明因此简化了译码器的计算负 荷。
典型的用于执行二进制蝶形运算的现有技术的芯片可以几乎不 用或完全不用修改，就可以用来在信道译码器34中实施本发明，如 图6所示。信道编码器34包括处理器36、存储器38和二进制蝶形 加速器芯片40。处理器36按照本发明来控制信道译码器34的运行。 二进制蝶形加速器芯片40对于已知的蝶形网格执行基本二进制蝶形 运算，并且输出对于二进制蝶形网格的每个节点的ACS运算的结果。 二进制蝶形加速器芯片40可以是Texas Instruments(德州仪器公司) 的加速器半导体TMS320C54X芯片。存储器38可以位于处理器芯片 40中或在处理器40的外面的超高速存储器或RAM中。虽然图6上显 示了信道译码器34包括处理器36和分开的二进制蝶形加速器芯片 40，但本领域技术人员将会看到，两个芯片的功能可以合并在单个处 理器中。
现在参照图7解释信道译码器34通过使用非二进制网格译码卷 积码的运算。图7显示了本发明的信道译码器34的运行的流程图。 信道译码器34使用非二进制网格、状态Si、转移T、和对于想要的 译码过程的符号组A进行预先编码。用于想要的译码过程的非二进制 网格也已被分成多个指定的二进制蝶形网格。
在图7的步骤42，信道译码器从多路分接器38接收编码的信号 符号。处理器36在步骤44指令二进制蝶形加速器芯片40对于指定 的基本蝶形网格中的一个网格执行基本二进制蝶形运算。二进制蝶形 加速器芯片执行基本蝶形运算，并且确定两个ACS运算的结果，对于 基本二进制蝶形网格的两个节点，每个节点一个结果。在基本二进制 蝶形运算中对于两个节点的ACS运算的结果被存储在存储器38中， 如在步骤46所示。在两个ACS运算中确定的路径和最有利的路径度 量，将连同对于特定的ACS运算有关的状态或节点一起被指定在存储 器38中。
处理器36接着在步骤48确定是否还有基本二进制蝶形网格被指 定在非二进制网格中。如果是的话，则处理器36回到步骤44，以及 指令二进制蝶形加速器芯片40对于下一个指定的基本蝶形网格执行 基本蝶形运算。
如果在步骤48处理器36确定：对于每个基本蝶形网格已经执行 二进制蝶形运算，则处理器36确定对于在非二进制网格中的每个状 态或节点的残存路径。处理器36比较被存储在存储器38中的、与非 二进制网格中的状态或节点有关的对于每个ACS运算的最有利的路 径度量，以及选择对于每个状态的最有利的路径度量和相应的残存路 径。处理器36把对于每个状态的度量更新为所选择的最有利的路径 度量，并把相应的残存路径存储在存储器38中。处理器36继续进行 处理消息中的编码的信号符号，直至完成为止。
可替换地，处理器36可以在二进制蝶形加速器芯片计算了与这 个状态有关的二进制蝶形运算以后去完成图7的步骤50和52，以便 选择对于这个状态的残存路径。二进制加速器芯片可同时计算与其它 状态有关的二进制蝶形运算，如图7的步骤44和46那样。
本发明比起现有技术的用于使用非二进制网格进行卷积码译码 的译码器具有很大的优点。使用维特比算法直接解算非二进制网格， 需要高度复杂的结构和很大的计算负荷。本发明通过把非二进制网格 分成多个二进制蝶形网格和对于每个二进制蝶形网格执行修正的二 进制蝶形运算，从而译码非二进制网格。结果，本发明利用十分有效 的和更为简单的结构执行二进制蝶形运算。
虽然可以相信，从上述的说明可以明白本发明的运行和结构，但 所显示和描述的本发明的运行的方法和结构的特征是被优选的，在其 中可以作出改变、修改和替换而不背离由以下的权利要求所规定的本 发明的精神和范围。