在差错控制代码的实际应用中，在传输协议具有针对有效载荷和冗余的固定 尺寸块的情况下，如ATM信元或IP分组或帧的情况下，这些代码的参数、如码 字长度、所包含的信息码元的数量必须适应预定义传输单元尺寸。这种适应性 (adaptation)会影响代码的差错控制能力。为了使码字适合传输单元，现在使用的 技术仅改编信息码元的数量。通常，比给定的传输单元所需的具有更长码字的代 码与适当的差错控制能力一起被选择，然后减少信息码元的数量。控制码元没有 被改变。这种适应性在文献中称作“缩短”。利用所述适应性，要发送的信息码元 的数量被减少，因而并非所有信息码元都被发送。这种适应性有时不允许使用具 有更高差错控制能力的代码。术语“码元/多个码元”是等价的并且与术语“比特/多 个比特”有相同的含义，并且可互换地被使用。
为了克服这一点，针对要被发送的差错控制码字的信息部分(信息码元)和 控制部分(控制码元)，使代码参数适应于传输单元的可用空间。在这个应用中， 术语“信息部分”和“信息码元”是等价的，具有相同的含义并且可互换地被使用。 对于术语“控制部分”和“控制码元”同样适用。因此，与当前使用相反，在所建议 的技术中，不但信息部分而且控制部分被缩短，并且也依次非完全地被发送，其 中在当前使用中仅整个信息部分被缩短，然后被发送。
在有限域(也称作伽罗瓦域(Galois Field)或GF(p))中，包括加上某些所定 义的算数运算的值集，使得当执行这些运算时，结果仅产生在所定义的集内的值。 GF(p)被称作顺序p的素域，其中p元素代表0，1，...，p-1。有限域的性质是：
a)有两个所定义的运算：加法和乘法。
b)来自域的两个元素相加或相乘的结果总是域的元素。
c)域的一个元素是元素零，使得对于域中的任何元素α，α+0＝α。
d)域的一个元素是一，使得对于域中的任何元素α，α×1＝α。
e)对于域中每一个元素α，有附加的相反元素-α，使得α+(-α)＝0。这允 许减法运算被定义为相逆的加法。
f)对于域中每一个非零元素α，有乘法逆元素α-1，使得α×α-1＝1。这允许 除法运算被定义为相逆的乘法。
g)结合律[α+(b+c)＝(α+b)+c，α×(b+c)＝(α×b)×c]、交换律 [α+b＝b+α，α×b＝b×α]、和分配律[α×(b+c)＝α×b+α×c]适用。其中α，b，c 是域的元素。
在GF(16)(伽罗瓦域或有限域)中，例如每个单独的数据段可被表达为4比 特组合。当对数据编码时，不是使用所有的4个比特，而是可依赖于预定义的传 输单元尺寸和要编码的应用而使用1、2或3个比特。可以看到，该技术给用户提 供了更多的自由，来使过程适应于即将到来的需求，并且还提高了方案的总差错 控制能力，因为原始代码可从具有更好差错控制能力的更大代码集中选择。
通过给在发送中不被使用的部分(信息部分和控制部分的比特数量)指定固 定值，这是由发送机和接收机同意的，所述接收机可使用已知的方法来对接收到 的数据进行解码，因为所接收到的数据能够填充丢失的部分。因而避免了对解码 器机制的任何显著改变。在将有限域上的数据表示为比特组合的步骤开始之前的 任何时刻、例如当发送机和接收机发起呼叫建立过程时，可以执行协定。
此外，不被使用的比特的数量根据所需要的数据业务的类型而在两个部分之 间进行分配。例如，如果业务是语音或多媒体(即语音和图像)或数据，不被使 用的比特的数量可在两个部分之间平等地进行分配，或对一个部分多于另一部分， 使得可以获得更好的保护，并且然后可以更加容易地恢复数据。通过这种方式， 所建议的技术提供对方式的额外灵活性，从而编码数据能够适合传输单元。
接下来是示范性实施例，进一步示出了本发明的技术。在该例子中，ATM信 元用作预定义的传输单元，然而对本领域的熟练技术人员来说显然的是，其他预 定义的传输单元、例如IP分组或帧能够被代替成相同的效果。此外，使用GF(8)， 由此3个比特用于表达每一数据段(piece)。
GF(8)的比特相应性在下表中示出：
                      000      0
            001      α0
            010      α1
            100      α2
            011      α3
            110      α4
            111      α5
            101      α6
在第一例子中，要求保护具有增强的差错纠正能力的ATM信元信头。现有 技术中的标准解决方案，允许5字节信元信头中的所有的单比特差错都使用用于 差错控制冗余的信元字节之一来纠正，简化为HEC字节(信头差错控制字节)。 ATM信元具有53个字节的预定义尺寸，包括48字节有效载荷和5字节信元信头。
在信元信头中，存在转变为32比特的用于信息的4字节、和等于8比特的 用于冗余的1字节。
用于实现本技术的差错控制代码经由GF(8)被定义，具有下述的H矩阵(1)：
$H=\left|\begin{array}{ccccccccccccccccc}1& 1& 1& 1& 1& 1& 1& 1& 1& 1& 1& 1& 1& 1& 1& 0& 0\\ {\alpha }^6& {\alpha }^5& {\alpha }^4& {\alpha }^3& {\alpha }^2& {\alpha }^1& {\alpha }^0& {\alpha }^6& {\alpha }^5& {\alpha }^4& {\alpha }^3& {\alpha }^2& {\alpha }^1& {\alpha }^0& 0& 1& 0\\ {\alpha }^6& {\alpha }^6& {\alpha }^6& {\alpha }^6& {\alpha }^6& {\alpha }^6& {\alpha }^6& {\alpha }^5& {\alpha }^5& {\alpha }^5& {\alpha }^5& {\alpha }^5& {\alpha }^5& {\alpha }^5& 0& 0& 1\end{array}\right|$
上述矩阵(1)具有特定的结构，如果表达为下述(2)，将更容易看出：
$H=\left|\begin{array}{ccccc}A& A& 1& 0& 0\\ & & 0& 1& 0\\ {\bar{\alpha }}^{\left(6\right)}& {\bar{\alpha }}^{\left(5\right)}& 0& 0& 1\end{array}\right|$
其中(3)
$A=\left|\begin{array}{ccccccc}1& 1& 1& 1& 1& 1& 1\\ {\alpha }^6& {\alpha }^5& {\alpha }^4& {\alpha }^3& {\alpha }^2& {\alpha }^1& {\alpha }^0\end{array}\right|$
并且


在该示例性例子中所使用的代码，具有GF(8)上的[17，14，3]代码的初始形 式。其中17代表码字长度，14代表信息码元的数量，而3代表代码距离。因此 码字可以利用向量表达为(6)：
$\overrightarrow{c}=[c_{17},c_{16},c_{15},c_{14},c_{13},c_{12},c_{11},c_{10},c_9,c_8,c_7,c_6,c_5,c_4,c_3,c_2,c_1]$
该系统码的编码可使用G矩阵来进行描述，其中
GHT＝0    (7)(其中HT是H的转置矩阵)
如下：
$\overrightarrow{c}=\overrightarrow{i}G---\left(8\right)$
其中$\overrightarrow{i}=(i_1,i_2,i_3,···,i_{14})$是GF(8)上的具有14个坐标的信息向量，其可以包含42比 特的信息。
结果码字因此包含51比特，其中的42个能够传输信息码元(信息部分)， 其他9个比特由3个控制码元(控制部分)形成。这与图1中所示的编码算法的 步骤2相对应。该码字能够纠正任何的单比特差错和在GF(8)码元中出现的任何双 比特差错，以及在GF(8)上的一个码元中出现的任何三比特差错。
如前所述，问题是代码的参数(码字长度和信息码元)不适应ATM信元的 信元信头的可用空间、即用于信息的32比特和用于冗余的8比特。使用所建议的 技术，可以给特定码元的部分或全体码元指定值，从而减小其尺寸。这与图1中 所示的编码算法的步骤3和4相对应。例如，并且零值可被指定给信息码元i1、i12 的两个lsb(最低有效比特)位置，和零值被指定给信息向中的i13、i14的所有 比特。在编码期间，使用GF(8)上的14个码元的完全集，包括第一码元中的预定 义位置，并且根据下述矩阵(9)用信息比特填充所有其他比特位置：
$\overrightarrow{i}=\left|\begin{array}{cccccccccccccc}{b}_1& b_2& b_5& b_8& b_{11}& b_{14}& b_{17}& b_{20}& b_{23}& b_{26}& b_{29}& b_{32}& 0& 0\\ 0& b_3& b_6& b_9& b_{12}& b_{15}& b_{18}& b_{21}& b_{24}& b_{27}& b_{30}& 0& 0& 0\\ 0& b_4& b_7& b_{10}& b_{13}& b_{16}& b_{19}& b_{22}& b_{25}& b_{28}& b_{31}& 0& 0& 0\end{array}\right|$
因为上述矩阵定义了系统码，仅与G的最后三列相乘是必要的。一旦执行了 乘法，仅仅码元c17＝i1(包括b1)和c6＝i12(包括b32)的msb(最高有效比特) 位置被发送。
总而言之，有必要具有32个二进制位置用以发送c17，c16，c15，c14，c13，c12， c11，c10，c9，c8，c7，c6。从剩余的8个二进制位置中，6个可以用码元c2、c3填 充，并且最后的两个二进制位置可以用码元c1的2个msb来填充。控制码元c1 在编码期间可通过使信息向量与H矩阵的第3行相乘来计算。
在接收机侧，为了对上述编码信息进行解码，在接收和填充以非完全方式所 发送的码元的信息之后，在图2中所示的解码算法的步骤1。如上所述，这里要 注意，接收机知道没有被发送的比特，接收向量将具有形式(10)：
$\overrightarrow{v}=[v_{17},v_{16},v_{15},v_{14},v_{13},v_{12},v_{11},v_{10},v_9,v_8,v_7,v_6,v_5,v_4,v_3,v_2,v_1]$
进一步显示，坐标之一能够被纠正。位置i中的差错可进行下述表达：
vi＝ci+Y    (11)
其中Y代表差错值。让X代表块A中的差错定位器。换句话说，确定对应于块A 的集中的哪个位置有差错。在我们的例子中存在两个这样的集：
A1＝{v10，v9，v8，v7，v6，v5，v4}    (12)
A2＝{v17，v16，v15，v14，v13，v12，v11}    (13)
因此，如果X的值已知，则差错的位置块A内是已知的，但在哪一块中是未 知的。如果X＝α3，则位置v6或v13有差错。
为了解码和定位哪个位置有差错，定义下述校正子(syndrome)。(在图2中， 这对应于步骤2)：
$S_0=\underset{i=0}{\overset{17}{\Sigma }}{v}_i=Y---\left(14\right)$
S1＝YX                 (15)
S2＝YZ                 (16)
其中Y称作差错值，X称作差错定位器，而Z称作差错块定位器。
校正子可通过乘法来计算
$\bar{S}=\bar{v}{H}^T---\left(17\right)$
其中$\bar{S}=(S_0,S_1,S_2),$而HT是H的转置矩阵。
在执行了校正子计算后，在图2的步骤3中，基于表达式(17)，将继续如 下解码过程：
在图2的步骤3a中，如果$\bar{S}=\left(\mathrm{0,0,0}\right),$则解码结束，并且估计在发送期间没 有发生差错，并且所接收的向量(10)的相应位置中所有所接收的比特都是所发 送的信息的正确估计。
在图2的步骤3b中，如果$\bar{S}=(S_0,\mathrm{0,0}),$则在码元c3中发生了差错，并且其 值利用所接收的信息比特通过类似于编码过程的编码被重新计算，图2的步骤3d。
在图2的步骤3b中，如果$\bar{S}=(0,S_1,0),$则在码元c2中发生了差错，并且其值 利用所接收的信息比特通过类似于编码过程的编码被重新计算，图2的步骤3d。
在图2的步骤3b中，如果$\bar{S}=(\mathrm{0,0},S_2),$则在码元c1中发生了差错，并且其 值利用所接收的信息比特通过类似于编码过程的编码被重新计算，图2的步骤3d。
在图2的步骤3c中，在S中所有其他组合的情况下，在其他位置出现了差 错，并且将在图2的步骤4中通过利用已计算的校正子来计算Y、X、Z的值而将 如下进行编码：
Y＝S0          (18)
X＝S1/Y        (19)
Z＝S2/Y        (20)
此时，GF(8)中的一个码元差错能被纠正，原因在于当差错值由Y给出，块 A内的位置由X给出，差错位于集A1或A2哪一个中的信息由Z给出时，差错值 是已知的，图2的步骤6。
特别地如果Z属于集{α4，α5}，则差错位于集A1中。如果Z属于集{α2，α6}， 则差错位于集A2中。在这两种情况下，图2的步骤6，已被检测的差错将被依次 纠正。
在Z不属于集{α4，α5，α2，α6}的情况下，图2的步骤7，或者差错位于没有被 发送的位置中，则解码过程已检测到不可纠正的差错，并且可以请求数据的重发， 图2的步骤8。
因此如可以看到，使用非完全码元的所建议技术，提供了非常强的差错纠正 能力，因为所有的单比特差错以及很多双和三比特差错能够用一个字节的相同冗 余而被纠正。术语“非完全码元”与术语“非完全比特”是等价的并且具有相同的含 义。特别地，如果双和三差错包含在一个GF(8)码元中，则它们能够被纠正。换句 话说，这些差错没有损坏来自GF(8)的两个独特的码元。相反，现有技术能够纠正 所有的单比特差错，但仅能检测某些附加的差错组合。
在第二个示例性例子中，与第一例子中相同的编码被保持，有两处小修改。 第一个在于，仅有第一msb从码元c1被发送。第二个在于，由于第一修改而变为 可用的一个位置用总的奇偶校验比特来填充。
解码过程与具有两个改动的第一例子中的解码过程相类似。
1.关于码元差错所位于的块A的判决利用下述判决参数来实现：
如果Z属于集{α4，α5，α2，α6}，那么差错位于集A1中。
如果Z属于集{0，α0，α1，α3}，那么差错位于集A2中。
2.在解码之后，总的奇偶校验利用信息比特和奇偶比特的被解码的比特来实 现。通过使用该奇偶校验，某些不可纠正的差错可以被检测，以及纠正在上述第 一例子中所检测的差错，并且能够由接收机采取适当的行动，如请求数据的重发。
此外，可以看出，在等人的在教科书“Coding Communications and Broadcasting”中的章节“Modified Generalised Weighted Sum Codes for error control” (第62-72页，Research Studies Press Ltd.，英国，2000年2月)中含有的参数的 更通用适应性中，其他替代方案当在GF(8)上被构造时存在用以改编代码。
当仅发送码元c1的msb时，代码的长度可从8比特改为43比特。当发送码 元c1的两个msb时，码字长度可从8比特改为72比特，并且如果完全码元c1被 发送，那么码字长度可从9比特改为103比特。如果4个控制(奇偶)码元在相 同GF(8)上的代码中使用，那么长度可以以类似的步骤中改为650比特。
此外，所建议的技术能应用于在差错控制中所使用的其他类型的代码，如 Reed Solomon码、汉明码、卷积码、或分块码，因为该技术部分地独立于所使用 的代码类型。该技术能给设计者提供选择最适用于需要被发送的数据的代码类型 的自由，并且同时该技术提供了增强级别的差错保护。
图3a提供了配置来执行所建议的方法的设备示意图。
通信系统10中的设备100，包括控适于控制设备的功能的制处理器装置200、 适于向和从位于通信系统10中的至少一个用户110接收和发送数据的接收/发送 装置300。所述装置300进一步适于以预定义尺寸的传输单元(像信元或分组或 帧)的方式发送和接收数据。装置300然后将所接收的数据传递到缓冲器装置500 和到形成/填充装置400。所述装置400适于插入所接收的数据的非完全码元的比 特。形成装置400适于形成具有2的特征的有限域上的接收向量。当然，形成装 置400能被布置用来在具有不同特征(例如3、4等)的有限域上形成接收向量。 计算装置600适于基于一系列定义的校正子和所形成的接收向量来执行校正子计 算。解码装置700适于在控制处理器装置200的帮助下使用用于计算的结果校正 子和解码算法(解码逻辑)来所接收的数据进行解码。解码装置700适于识别和 解码数据，所述数据已使用加权和码、修正广义加权和码、Reed Solomon码、汉 明码或Turbo分块码或类似类型的差错控制码被编码。检测装置800适于使用结 果解码来检测被解码的数据中差错的发生位置。纠正装置900适于基于所述差错 的检测来纠正差错。曾经纠正的所接收的数据经由适合的输出装置1000被输出。 设备中所有的装置都耦合到控制装置200上。
在图4中示出了计算装置600的结构的图示实现。计算装置600包括延迟元 件，例如延迟寄存器，其能同时处理3比特数据；相加和相乘元件，其将到达的 比特与在之前的输入期间已存储的比特相加和相乘。相加和相乘通过使用有限域 (在这种情况下是GF(8))中的元素的特定集的所定义的运算来执行，然而这可以 根据所使用的有限域类型而被修改。对本领域的熟练技术人员来说显然的是，一 初始化计算装置600，就没有被存储的比特，并且延迟元件是空的。所生成的输 出然后在控制处理器200和解码装置700的控制下被处理并且被传递到纠正装置 900，所述纠正装置900还接收由缓冲器装置500缓冲的数据。在对任何差错的定 位进行检测的检测装置800的帮助下，纠正装置900将生成数据的纠正，用以被 传递到输出装置1000。当然，根据所使用的有限域的类型，延迟元件适于处理适 当数量的比特。
转换(switch)根据H矩阵(子矩阵A)而被控制。来自顶部的第一分支对 应于H矩阵中的第一行，因此不需要转换，因为在这行仅有1。在从左A子矩阵 的开始到结束对应于H矩阵中第二行的第二分支中，上面的子分支将使码元乘以 α0，转换到下面的子分支，并且对于接下来的7个码元将停留在这个位置。第三 分支对应于H矩阵中第三行，并且作用类似于第二分支。同样适用于接下来图5 中的转换。
如果没有差错或多个差错被检测到，则所接收到的数据由输出装置1000直 接输出。
如果发生了差错但是在检测之后无法被纠正，那么控制装置200将通过经由 接收/发送装置300发送请求来请求用户110再次重发数据的该特定部分。
此外，设备100可用于对在网络上被发送的数据进行解码。当其以这种方式 使用时，图3b提供了该设备的图示视图。设备100包括控制处理器装置200，适 于控制设备的功能；接收/发送装置300，适于向和从也位于所述通信系统10中的 用户110接收和发送数据；数据输入装置410，用于接收要编码的数据；缓冲器装 置500，用于缓冲要发送数据的副本；生成装置505，用于生成所接收的数据的码 元；生成装置510，用于生成对应于要编码数据的冗余码元；匹配装置610和消 除装置650，适于通过从编码码元中消除比特并且依次生成然后经由接收/发送装 置300发送给用户110的非完全码元，来使编码码元与传输单元的预定义尺寸适 应，其中控制装置200规定所述传输单元的预定义尺寸。
在图5中，示出了码元生成器510的结构的图示实现。码元生成器510包括 延迟元件，例如延迟寄存器，其能够同时处理3比特数据；相加和相乘元件，使 到达的比特与在之前的输入期间已存储的比特相加和相乘。相加和相乘通过使用 有限域(在这种情况下是GF(8))中的元素的特定集的所定义的运算来执行，然而 这可以根据所使用的有限域类型而被修改。对本领域的熟练技术人员来说显然的 是，一初始化码元生成器510，就没有被存储的比特，并且延迟元件是空的。然 后在控制处理器200的控制下，所生成的输出以及来自缓冲器装置500的数据被 发送到匹配装置610，其中所生成的数据适合于传输单元的适当尺寸。
当然，根据所使用的有限域的类型，延迟元件适于处理适当数量的比特。
设备被布置用来向接收机发送数据，并且还从通信系统中的发送机接收数 据。这样的设备能够位于通信系统中，所述通信系统是无线通信系统、陆地通信 系统，例如光纤系统或铜有线系统、或两者的混合。这样设备的例子是基站或位 于移动通信系统中的移动电话。
即使本发明根据这里描述的优选实施例进行了描述，本领域的熟练技术人员 将理解其他实施例、修改和应用，所述其他实施例、修改和应用可以产生，而不 背离本发明教导的范围。所有这些修改都被包括在所附的权利要求的范围内。