| 说明书全文 |
【発明の詳細な説明】 【０００１】 【産業上の利用分野】本発明はデジタルデータ通信に関し、さらに狭義には疑似ランダムたたみこみインターリービング技術及びたたみこみデインターリーバの同期に関するものである。 【０００２】 【従来の技術】デジタルデータが様々な周知技術を使って通信されている。 いくつかの通信技術において、送信前に記号を与えるべく該データがコード化され、それがレシーバに送信されると所望のデータを再生するようレシーバにおいてデコード化される。 【０００３】ある例において、データ通信に使用されるデータチャネルが、相互に依存する信号送信の損傷を表す。 時間外にフェードイン及びフェードアウトするようなチャネルがひとつの例である。 信号が異なる長さの二つ又はそれ以上の経路を通って到着するとき、多重経路として知られるもう一つのタイプの損傷が発生する。 その結果信号は各々の位相からずれて到着し、累積する受信信号を歪めてしまう。 【０００４】スイッチングノイズ及び他のバーストノイズも通信チャネル上に現れ、通信機器の機能を劣化させる。 すべての時間相関のチャネル損傷は、連続データ記号の送信の間での統計的依存性に帰着する。 したがって、外乱は送信中の孤立エラーよりむしろバースト内で発生するエラーを引き起こす傾向にある。 そのようなエラーを低減するための技術として、時間ダイバーシティまたは“インターリービング”が使用される。 【０００５】送信前のデジタルデータ（例えば、コード化された情報を表すコード語記号）のインターリーブ及び受信後の該データのデインターリーブによって、時間的に広がるようチャネルエラーのバーストが引き起こされる。 このことによって、レシーバではエラーをあたかもランダムエラーのように扱うことが可能になる。 したがって、インターリービング技術の背景思想は連続記号を時間的に分離することである。 インターリーブ時間は他の記号によって満たされる。 時間的に記号を分離することによって、既知のランダムエラー修正コードをバーストノイズエラーの修正に使用することが可能になる。 【０００６】送信記号をデコード化するための様々な技術が知られている。 その技術の一つはビタビ （Viterb
i）デコード化アルゴリズムとして知られ、それはたたみこみコードの格子状構造を使用し、残存を決定するために格子状経路の周期的再合併を系統的に開拓していくものである。 あらゆるたたみこみコードに対して、 ビタ
ビデコーダの出力は、受信シーケンスに条件付けられた最大限の可能性である、見積もり情報の数字のシーケンスである。 ビタビデコード化アルゴリズムは、特に衛星チャネル上で送信される記号のデコード化に対し適している。 ビタビアルゴリズムは、GD Forney, Jr., “T
he Viterbi Algorithm,” Proceedings ofthe IEEE, Vo
l. 61, No. 3, March 1973に詳細に説明されている。 【０００７】 【発明が解決しようとする課題】従来のインターリーバ及びデインターリーバは連続的にアドレスされる。 このことは、コード語記号が順序正しく連続して、インターリーバの入力ポートへ入力され且つインターリーバの出力ポートから出力されることを意味する。 同様にして、
通信チャネルを通じて受信されたインターリーブ記号は、順序正しく連続して、デインターリーバの入力ポートに入力され、デインターリーバの出力ポートから出力される。 この改良に伴う問題は、たとえ連続的にアドレスされたデインターリーバが対応するインターリーバと同期しなくとも、正しくデインターリーブされた記号のランをまだ出力し得るという点である。 もし、このランが十分長ければ、インターリーバに続くビタビデコーダは偽同期を示す。 さらに、連続的にアドレスされたインターリーバは、インターリーバのアドレスサイクルと等しい周期でパルスされた妨害パルスによって破られる。
そのような状況は通信装置の精確さを損なうことになる。 【０００８】上述の偽同期の問題を避けるインターリービング装置を提供することが有利である。 デインターリーバのアドレス指定をインターリーバで使用されるアドレス指定に同期させるための単純で効果的な手段を有する、ランダムにアドレスされたインターリーバ／デインターリーバ構造を与えることがさらに有利である。 本発明は、これらの利点を有する疑似ランダムインターリーバ／デインターリーバ構造において使用するための同期技術を与える。 【０００９】 【課題を解決するための手段】本発明に従い、インターリーブされたデータを通信するための方法及び装置が提供される。 データは、たたみこみインターリーバの複数の入力ポート内へ連続順に書き込まれる。 データは、疑似ランダムインターリーブ形式のデータを与えるよう複数のインターリーバの出力ポートから疑似ランダム順に読み込まれる。 疑似ランダムインターリーブデータは、
入力ポートの最初のひとつに始まる疑似ランダム順に、
複数の入力ポートへ入力されるよう対応するデインターリーバへ通信される。 デインターリーバの複数の出力ポートは、第１同期状態を検出するために連続順でモニターされる。 第１同期状態が検出されない場合は、インターリーブデータは第１同期状態が検出されるまで、異なる入力ポートに始まる疑似ランダム順にデインターリーバへ入力される。 【００１０】図示された実施例において、たたみこみインターリーバの入力ポート内に書き込まれたデータは周期的同期語を含む。 デインターリーバからデータを受信したビタビデコーダが、指定されたしきい値以下のくり込み比を有するとき、第１同期状態が発生する。 デインターリーバからの出力データ内で所定の基準に一致する十分な同期語が検出されたときは、第２状態が発生する。 例えば、指定された数の連続同期語がデインターリーバからの出力データ内で、一定時間にわたって検出されるとき、それらは基準に一致するであろう。 【００１１】好適実施例において、前記第２同期が発生したとき、 ビタビデコーダのくり込み比のしきい値は上がる。 ある連続時間に、もはや前記第２同期状態が発生しなくなると、 ビタビデコーダの繰り込み比のしきい値が下がる。 【００１２】他の実施例において、データはデインターリーバの複数の入力ポートへ疑似ランダム順に書き込まれる。 データはインターリーバの複数の出力ポートから、疑似ランダムインターリーブ形式のデータを与えるよう連続順に読み込まれる。 疑似ランダムインターリーブデータは、複数の入力ポートへ最初のひとつの入力ポートに始まる前記連続順で入力されるよう対応するデインターリーバへ通信される。 デインターリーバの複数の出力ポートは、第１同期状態を検出するため疑似ランダム順でモニターされる。 第１同期状態が検出されない場合は、第１同期状態が検出されるまで、データは異なる出力ポートに始まる疑似ランダム順でデインターリーバから出力される。 最初の実施例において、デインターリーバの下流のビタビデコーダが、指定されたしきい値内のくり込み比を有するということを確かめる事によって、第１同期状態は検出され得る。 最初の実施例の他の特徴であって、くり込み比のしきい値を制御するために第２同期状態を使用することは、他の実施例にも与えられている。 【００１３】本発明による装置は、疑似ランダムインターリーブデータをもたらすよう、情報を疑似ランダム順に加工するためのインターリーバ手段から成る。 該手段は疑似ランダムインターリーブデータをデインターリーバに通信するために提供される。 疑似ランダムインターリーブデータは、情報を再生するために、インターリーバ手段において使用されたものに対応する疑似ランダム順に、デインターリーバで加工される。 該手段はデインターリーバで加工した疑似ランダムをインターリーバで加工した疑似ランダムに同期させるために与えられる。 【００１４】デインターリーバは、疑似ランダム順にデータを受信するための複数の入力ポート及び連続順にデータを出力するための複数の出力ポートから成る。 その他に、デインターリーバは、連続順にデータを受信するための複数の入力ポート及び前記疑似ランダム順にデータを出力するための複数の出力ポートから成る。 該同期手段は、第１同期状態を検出するためデインターリーバからの出力データに応答する。 第１同期状態が検出されない場合は、第１同期状態が検出されるまで、デインターリーバでのデータの疑似ランダム加工は別のポートで開始される。 【００１５】デインターリーバからデータを受信するビ
タビデコーダが、指定しきい値内のくり込み比を有するとき、第１同期状態が発生する。 所定の基準に一致する十分な同期語が、デインターリーバからの出力データ内に検出されると、第２同期状態が発生する。 第２同期状態が基準に一致すると、くり込み比しきい値を上げるための手段が与えられる。 第２同期状態が発生した後、デインターリーバからの出力データをモニターし続けるための手段も与えられる。 第２同期状態がもはや基準に合わなくなると、くり込み比しきい値はデータモニター手段に応答して下げられる。 【００１６】レシーバ装置が、情報を疑似ランダムインターリーブデータから再生するために本発明により与えられる。 入力端子で疑似ランダムインターリーブデータを受信するよう接続されたデインターリーバ手段は、出力端子からデインターリーブデータを出力する。 ビタビ
デコーダが、デインターリーバ手段から出力されたデータを受信するよう接続されている。 ビタビデコーダのくり込み比をしきい値と比較するための手段が与えられる。 デインターリーバ手段から出力されたデータ内で周期的同期語を検出し且つカウントするための手段も与えられる。 前記比較し且つカウントする手段に応答する手段は、 ビタビデコーダが指定しきい値内のくり込み比を有し、且つ所定の基準に一致する十分な同期語がデインターリーバ手段から出力されたデインターリーブデータ内に検出されるようなデインターリーバ手段によって、
加工疑似ランダムデータを同期化するために与えられる。 図示された実施例において、該デインターリーバ手段はたたみこみデインターリーバから成る。 【００１７】 【実施例】本発明は、 ビタビデコーダのくり込み比及びデインターリーバ出力ストリーム内の同期語の検出に基づいて、デインターリーバがインターリーバと同期するところの疑似ランダムインターリーバ／デインターリーバを提供する。 【００１８】図１はインターリービングを使った基本通信装置を図示したものである。 送信されるべきデータがエンコーダ３２によりコード化されるよう端子３０に入力される。 内部コードとしてたたみこみまたは格子コードを使用し、外部コードとして時間エラー補正（t-erro
r-correcting）の“リード−ソロモン”（Reed-Solomo
n）コードを使用する連鎖コード化技術を採用した、さまざまなタイプのエンコーダが知られている。 （参照：
GC Clarke, Jr. and JB Cain, “Error-Correctio
n Cording for Digital Communications,”Plenum Pres
s, New York, 1981 及び S. Lin and DJCostello, J
r., “Error Control Coding: Fundamentals and Appli
cations,” Prentice-Hall, Englewood Cliffs, New Je
rsey, 1983.) 【００１９】エンコーダ３２の出力はコード語“記号”
(symbols)から成り、それらはインターリーバ３４に入力され、そこで時間的に分割される。 送信前にコード化されたメッセージをインターリーブすることにより且つ受信後にそれをデインターリーブすることによって時間的に分散されるチャネルエラーのバーストが起きる。 したがって、それらのエラーはデコーダによってまるでランダムエラーのように処理される。 この技術は、適正に再構成された受信信号のエラー比を実質的に減少させるのに便利である。 【００２０】インターリーバ３４から出力されたインターリーブ記号は、従来のモジュレータ３６内で変調され、従来の通信チャネルを通じてラジオ周波数（ＲＦ）
領域で送信される。 変調ＲＦ信号は、従来のデモジュレータ４０を含むレシーバにより受信され、そこで送信記号を再生する。 デインターリーバ４２はデモジュレータ４０から記号をデインターリーブし、デコーダ４４にそれを出力する。 エンコーダ３２において格子状内部コードが使用された場所に、デコーダ４４において周知のビ
タビデコーダが含まれ、端子３０に入力されたオリジナルデータを再生するのに使用される。 本発明により、同期検出補助装置４６は、 ビタビデコーダの内部経路距離
のくり込み比を示す制御信号をライン４８を通じて受信する。 該くり込み比は、 ビタビデコーダ自身の同期のインジケータであると同時に、それより前段の各エレメント（例えば、たたみこみデインターリーバ）の同期のインジケータでもある。 くり込み比が現しきい値を超える度に、制御信号は制御ライン４８を通じて同期検出補助装置４６に出力される。 同期検出補助装置４６は送信データ内に含まれた同期語を検出するためにデコーダ４４
の出力もモニターする。 以下に詳述するように、 ビタビ
デコーダが指定されたしきい値内のくり込み比を有する場合、デインターリーバがインターリーバと同期することが仮定されている。 所定の基準に一致する十分な同期語が、デインターリーバからの出力データ内に検出された場合、くり込み比しきい値は上げられる。 例えば、指定数の連続同期語がデコーダ４４によりデコード化された後のデインターリーバからの出力データ内に存在し始めたとき、それが基準に一致する。 または、指定数の同期語が与えられた時間中ずっと検出され続けるとき、それが基準に一致する。 【００２１】同期が達成されなかった場合、同期検出補助装置４６はデインターリーバ４２に対しアドレス制御信号を出力し、次回のデインターリーバアドレスを同期可能な状態に修正する。 デインターリーバが適正にアドレスされることを仮定すれば、一度同期すると、送信データを正しく再生するようになる。 【００２２】たたみこみインターリーバとして知られる特異なインターリーバ構造は、図２に示されている。 インターリーバ５２は、端子５０から入力された記号をインターリーブし、通信チャネル５４を通じてデインターリーバ５６と通信する。 記号は整流子５１を通じて、Ｎ
個のレジスタ６０、６２、６４、． ． ． ６６、６８のバンク内に導入される。 当業者は、整流子５１が従来のデジタルハードウエアの要素を使用して簡単に実行できることが分かるであろう。 インターリーバ内の各連続レジスタは記号Ｊが一つずつ多くなる構成となっている。 各新記号ごとに、整流子５１は新しいレジスタをスイッチングし、レジスタ内の一番古い記号がチャンネル５４へ通信されるよう、もう一つの整流子５３を通じて出力される。 同時に新記号がレジスタ内に導入される。 Ｎ番目のレジスタまで来ると、整流子５１は第１レジスタにもどって再び繰り返す。 【００２３】デインターリーバ５６はインターリーバ５
２と逆の動作をする。 インターリーブされた記号は、チャネル５４から整流子５５を通じて受信される。 該記号はデインターリーバレジスタ７０、７２、． ． ． ７４、
７６、７８に導入される。 整流子５８は、デコーダに出力するためにデインターリーバレジスタから該記号を読み取る。 適正に動作させるためには、インターリーブ及びデインターリーブの両方に対する入力及び出力整流子が、同期しなければならない。 【００２４】図３ａから図３ｄは、連続のコード記号により満たされた単純なたたみこみ４レジスタ（Ｊ＝１）
インターリーバの一例を図示したものである。 図は、同期したデインターリーバがデコーダにデインターリーブされた記号を供給するようすを同時に示している。 図３
ａにおいて、記号１から４はインターリーバ８０内に満たされている。 出力でのＸの表示は、未知の状態を表している。 図３ａから３ｄの例において、インターリーバ第１行に遅延は与えられない。 したがって、インターリーバ８０に入力された記号１は、整流子スイッチ８２を通じてデインターリーバにただちに出力される。 図３ａ
に示された各記号２、３及び４は、インターリーバ８０
の対応する第１遅延レジスタに保存される。 これらの記号はまだデインターリーバに出力されない。 【００２５】図３ｂには、レジスタ内に導入された最初の４つの記号及びインターリーバに入力される５から８
までの記号が図示されている。 図に示されるように、インターリーバ及びデインターリーバはまだ完全に満たされていないので、デインターリーバ８４の出力はすべて未知状態である。 【００２６】図３ｃにおいて、インターリーバ８０に記号９から１２が入力されるのが示されている。 ここで、
デインターリーバ８４はメッセージ記号で満たされたことになったが、デコーダにはまだ何ら出力されない。 【００２７】図３ｄにおいて、記号１３から１６はインターリーバに入力され、デインターリーバ８４の出力において、やっと記号１から４がデコーダに出力される。
完全なコード語シーケンスが、あらかじめインターリーブされた元の形でデコーダに与えられるまで、このプロセスが続けられる。 【００２８】インターリーバ８０からデインターリーバ８４に送信される記号は、インターリーブされると元の順序がくるうことに注意すべきである。 例えば、図３ｄ
に描かれているようにインターリーバ８０の出力において認められる。 たとえ、記号はインターリーバ８０内に順に入力されたとしても、それらはインターリーブされた１３、１０、７、４の順にインターリーバ８０から出力される。 したがって、隣接する記号内のバーストエラーは、インターリーバの送信により分散される 。 デインターリーバにおいて、これらの記号は正しい順序に再び組み立てられる。 【００２９】上で注意したように、インターリーバの整流子のアームがデインターリーバの整流子のアームと同期することが不可欠でる。 その同期が本発明で与えられる。 特に、 ビタビデコーダのくり込み比は、同期が達成されるまで順序試験やエラー加工することによりデインターリーバのアドレスを変化させるのに使用される。 【００３０】本発明の第１の実施例が図４に示されている。 図示されたたたみこみインターリーバ／デインターリーバは疑似ランダムアドレスを使用する。 インターリーバ９２の出力整流子アーム１０４及びデインターリーバ９８の入力整流子アーム１０６が、疑似ランダム（Ｐ
Ｎ）アドレスジェネレータ９４、９６のそれぞれにより得られた疑似ランダムシーケンスによって制御される。
ランダムアドレスは、周期的バースト干渉に対してより効果的であるという利点を有する。 ＰＮシーケンスに続く該干渉は非常に問題であり、インターリーバを害する。 ランダムインターリーバにおいて、隣接する記号の平均間隔は、連続的にアドレスされたインターリーバにより生成される固定間隔に近づき、一方インターリーバの深さは無限大に近づく。 【００３１】端子９０を通じてインターリーバ９２に入力された記号は、入力整流子アーム９１を通じてレジスタ１００に連続的に導入される。 インターリーバから出力された疑似ランダムインターリーブデータは通信チャネルを通じてデインターリーバ９８へ通信され、そこで記号はレジスタ１０２内に導入される。 インターリーバ９２及びデインターリーバ９８はともにＮ×Ｎのレジスタから成る。 図に示すように、レジスタは、対角線に沿ってインターリーバ及びデインターリーバのレジスタに２分割されるような構成をとる。 このようにして、各記号は同量の遅延を受け、その遅延はインターリーバ９２
の入力からデインターリーバ９８の出力へ伝わる。 デインターリーバの出力において、出力整流子アーム１０８
はビタビデコーダへ入力するための記号を連続的に再生する。 【００３２】連続的にアドレスされたデインターリーバが対応するインターリーバと同期しないとき、デインターリーバは適正にデインターリーブされた記号のランを出力することがわかった 。 これらのランが十分に長ければ、 ビタビデコーダは偽同期を指示する。 本発明は疑似ランダムにインターリーバをアドレスすることによってこの問題を解決するものである。 結果として、インターリーバ及びデインターリーバが同期しないとき、適正にデインターリーブされた信号のランは最小化され、そのためビタビデコーダは偽同期を示さなくなる。 【００３３】図６は、本発明によるデインターリーバをインターリーバに同期させる工程を図示したものである。 ビタビデコーダからのデータは端子１２０を通じて２４ビットシフトレジスタ１２６へ入力される。 ビタビ
デコーダからの同期制御信号（すなわち、 ビタビくり込み比が現しきい値を超えたことを示す該制御信号）は、
端子１２２に入力される。 ステートマシン１３０は、くり込み比がしきい値を超えたことをビタビ同期が示すと、作動する。 この場合、ステートマシン１３０は、デインターリーバに対し、次のデインターリーバアドレスが同期可能状態で試験されるよう合図する。 したがって、例えば、もしデインターリーバ入力整流子１０６
（図４参照）が、デインターリーバデータを疑似ランダムシーケンスで入力パス１０１に書き込み始め、それで同期が達成されないなら、装置は、疑似ランダムシーケンスを入力ライン１０３から始めることによって同期させようとする。 もし、これでも同期しないなら、再びデインターリーバは、疑似ランダムシーケンスを入力ライン１０５から始めることによって同期させようとする。
この工程は、デインターリーバの異なる入力ラインを順次試行錯誤に基づいてアドレスすることによって、同期が最終的に達成されるまで続く。 【００３４】同期状態を検出するために、連続ｍビット記号から成るｎビット同期語が、周期的に送信され且つコンパレータ１２８により検出される（図６参照）。 該同期語は、持久記憶装置、例えば読み取り専用メモリ（ＲＯＭ）内に保存される。 ビタビデコーダからのデータは、入力端子１２０を通じてｎビットシフトレジスタ１２６ヘ入力され、コンパレータ１２８によってメモリ１２４に保存された同期語と続けて比較される。 特定の実施例において、４ビット記号から成る２４ビット同期語は、約５パーセントの時間で送信される。 当業者には、これらの特定パラメータが決して典型的なものではなく、同期語が送信される周波数同様、同期ビット及び記号長の選択は、装置がランダムビットパターンを同期語として誤って同定してしまうような例を最小化するように、装置自身の処理能力及び管理費によって決まるということがわかるであろう。 【００３５】一度、 ビタビデコーダのくり込み比制御ラインが、ステートマシンに対して、該くり込み比は許容範囲内である（例えば、所定のしきい値以下である）ことを指示すると、ステートマシンはデインターリーバのアドレスをその現状態に固定する。 その際、ステートマシンはビタビデコーダからのデータ内に検出された同期語の数をカウントする。 もし、所定の基準に一致する十分な同期語が検出されると、ステートマシンは、 ビタビ
デコーダが偽同期を誤って示すことを防止するために、
ビタビデコーダのくり込み比のしきい値を上げる。 その後、 ビタビデコーダからの出力データ内に所定の規格に一致する十分な同期語が検出されなければ、ステートマシンは、再び同期するようビタビデコーダのくり込み比のしきい値を下げる。 【００３６】十分な同期語がビタビデコーダからの出力データ内に検出されるかどうかを決めるひとつの基準は、記号タイミングクロック信号を端子１３２を通じてステートマシンに与えることである。 この信号は、与えられた数の同期語が検出されるべき時間間隔を特定する。 例えば、もし１０個の同期語が記号タイミングクロック信号により特定された時間“窓”（window)の間に送信されると、８個の同期語が該窓の間に検出されれば同期しているものとみなすように、所定の基準が設定される。 【００３７】やや異なるその他の実施例において、 ビタ
ビデコーダからの出力データ内に指定された数の連続同期語が存在し続けるようになることが、所定の基準になる。 この実施例において、もし指定された数の同期語が連続的に検出されなければ、くり込み比のしきい値は、
その獲得値に戻され再獲得が生じる。 【００３８】所定の基準に一致させるために、検出される特定数の同期語は、獲得時間、検出／フォールスアラーム確率及び管理費等の装置の要求によって決定される。 ステートマシンによるビタビデコーダのしきい値の下降によって、記号エラー比が許容レベルを超える場合に、適正な同期語の再獲得が可能になる。 【００３９】本発明による同期をもたらすビタビデコー<br>ダのくり込み比の使用により、同期時間が減少する。 所定のくり込み比のしきい値に一致するまで、ステートマシンは新しいアドレスを試し続ける。 典型的に、 ビタビ
デコーダのくり込み比は、２５６個の記号にわたって計測される。 典型的に、 ビタビデコーダのメモリは、５つの制約長（Ｖ）である。 したがって、新しいデインターリーバアドレスは２５６＋５ｖ毎に試される。 例えば、
もしｖが６（６４状態ビタビデコーダ）で且つ記号比が５Ｍｚなら、新アドレスは５７．２μｓｅｃ毎に試されることになる。 都合よく、インターリーバのアドレスサイクルに関して同期語のタイミングに制約は生じない。
また、その他の装置のタイミングに関してインターリーバのアドレスサイクルにも制約が生じない。 【００４０】本発明による疑似ランダムインターリーバ／デインターリーバの他の実施例が、図５に示されている。 この実施例において、インターリーバの出力及びデインターリーバへの入力で疑似ランダム加工を実行する代わりに、インターリーバの入力ではＰＮアドレスジェネレータ１１０による疑似ランダムアドレスが、デインターリーバの出力ではＰＮアドレスジェネレータ１１４
による疑似ランダムアドレスがそれぞれ与えられる。 インターリーバの出力及びデインターリーバの入力はともに連続的にアドレスされる。 この違いを除けば、図５の実施例の作用は図４の実施例に等しい。 【００４１】上で説明した実施例において、同期は幾分
ビタビデコーダのくり込み比に依存している。 もう一つの実施例において、 ビタビデコーダが無いから同期は達成される。 特に、連結コード化装置において、インターリーバ（デインターリーバ）は、内部デコーダで発生したバーストエラーを外部デコーダ内に分割するために、
内部エンコーダ（デコーダ）と外部エンコーダ（デコーダ）の間に配置される。 所定の時間が経過した後、新しいデインターリーバ開始アドレスを試すためのタイマーが与えられる。 十分な同期語がデインターリーバからの出力データ内に検出されるまで、新アドレスは、各新時間周期の始めに試される。 この時点で、該タイマーは無能になる。 所定の基準にもはや合わなくなると、新デインターリーバ開始アドレスを試すことにより同期を再び獲得するために、タイマーは再スタートされる。 【００４２】タイマーにより確立された所定の時間間隔は、同期語の送信の周期に等しい。 したがって、タイマーを有する装置の実施例は、高比率で同期語が送信されない限り、 ビタビデコーダを採用する方法に比べて処理速度が遅い。 その訳は、前者が同期語の間でたった一つのアドレスしか試さないのに対し、後者は、複数のアドレスを試すことができるという事実による。 【００４３】 ビタビデコーダを採用する実施例と同様、
タイマーの実行により、ランダムアドレスを使用できるようになる。 特に、たとえ適正に同期しなくとも、デインターリーバは、正しくデインターリーブされた記号のランを出力することができ、もし同期語のサイズがさほど長くなければ、該記号のランは種々の同期語として検出され得る。 この結果、デインターリーバは偽同期状態に留まる。 この問題は、記号のインターリーバアドレスサイクルと同じ大きさの同期語を作成することによって解決されるが、それは常に望ましいものではない。 他に、この問題は、インターリーバアドレスサイクルを横切って同期語を配置することにより解決できる。 ランダムアドレスを使用することによって、同期語の位置の制約は生じず、且つ偽同期問題は、装置を複雑にすることなく調節される。 【００４４】本発明はインターリーブデータ通信のための方法及び装置を提供するものであるということがわかる。 インターリーバ及びデインターリーバは疑似ランダムにアドレスされる。 デインターリーバから出力されたデータは、（例えば、デコード化の後）同期を検出するためにモニターされる。 デインターリーバの出力において、 ビタビデコーダを利用する実施例において、 ビタビ
デコーダのくり込み比が同期語の検出と共同して同期を得るために使用される。 もし、 ビタビくり込み比が、デインターリーバはインターリーバと同期していないことを指示すると、新しい開始アドレスがデインターリーバへの、又はデインターリーバからのデータの疑似ランダム入力又は出力のために試される。 もし、くり込み比が、同期は達成されたことを示すと、デインターリーバから出力されたデータは同期語を検出するためにモニターされる。 デインターリーバが適正に受信データをデインターリーブしていれば、同期語は検出されるであろう。 もし、所定の基準に一致する十分な同期語が検出されると、同期と見なされ、且つビタビデコーダが非同期状態を示さないよう、実質的にくり込み比のしきい値が上昇する。 【００４５】デインターリーバの出力は継続してモニターされ、所定の基準に一致する十分な同期語が検出されなくなると、 ビタビデコーダのくり込み比のしきい値は、同期が再獲得されるよう下げられる。 この方法において、 ビタビデコーダは、同期のための適正な開始アドレスを得るために順次試行錯誤に基づいて、デインターリーバのアドレスを制御する。 【００４６】発明は特定の実施例について説明されたが、当業者は、請求の範囲に記載された発明の思想及び態様から離れることなく、さまざまな適用及び修正が可能であることを認識するであろう。 【図面の簡単な説明】 【図１】図１は、本発明に組み入れられる通信装置のブロック図である。 【図２】図２は、たたみこみインターリーバ／デインターリーバの構成の略示図である。 【図３】図３ａからｄは、連続コード記号により充填される４つのレジスタから成る、単純なたたみこみインターリーバの例の略示図である。 【図４】図４は、本発明による疑似ランダムインターリーバ／デインターリーバの構成の略示図である。 【図５】図５は、本発明による疑似ランダムインターリーバ／デインターリーバの他の実施例の構成の略示図である。 【図６】図６は、本発明によるデインターリーバの同期化の構成を示したブロック図である。 【符号の説明】 ３２ エンコーダ３４ インターリーバ３６ モジュレータ３８ チャネル４０ デモジュレータ４２ デインターリーバ４４ ビタビデコーダ４６ 同期検出 ───────────────────────────────────────────────────── フロントページの続き (72)発明者 ジョン・エム・フォックス アメリカ合衆国カリフォルニア州サンデ ィエゴ、バリーモア・ストリート1390 (72)発明者 スコット・エー・レリー アメリカ合衆国カリフォルニア州ルーカ ディア、ハイメタス・アベニュー1183 (56)参考文献 米国特許5042033（ＵＳ，Ａ) (58)調査した分野(Int.Cl. 7 ，ＤＢ名) H04L 7/00 H04B 14/04 |
