在数字CS广播等的数字广播领域，使用属于卷积译码法的viterbi译 码法。以往，在接收端，在接收利用未知的编码r(m＜＝r＜＝n，其中，m 代表最小值，n代表最大值。)进行编码的编码信号时，通过viterbi译码 器的同步判断，检测所接收的编码信号的编码率r。此时，通过使用于同 步判断的时钟信号频率对应于接收装置的编码率的最小值m到最大值n依 次变化，判断是否取得了同步。在此，当用于同步判断的时钟信号的频率 即使达到与编码率的最大值n对应的频率也还不能取得同步时，使时钟信 号的频率返回到与编码率的最小值m对应的频率上，再次判断是否取得 了同步，重复此操作，直到取得同步。
可是，所述以往编码率的检测方法和装置，在同步判断时，时钟信号 从与编码率的最大值n对应的频率返回到与编码率的最小值m对应的频率 时，会因为频率产生很大变化而导致数字噪声的产生。因此，作为半导体 集成电路，当编码率的检测装置和模拟电路被集成在一块电路板上时，该 数字噪声会对半导体集成电路的工作特性产生不良影响。

鉴于以上所述问题的存在，本发明的目的在于：减少同步信号转换时 产生的数字噪音。
为了达到所述的目的，本发明在对接收的编码信号进行同步判断时， 使用于同步判断的编码率和与该编码率不同的其他编码率之间的差小于由 所接收的编码信号的下限值以及上限值所决定的编码率的容许值。
具体地说，本发明提供了一种编码率检测方法，用于检测利用给定的 范围的编码率中的任意的编码率进行编码的编码信号的所述的任意的编码 率，其特征在于：包括：生成具有与所述的给定的范围的编码率的下限值 和上限值之间的第一编码率所对应的频率的第一同步信号的第一同步信号 生成步骤；利用所述第一同步信号，对所述的编码信号进行译码，生成第 一译码信号的第一译码信号生成步骤；判断所述第一译码信号是否取得 了所要求的同步的第一同步判断步骤；第二同步信号生成步骤，所述第 二同步信号生成步骤在所述的第一同步判断步骤中，当不能取得所述编码 信号的同步时，只生成第二同步信号，所述第二同步信号所具有的频率与 第二编码率相对应，所述第二编码率和所述第一编码率之间的差值小于由 所述下限值和上限值所决定的所述编码率的容许值；利用所述第二同步信 号，对所述的编码信号进行译码，生成第二译码信号的第二译码信号生成 步骤；判断所述第二译码信号是否取得了所要求的同步的第二同步判断步 骤；在所述第二同步判断步骤中，当不能取得所述编码信号的同步时，一 面变更所述第二同步信号的频率，使之满足比所述容许值小的条件，一面 直到取得所述编码信号的同步为止，反复进行所述第二译码信号生成步骤 以及所述第二同步判断步骤的反复步骤。
根据本发明的编码率检测方法，在第二同步信号生成步骤中，因为只 生成具有对应与第一编码率的差值小于编码率容许值的第二编码率的频率 的第二同步信号，所以第一同步信号的频率与第二同步信号的频率的差值 小于由下限值以及上限值所决定的编码率容许值，因此能抑制从第一同步 信号的频率向第二同步信号的频率进行变更时的数字噪声。
在本发明的编码率检测方法中，第一译码信号生成步骤或第二译码信 号的译码信号生成步骤最好是包含用viterbi译码法对编码信号进行译码的 步骤。这样一来，就能对实际(商业)上使用的编码信号可靠地进行译 码。
在本发明的编码率检测方法中，反复步骤最好包含：在把第二同步信 号的频率变更为升序的同时，当变更后的频率超过编码率的上限值时，把 第二同步信号的频率变更为降序的步骤。这样一来，当变更后的频率超过 编码率的上限值时，就不会把频率一下变为编码率的下限值，就能可靠地 进行反复处理。
在本发明的编码率检测方法中，反复步骤最好包含：在把第二同步信 号的频率变更为降序的同时，当变更后的频率超过编码率的下限值时，把 第二同步信号的频率变更为升序的步骤。这样一来，当变更后的频率超过 编码率的下限值时，就不会把频率一下变为编码率的上限值，就能可靠地 进行反复处理。
本发明还提供了一种编码率检测装置，用于检测利用给定的范围的编 码率中的任意的编码率进行编码的编码信号的所述的任意的编码率，其特 征在于：包括：接收所述编码信号，对所接收的编码信号进行译码，并输 出译码信号的译码电路；生成用于所述译码信号的同步判断的同步信号， 并向所述译码电路进行输出的同步信号生成电路；接收所述译码信号，对 所接收的译码信号进行给定的同步判断，当不能取得同步时，向所述同步 信号生成电路输出变更所述同步信号频率的频率转换信号的同步检测电 路；所述同步信号生成电路，根据所述频率转换信号，只生成具有所述 编码信号的编码率下限值和上限值之间的第一编码率所对应的频率的第一 同步信号，和第二同步信号，所述第二同步信号具有的频率与第二编码率 相对应，所述第二编码率与所述第一编码率之间的差值小于由所述的给定 的范围的编码率的下限值和上限值所决定的所述编码率的容许值。
根据本发明的编码率检测装置，因为只生成具有对应编码信号的编 码率的下限值以及上限值之间的第一编码率的频率的第一同步信号，和具 有对应与第一编码率的差值小于编码率容许值的第二编码率的频率的第二 同步信号，所以第一同步信号的频率与第二同步信号的频率的差值比由下 限值和上限值所决定的编码率的容许值小，因此，能抑制从第一同步信号 的频率变为第二同步信号的频率时的数字噪声。因此，即使本发明的装置 周围还有其他的电路与之相邻，也不会对该相邻电路的工作特性造成影 响。
在本发明的编码率检测装置中，译码电路最好是利用viterbi译码法进 行译码的viterbi译码电路。这样一来，就能对实际(商业)上使用的编码 信号可靠地进行译码。
在本发明的编码率检测装置中，同步信号生成电路最好是在把第二同 步信号的频率变更为升序的同时，当变更后的频率超过编码率的上限值 时，把第二同步信号的频率变更为降序。这样一来，当变更后的频率超过 编码率的上限值时，就不会把频率一下变为编码率的下限值，就能可靠地 进行反复处理。
在本发明的编码率检测装置中，同步信号生成电路最好是在把第二同 步信号的频率变更为降序的同时，当变更后的频率超过编码率的下限值 时，把第二同步信号的频率变更为升序。这样一来，当变更后的频率超过 编码率的下限值时，就不会把频率一下变为编码率的上限值，就能可靠地 进行反复处理。
附图说明
下面简要说明附图。
图1是表示本发明一实施例的编码率检测方法的程序框图。
图2是表示本发明一实施例的编码率检测装置的功能框图。
图3是表示本发明一实施例的编码率检测装置的时钟发生电路的功能 框图。

下面，参照附图说明本发明的实施例。
图1表示本发明一个实施例的编码检测方法的程序框图。
首先，作为本发明的前提，在数字广播等的数字通信中，在对发送信 号进行编码时，备有多种编码率r，并未定为某一个，因此，有必要在接 收端检测发送信号的编码率，以取得数字通信的同步。
检测同步的方法有检测同步码的方法和使用a path metric的方法。检测 同步码的方法是在编码信号的多个地方插入同步码(例如，如果是MPEG 的情况，则是8位的“01000111”)，如果能按给定次数检测到该同步 码，就是取得了同步。另外，使用a path metric的方法是viterbi译码法， 观察接收的编码信号的a path metric，当观察的a path metric的值比给定的 临界值小时，就取得了同步。
除了这两种方法，还有以下方法，即，取得了接收信号后的装置或程 序的工作状态如果被认为是正常，则认为已取得同步。
这里以viterbi译码法为例，在对接收的编码率ri(1＜＝i＜＝k，可是i是 正整数，k为3以上的整数。)的编码数据译码时，对检测同步判断为真 的编码率ri的方法加以说明。但，设定编码率ri的大小为：
r1＜ri＜rk
首先，如图1所示，对于编码率的初始值的设置步骤ST10，分配一 个具有与编码率的最小值r1对应的频率的同步信号，即时钟信号。
然后，在第一viterbi译码步骤ST11中，使用被分配的时钟信号，对 接收的编码信号进行译码。
然后，在第一同步判断步骤ST12中，对被译码的译码信号进行同步 判断。在此，a path metric比临界值小时，就认为取得了同步，结束处 理。
然后，当未能取得同步时，在第一时钟信号更新步骤ST13中，分配 具有与编码率ri+1对应的频率的时钟信号。
然后，在编码率的上限判断步骤ST14中，如果编码率ri不是编码率 的最大值rk，返回到第一viterbi译码步骤ST11，继续处理。
然后，编码率ri+1如果是最大值rk，在第二viterbi译码步骤ST15 中，使用被分配的时钟信号，对编码信号进行译码。
然后，在第二同步判断步骤ST16中，对于被译码的译码信号进行同 步判断，如果判断已取得了同步，结束处理。
然后，当未能取得同步时，在第二时钟信号的更新步骤ST17中， 分配具有与编码率ri-1对应的频率的时钟信号。
然后，在编码率下限判断步骤ST18中，编码率ri如果不是编码率的 最小值r1，返回到第二viterbi译码步骤ST15，继续处理。另外，编码率 ri是编码率的最小值r1时，返回到第一viterbi译码步骤ST11，继续处 理。一直重复以上处理，直至同步判断的结果为真。
这样，利用关系到本实施例的编码率的检测方法，在编码率的最小值 r1和最大值rk之间往返，一面变更各自对应的时钟信号的频率，一面进 行同步判断。因此，在编码率的最小值r1所对应的最小值生成频率和最 大值rk所对应的最大值声成品率之间，不会有一次性的跳跃，因为只生 成比最小值r1和最大值rk所决定的编码率的容许值小的变化量的时钟信 号，所以能大幅地抑制在变更时钟信号的频率时产生的数字噪声。
并且，  在本实施例中，虽然使用viterbi译码法进行译码处理，但也可以 使用适合编码信号的编码方法的译码法。
并且，在编码率的初始值设置步骤ST10中，如果被分配了具有与编 码率的最大值rk所对应的频率的同步时钟信号，也能得到同样的检测结 果。但是，在这种情况下，应从第二viterbi译码步骤ST15开始处理。
另外，也可把编码率的最小值r1和最大值rk之间的ri所对应的时钟 信号作为初始值。
下面，参照附图对实现本实施例的编码率检测方法的编码率检测装置 进行说明。
图2表示本发明的一个实施例的编码率检测装置的功能组成。如图2 所示，编码率检测装置30包括：生成并输出作为同步信号的时钟信号21 的同步信号生成电路，即时钟发生电路31，和基于时钟信号21，对输入 的编码信号22进行viterbi译码，输出译码信号23的viterbi译码电路 32，和接收译码信号23，对接收的译码信号23通过观察a path metric，进 行同步判断，当未能取得同步时，向时钟发生电路31输出转换时钟信号 21的频率的频率转换信号，即时钟转换信号24的同步检测电路33。
图3表示本实施例的时钟发生电路31的功能组成。如图3所示，时 钟发生电路31包括：响应时钟转换信号24，使编码率ri增大或减小的计 数器41，和检测从计数器输出的信号的频率是否为计数器的最大(上 限)值或最小(下限)值的最大值/最小值检测器42，和生成并输出彼此 不同的频率的多个时钟发生器431～43k，和基于计数器41的输出信号， 从多个时钟发生器431～43k的输出信号做选择的选择器44。
计数器41包括：对于每个时钟转换信号24的输入，把作为检测对象 的编码率ri的i的值每次加1的加法器和把i的值每次减1的减法器412， 和转换加法器411和减法器412的输出信号的开关413。
下面，对如以上所述结构的编码率检测装置的动作加以说明。
在此，对于接收到的编码信号22，用r1＜ri＜rk的k个等级来判断编码 率ri。因此，时钟发生电路31中的各时钟发生器431～43k生成与这些编 码率对应的时钟信号21的各个频率(f1＜＝fi＜＝fk)。
首先，如图3所示，在时钟发生电路31的计数器41中，设初始值为 1，使开关413与加法器411连接。
然后，基于计数器41的指示，选择器44选择时钟发生器的时钟信 号。
接着，如图2所示，译码电路32基于输入的时钟信号21，对收到的 编码信号进行viterbi译码，把译码后的译码信号23向同步检测电路33输 出。接收了译码信号23的同步检测电路33进行给定的同步判断，当未能 取得同步时，向时钟发生电路31输出转换时钟信号21的频率的时钟转换 信号24。
然后，接收了时钟转换信号24的计数器41，只在加法器中加1。然 后，如果编码率ri的i的值达到了最大值k，通过最大值/最小值检测器 42，使开关413变为与减法器412的输出端子连接。另外，当编码率ri的 i的值达到了最小值1时，开关413与加法器411的输出端子连接。
这样，因为k个时钟发生器431～43k只在相邻的频率间转换时钟信号 21的频率，不会使编码率的最小值r1所对应的时钟发生器431的生成频 率一次就跳到最大值rk所对应的时钟发生器43k的生成频率，只生成比 由最小值r1和最大值rk所决定的编码率的容许值小的变化量的时钟信 号。这样，由于大幅地抑制了在变更时钟信号的频率时所产生的数字噪 声，即使本实施例中的编码率检测电路与模拟电路混合在一起，也不会对 模拟电路的工作特性造成影响。
并且，作为译码电路虽然采用了viterbi电路32，但是也可采用与编码 信号的编码方法相适应的译码电路。
而且，在计数器41初始化时，如果设初始值为k，并使开关413与减 法器412连接，则可从编码率的最大值rk开始，按降序进行同步判断。