用于检测维特比译码器中同步的方法和电路

本发明涉及用于卫星通信系统的维特比译码器，特别是用于检测维特比译码器中同步和异步的方法和电路。

正如已知技术中，卷积编码器是以码的信息率R和约速长度K为特征的。当一个信息串的K信息比特编码成一个码串的n码比特时，码的信息率R为k/n。例如，如果一个信息串的一个信息比特是用一个串的两个码比特表示的，则该信息率R为1/2。码的信息率R也称做编码比率。约束长度K是指确定区段的信息比特所影响的范围，并由K＝（m+1）n表示，其中m是一个编码发生器多项式的幂m，n是部分区段的长度。

卷积码是一种将信息在一个字块内编码的码并且前面的字块的信息影响当前字块。被编码的字块称作码块组。

卷积编码器可以产生多个内部状态。特别是如果卷积编码器中带有的延迟元件的数量是d，由于每个延迟元件要以产生逻辑“1”或“0”，因此该卷积编码器以产生2d个内部状态。每次提供K信息比特的信息串，卷积编码器从一个内部状态转换成另一种状态。卷积编码器内部状态变化的方式是用该技术中熟知的格式转换图表示的。由于它们的变化并且相对于表示时间的水平轴绘制，格式转换图表示内部状态。传送信息时，即当信息码成编码串时，卷积编码的内部状态从初始状态变换成最终状态。

本发明涉及一种检测接收由卷积编码器从信息串编码，通过传输路径的编码数的维特比译码器中同步的方法，并用维特比算法将 接收到的编码数据译码。

正如该技术中所熟的，在卫星通信中对信息传送采用纠错编码要求接收机在发射机正确识别码组的划分时将接收到的数据译码。在发射机的码组划分与接收机的码组划分处于不相冈的状态即称作为非同步状态。在非同步状态下接收机不能正确地将接收到的数据译码。因此需要用纠错译码器检测非同步状态并控制提供给译码器的所接收的数据的相位以使译码器在任何时候能够将接收的数据在正确的码组译码。为满足这一要求，应该将在同步与非同步状态之间明显区分出的同步信息从译码器中分离。

为了将一序列在发射机中由卷积编码器以1/2的编码率编码的数据（接收的数据）译码，一般采用一个用维特比算法将接收的数据译码的译码器。已经提出了多种同步检测方法对接收的数据在正确的码组进行维特比译码（例如，见日本专利公开Nos    62-193323、63-232659、1-296716、2-237334和3-13025）。

下面参考提交的附图的图1说明在维特比译码器中检测同步的传统方法。例如，图1所示是一个在Yutaka    Yasuda等发表的题目为“维特比译码中码同步方法的分析”中所公开的电路装置，见电通信协会技术研究报告（CS82-43），17-24页。

将软判断的接收数据提供给输入端110。通常，所接收的通过模拟传输传送的信号带有噪声。例如，由于噪声，经传输后一个逻辑电平“0”可能变为电平0.2或一个逻辑电平“1”可能变成电平“0.7”。软判断的接收的数据是并不立即还原成逻辑电平“0”或逻辑电平“1”，而是作为模拟数据来处理。硬判断的接收数据是从软判断的收到的数据恢复成逻辑电平“0”或逻辑电平“1”的数 据。送到输入端110的软判断的接收的数据传送到串至并联转换器118，该转换器向相位转换器111提供数据a.b。在从同步/非同步判定电路116送入一个相位控制信息之前相位转换器111将数据a.b保持在原相位。

响应同步/非同步判定电路116的相位控制信号，相位转换器111产生相位变换的软判断的接收数据c.d和硬判断的接收数据。相位转换器111将相位变换的软判断接收数据送入维特比译码器112，并将硬判断接收数据送入延迟电路115。维特比译码器112采用已知的维特比算法将送入的相位变换的软判断接收数据c.d译码。译码后的数据从输出端输出，另一路送入卷积编码器113。卷积编码器113将经译码的数据编码成卷积码或卷积码数据送入相关器114。另外，相关器114被送入经延迟电路115延迟的硬判断接收数据。延时电路115起到使硬判断接收数据与卷积码数据在时间上相协条的作用。相关器114检则每个间隔中卷积码数据的延迟的硬判断接收数据之间的相关性，并输出一个表示每个间隔中所检测的相关性的相关值。

在非同步状态下所产生的相关值会有变小的趋势，每个时间间隔中的相关值送入同步/非同步判定电路116。同步/非同判定电路116将送入的每个间隔的相关值与一预定门限值比较，并根据比较的结果判定所接收的数据是否是同步状态。如果接收的数据处于非同步状态，同步/非同步判定电路116向相位转换器提供相拉控制信号。相位转换器根据相位控制信号改变软判断接收数据的相位。

如附图中的图2所示，如果送入相位转换器111的数据（a，b）是（a，b）＝（Qtm，Pt+1），则确定接收的数据为非同步状态，相位转换器111转变数据的相位以使数据（c，d）变为（c，d）＝（pt，Qt）。重复这一 过程直到同步/非同步判定电路111判定接收的数据处于同步状态。

然而，这种传统的检测维特比译码中同步的方法要求一个由维特比译码器产生的译码延迟和由卷积编码器提取同步信息产生的编码延迟的附加时间周期。该译码和编码过程需延迟电路和卷积编码器。

因此，本发明的目的是提供一种在维特比译码器中检测同步和非同步的方法，如果检测到的接收数据处于非同步状态，该方法能使接收的数据实现同步状态。

按照本发明，提供一种在维特比译码器中检测同步的方法以将接收的使用维特比算法卷积编码的数据译码，其中包括步骤：校验由维特比译码器在维特比译码处理中确定的最大路径尺度状态已经转换的之前的状态，使用所述的最大路径尺度状态，确定转换之间的转移值，确定所述的转移值和接收的数据之间在每个间隔中的相关性并输出表示每个间隔中所述相关性的相关值，根据每个间隔中所述的相关值确定接收的数据是否在同步或非同步状态，如果确定接收的数据处于非同步状态则改变接收的数据的相位。

根据本发明，还提供一种在维特比译码器中检测同步的电路以将接收的使用维特比算法卷积编码的数据译码，其中包括：用于校验由维特比译码器在维特比译码处理中确定的最大路径尺度状态已经转换完的之前的状态，使用所述最大路径尺度状态，并确定转换之间转移值的转移值输出电路。一个用于确定所述的转移值和接收的数据之间在每个间隔中的相关性并输出表示每个间隔中所述相关性的相关值的相关器;一个根据所述的每个间隔中的转移值确定接收的数据是否处在同步或非同步状态的同步/非同步判定电路;以 及一个如果接收的数据由所述的同步/非同步判定电路确定为非同步状态，用于改变接收数据相位的相位转换器。

在上面的方法和电路中，接收的数据可以包括软判断接收数据。

本发明的上述及其它目的、性能和优点将从下面说明连同依为实施例说明本发明的优选实例的附图一起变得更加明确。

图1是用于实现在维特比译码器中检测同步的传统方法的电路装置的框图;

图2是表示不同组合的数据当它们从串行数据转换为并行数据时的图形;

图3（a）至3（c）是在发射机中使用的带有按照本发明的维特比译码器的卷积编码器，以及卷积编码器的运行方式图;

图4是用于检测按照本发明的维特比译码器中同步的电路框图;以及

图5是说明图4所示电路的转移值输出电路的格式转换图。

如图3（a）所示，在发射机中使用的带有本发明的维特比译码器的卷积编码器有一个输入端18，第一和第二寄存器19、20，以及第一和第二加法器21、22。

当信息比特SK+2送到输入端18时，第一和第二寄存器19，20保持相应的信息比特SK+1，SK。这时。第一和第二加法器21、22分别完成下面的等式（1）、（2）。

Pt＝SK+2+SK+1+SK（模2） （1）

Qt＝SK+2+SK（模2） （2）

第一和第二加法器21、22分别输出第一和第二总和Pt，Qt，其中t表示时间。第一和第二总和Pt，Qt的集合（Pt，Qt）表示在时间t传送 的码组。与此同时后面的信息被送到输入端18，第一和第二加法器21、22的内容如图3（b）中所示而改变，即第一和第二加法器21、22分别保持信息比特SK+2、SK+1。

图3（c）说明输出什么样的码组（Pt，Qt），如何改变第一和第二寄存器19、20的内容和取决于第一和第二寄存器19、20保持的值以及送到输入端18的信息比特。假设第一和第二寄存器19、20分别保持数值（0，0）状态作为状态。第一和第二寄存器19、20分别保持数值（1、0）状态作为状态1，第一和第二寄存器19、20分别保持数值（0，1）状态作为状态2，以及第一和第二寄存器19、20分别保持数值（1，1）状态作为状态3。

图4是用于检测根据本发明的维特比译码器中同步的电路框图。图4中，从输入端10送入的软判断接收数据经一个串至并联转换器18和一个相位转换器11依次作为集合（Pt，Qt）（同步状态）或集合（Qt，Pt）（非同步状态）送到维特比译码器12，每个码组作为一个单元（c，b）。

维特比译码器12包括一个路径尺度计算电路、一个状态0加法、比较和选择（ACS）电路2、一个状态1ACS电路3、一个状态2ACS电路4，一个状态3ACS电路5，残存路径存储器6，一个路径尺度存储器7，以及一个最大路径尺度状态检测电路8。

路径尺度计算电路根据每个译码步骤的输入数据计算相对于图3（c）所示的分支（c，d）的分支尺度。路径尺长存储器7存储前一个译码步骤中残存路径的路径尺度信息，该步骤相对于图3（c）所示的信息比特集合（SK+1，SK+2）的状态0，1，2，3。状态O ACS电路2、状态1 ACS电路3、状态2 ACS电路4和状态3 ACS电路5根据由路径 尺度计算电路1计算的分支尺度和路径尺度存储器7存储的路径尺度信息选择状态0，1，2，3的新残存路径。

选出的残存路径的尺度和对应的路径的编码器输入数据串的内容（图3（c）中所示的信息比特SK+2）存储在残存路径存储器6中。这时，具有最长的通过时间的输入数据比特通过残残路径作为译码数据从输出端17输出，其中残存路径对应于由最大路径尺度状态检测电路8所确定的状态。

作为下面的详细说明，根据本发明，同步信息是从最大路径尺度状态检测电路8的输出信号中分离出，该输出信号是在维特比译码过程中重复上面过程产生。

图5是作为实施例的格式转换图。图5中的粗线表示在同步状态的to时刻在残存路径存储器6中具有最大路径尺度的残存路径。图5中，状态2在to时刻有最大路径尺度并能被最大路径尺度状态检测电路8确定。

转移值输出电路9决定带有最大路径尺度的确定状态是从哪里转送的，并在转送之间输出一转移值（Pt，Qt）。从图5中可以看出，在to时刻具在最大路径尺度的状态2是从状态3转送的。因此转移值输出电路9输出（0，1）作为转移值（Pt，Qt）。从转移值输出电路9得到的一串并不是一个完全的编码串，而是接近于完全的编码串的码串。在非同步状态下的一串是随机的。

从转移值输出电路9输出的转移值送到相关器14。相关器14在每个间隔中检测转移值和硬判断接收数据之间的相关性，并输出表示每个间隔中检测的相关性的相关值。将每个间隔中产生的相关值送入同步/非同步判定电路16。同步/非同步判定电路176将每个间 隔中送入的相关值与一个预定门限值相比较并根据比较的结果确定接收的数据是否处于同步状或非同步状态。如果接收的数据为非同步状态，同步/非同步判定电路16向相位转换器11送入一个相位控制信号。响对应该相位控制信号，相位转换器11改变软判断接收数据的相位。

在图2中，如果送到相位转换器11的数据（a，b）是（a，b）＝（Qt，Pt+1），则确定接收的数据处于非同步状态，并由相位转换器11改变数据的相位以使数据（c，d）＝（Pt，Qt）。重复该过程直到同步/非同步判定电路16确定接收的数据处于同步状态。

如上所述，由于在维特比译码过程中带有最大路径尺度的检测状态是用于分离同步状态的，不需要在维特比译码中的延迟和再编码中的延迟所造成的时间周期，使其能够快速检测同步或非同步状态。因为不再需要在传统的同步检测电路中所需的延迟电路或卷积编码器，因此用于在维特比译码器中检测同步和非同步的电路可以减小尺寸。

虽然已经给出并详细说明了本发明的一个确定的优选实例，可以理解在不脱离本发明权利要求范围内可以对本发明进行各种变化和改进。