具有约束d=1,r=2的、具有奇偶互补字分配的码的编码器和编码方法 |
|||||||
申请号 | CN200680047887.3 | 申请日 | 2006-12-08 | 公开(公告)号 | CN101341658B | 公开(公告)日 | 2013-03-27 |
申请人 | 索尼公司; | 发明人 | W·M·J·M·科恩; A·P·希克斯特拉; H·亚马吉斯; M·诺达; | ||||
摘要 | 目前已知的d=1码具有长的列,包括连续的2T游程和总体高 频率 出现的最短的2T游程,这降低了比特检测器的性能。通过使用MTR约束为2的码,实现比特检测器的改进。提供以系统方式构建的码,提供MTR约束2。公开了这种码的 变形 ,其中使用一个子码,将编码状态划分成编码类以及将码字划分成码字类型。然后,对于给 定子 码,可以将类型t的码字与下一子码的码字级联,如果所述下一子码的所述后继码字属于索引为Tzmax+1t的编码类的编码状态之一的话。在根据本 发明 的码中,总体码具有这样的特性,对于DC控制比特的两个值中的每一个(是给定用户字的一部分),从有限状态机的任何可能状态开始从相同的消息比特序列编码的各个信道比特序列,将具有对于从开始状态一直到两个 编码器 路径合并处的状态产生的序列相反的奇偶。对于编码器路径不合并的情况,则没有这样的约束。最后,公开了具有下列特性的新的d=1,k=10滑动 块 可译码RLL码:(i)它具有r=2约束,这是与速率R=2/3相兼容的最低MTR值;(ii)由于它的紧2到3映射,它允许实际SISO-RLL译码;和(iii)该新码使用用于DC控制的奇偶互补字分配(PCWA)。 | ||||||
权利要求 | 1.一种借助总体信道码将用户比特流转换成编码比特流的方法,包括以下步骤: |
||||||
说明书全文 | 具有约束d=1,r=2的、具有奇偶互补字分配的码的编码器和编码方法 技术领域[0001] 本发明涉及借助信道码将用户比特流转换成编码比特流的方法,涉及使用所述借助信道码将用户比特流转换成编码比特流的方法的记录设备,以及对使用所述借助信道码将用户比特流转换成编码比特流的方法而编码的用户比特流解码的播放设备。 背景技术[0002] 在游程长度有限编码的文献中,重复最小转换游程(Repeated MinimumTransition Run,即RMTR)约束常常被称为MTR约束。最初,J.Moon和B.Brickner在“Maximum transition run codes for data storage systems”,IEEE Transaction on Magnetics,Vol.32,No.5,pp.3992-3994,1996中介绍的最大转换游程(MTR)约束(对于d=0的情况)规定了在NRZ比特流中连续“1”比特的最大数量(其中“1”指示相关双极性信道比特流中的转换)。同样,在(双极性)NRZI比特流中,MTR约束限制了连续1T游程的数量。MTR约束也可以与d约束组合,在这种情况下MTR约束限制连续的最小游程长度的数量,通常对于蓝光盘(BD)格式中使用的17PP码就是这样(EP1000467)。使用MTR码背后的基本思想是消除所谓的主导差错图案,即,将在用于高密度记录的部分响应最大似然(PRML)序列检测器中引起多数差错的那些图案。T.Nishiya,K.Tsukano,T.Hirai,T.Nara,S.Mita 在“Turbo-EEPRML:An EEPRML channel with an error correcting post-processor designed for 16/17rate quasi MTR code”,Proceedings Globecom’98,Sydney,pp.2706-2711,1998中描述了高效的速率16→17MTR码,对于d=0的情况将连续转换的数量限制到最多两个。另一个支持RMTR约束的论据是限制维特比(PRML)比特检测器的折回(back-tracking)深度(或回溯深度)。US 5943368的公开旨在将数据编码成禁止单频率分量的生成(可以是(最小)游程长度的长的重复)的信道比特流。 [0003] RMTR约束最近在光学记录界重新获得了一些关注。K.Kayanuma,C.Noda and T.Iwanaga,“Eight to Twelve Modulation Code for High Density Optical Disk”,Technical Digest ISOM-2003,Nov.3-72003,Nara,Japan,paper We-F-45,PP.160-161中公开的ETM码具有d=1,k=10以及r=5约束,该r约束仅比具有r=6的17PP的RMTR低1。对于d=1和RMTR r=2,理论香农容量为: [0004] C(d=1,k=∞,r=2)=0.679286. (1) [0005] 因此,具有比2/3更好速率的码仍然是可行的。对于更激进的RMTR约束r=1,理论香农容量为: [0006] C(d=1,k=∞,r=1)=0.650900. (2) [0007] 这显示r=2是对于不低于17PP码的码速率来说可能的最低RMTR约束。 [0008] 最近,在K.A.S.Schouhamer Immink国际递交日为2000年11月11日的PCT专利WO WO02/41500 A1,“Method and Apparatus for Coding Information,Method and Apparatus for Decoding Coded Information,Method of Fabricating a Recording Medium,the Recording Medium and Modulated Signal”中,以及在K.A.S.Immink,J.-Y.Kim,S.-W.Suh,S.K.Ahn,“Efficient dc-Free RLL Codes for Optical Recording”,IEEE Transactions on Communications,Vol.51,No.3,pp.326-331,March 2003中,公开了一些非常高效的d=1码,其码速率非常接近对于d=1的香农容量,香农容量由C(d=1,k=∞,r=∞)=0.6942给出。作为例子,实现了具有R=9/13速率的码,具有码效率 从而1-η=0.28%。然而,这些非常高效的RLL码由于缺少RMTR约束(r=∞)而受到损失;因此,后面的9-13d=1码不能产生通过r=2的d=1码提供的适配PRML序列检测的实际容 量得益(典型地是5%)。 [0009] 对从蓝光盘(BD)系统导出的高密度光学记录信道,通过实验研究了由RMTR约束带来的性能增益。实验是使用密度增加的BD可重写系统执行的,盘容量从标准的23.3-25-27GB增加到35GB。采用了PRML(维特比)比特检测。 [0010] 维特比比特检测器的性能是基于序列化幅度余量(SAM)分析测量的。在大约35GB容量的相关范围中,SAMSNR中的1dB增益意味着几乎6%的盘容量增加。 [0011] 对具有不同RMTR约束的信道码进行了相互比较。为了区分由于加入的RMTR约束而带来的读信道性能增益与相应的写信道增益,使用了两个不同的维特比比特检测器:一个知道RMTR约束,另一个则不知道。在第二种情况下,性能增益可以完全归功于写在盘上的数据的谱成分的改进(使得它更好地与所使用的写信道特性匹配)。 [0012] 当采用(BD系统中所使用的)RMTR约束r=6的17PP信道码时,对于知道RMTR和不知道RMTR的比特检测器都实现了11.66dB的SAMSNR,即,在读信道中没有观测到RMTR相关的性能增益。当使用r=2的信道码时,对于知道RMTR和不知道RMTR的比特检测器相应地实现了12.55dB和12.07dB的SAMSNR。可以看出,相对于r-6的情况得到了总共大约0.9dB的RMTR相关的SAMSNR增加,对应于大约5%的盘容量增加。 [0013] 现有技术的缺点 [0014] 在对于d=1约束的存储系统大大超过蓝光盘25GB的、非常高密度(例如,12cm盘上容量范围在33-37GB)的情况,连续的2T游程是比特检测的唯一致命的弱点(Achilles′heel)。两侧以较大游程长度为界的这样的2T游程序列称为2T列(train)。 r=2约束的d=1码的另一个优点是,最短的2T游程长度发射的概率被减少大约20%。 由于在高存储密度情况下最短游程长度比较长游程长度要容易出错得多,因此r=2约束产生实质的性能得益。 [0015] 当前,蓝光盘的17PP码具有r=6的所谓RMTR约束(重复最大转换游程长度),这意味着连续的最小游程长度的数量限制为6,或者等效地,2T列的最大长度是12个信道比特。17PP码基于用于DC控制的奇偶保持(parity-preserve)原理。 [0016] 当前公知的码的缺点是,这些由连续2T游程以及总体高频率出现的最短游程长度一起组成的长列降低了比特检测器的性能。引导加扰(GS)或奇偶保持(PP)原理可以用于DC控制的目的。对于具有紧映射(compact mapping)的可软译码的码,可以证实奇偶保持码受到增加的差错传播损害,这是因为滑动块译码的译码器窗口大大增加。本发明的目标是解决这个问题,因此提出了具有r=2MTR约束的新码的措施,该码可通过紧映射软译码,并且是DC可控制的,并且具有减少的差错传播。 [0017] 在 J.J.Ashley 和 B.H.Marcus,“Time-Varying Encoders for Constrained System:an Approach to Limiting Error Propagation”,IEEE Transactions on Information Theory,Vol.46,No.3,pp.1038-1043,May2000中提出了一种引起关注的高速率码解决方案。后一方法将R.L.Adler,D.Coppersmith和M.Hassner,“Algorithms for Sliding Block Codes.An Application of Symbolic Dynamics to Information Theory”,IEEE Transaction on Information Theory,Vol.IT-29,1983,pp.5-22公开的公知的状态分离算法或ACH算法一般化,用于对于在多个阶段多个码的级联构造高效的滑动分组码,其中编码和译码从一个阶段到下一阶段循环地进行。实践中,对于速率R=27/40的新码,总体的码可以实现为三个子码的循环级联,三个子码表示为C1,C2和C3,各自映射为9到13、9到13和9到14。 [0018] 发明目的 [0019] 因此本发明的目的是提供一种提高比特检测器的性能的、具有特别选择的约束的码,以及这样的特性:由于其紧映射该码是可以以低硬件复杂度软译码的,以及这样的特性:该码是DC可控制的,以及这样的特性:降低该码的差错传播。 [0020] 解决方案 [0021] 本发明通过执行以下步骤来实现该目的: [0022] 将M比特信息字转换成N比特码字; [0023] 通过以下步骤实现所述总体信道码: [0024] 1)将S个子码按循环重复的顺序、以预定重复周期级联,其中每个子码接收mi比特信息字,其中mi是对于被转换成ni比特码字的每个子码特有的整数,其中ni是对于每个子码所特有的整数,并且其中对于每个子码,所述特有的整数ni大于所述特有的整数mi,使得所述重复周期内的所有子码的mi数字之和等于M,并且所述重复周期内的所有子码的ni数字之和等于N,以及 [0025] 1a)对于每个子码,将其ni比特码字划分成Tmax个不同的码字类型,并且将其ni比特码字排列到编码状态的Tmax个编码类中,使得对于给定的子码,类型t(其中t是1和Tmax之间的整数)的ni比特码字可以被级联到码字的级联集合中,如果下一子码的后继码字属于索引Tmax+1-t的编码类的其中一个编码状态的话,用所述下一子码的ni+1比特码字实现产生所述编码比特流的所述总体信道码的所述N比特码字, [0026] 以及: [0027] 1b)产生输出信息序列,包括以下步骤: [0028] 1b1)通过将第一直流控制比特以预定间隔插入M比特信息字的用户比特流中,产生第一输出信息序列, [0029] 1b2)通过将不同于第一直流控制比特的第二直流控制比特以所述预定间隔插入输入信息序列中,产生第二输出信息序列,所述产生输出信息序列的步骤后面跟着: [0030] 1c)通过所述总体信道码实现的第一码转换步骤,包括: [0031] 1c1)根据所述总体信道码,通过执行对由信息序列产生装置产生的所述第一输出信息序列的码转换,产生第一临时码序列, [0032] 1c2)根据所述总体信道码,通过执行对由信息序列产生装置产生的所述第二输出信息序列的码转换,产生第二临时码序列, [0033] 特征在于,所述产生第一临时码序列的步骤1c1)和所述产生第二临时码序列的步骤1c2)应用如下编码规则,当用有限状态码转换表表示该编码规则时,码字被分配给信息字,使得当从预定原始状态开始编码的第一临时码序列的第一码状态与从所述预定原始状态开始编码的第二临时码序列的第二码状态相同时,第一临时码序列中包括的编码比特之和的2的补码(又称为所述第一临时码序列的奇偶)总是与第二临时码序列中包括的编码比特之和的2的补码(又称为所述第二临时码序列的奇偶)不同,并且所述产生第一临时码序列的步骤1c1)和所述产生第二临时码序列的步骤1c2)后面跟着: [0034] 1c3)根据与编码比特流的直流成分相关的至少一个参数值,选择通过第一码转换装置产生的第一临时码序列或者通过第二码转换装置产生的第二临时码序列。 [0035] 通过将US 6,891,483B2中公开的奇偶互补字分配(PCWA)特性应用到d=1 r=2约束的码,获得高质量的DC控制,同时保持由d=1 r=2码提供的增强检测,同时减少差错传播。 [0036] 光学记录中使用的所有游程受限(RLL)码都是DC抑制的,即,它们几乎没有低频率的成分。这种特性是频域约束的一个例子。这里,在特定频率上对每个序列时间单元的能量成分实施限制,即,对序列的功率谱密度函数实施限制。这些约束中的多数属于频谱零点约束(spectral null constraint)系列,其中序列的功率密度函数必须在某些特定频率上具有一定量级的0。在DC(零频率)处规定0的约束称为DC抑制约束。假设用双极性值±1表示由1T预编码器产生的信道比特xi。如果序列x1,x2,...的游程数字和(RDS:running digital sum)RDSi=x1+...+xi仅具有有限多个不同的值,则称该序列是DC抑制的。在这种情况下,功率谱密度函数在DC处消失。 [0037] 由于多种原因,在光学记录中需要DC抑制特性。首先,有必要将数据信号与低频盘噪声(如指纹、灰尘或瑕疵)分离开。其次,在物理信号非线性的情况(如凹坑-平面不对称)下,需要DC抑制的编码以控制限制器(slicer)电平。第三,用于跟踪和聚焦激光点位置的伺服系统典型地要求DC抑制的数据信号。 [0038] 现在是时候讨论在RLL序列中实现DC控制的一般方法了。如上面讨论的,通过游程数字和(RDS)的控制执行DC控制。这里一个非常有用的概念是奇偶,比特序列中1的个数模2。回忆差分码序列(或信道比特流)中的“1”比特指示在1T预编码器之后(双极性)比特流中新的游程的开始(实际写入到盘上的比特)。因此,由于差分和单极性的信道比特流之间的1T预编码器,因此差分比特流中的每个“1”比特在相应的单极性比特流(或双极性比特流,取决于表示法)中改变极性。因此,差分比特流的段中的奇数个1在该段之后反转极性,而偶数个1保持极性不变。 [0039] 上述观察可以如下用于DC控制。假设对于差分信道比特流的特定段,存在两个候选序列之间的选择,一个是具有奇偶“0”,另一个具有奇偶“1”。 [0040] 然后在该段之后的双极性比特流的部分将有助于RDS,其中符号而非量值取决于选择了这两个中的哪个。最好的选择当然是保持RDS的值尽可能接近0的选择。由于很明显的原因,这些段被称为DC控制段。 [0041] 为了实现DC控制,在比特流中规则的位置插入DC控制段。这些位置称为DC控制点。这是RLL码中用于DC控制的基本机制。 [0042] 非常有意思的一类DC控制过程是,在RLL编码之前额外的比特被插入用户比特流。奇偶保持(PP)原理(Device for encoding/decoding N-bit Source Words into Corresponding M-bit Channel Words,and vice versa,US Patent 5,477,222,J.A.H.Kahlman and K.A.S.Immink,1995)是这种类型的用于DC控制的RLL编码。在Encoding Apparatus and Method,Recording Medium and Program by M.Noda and H.Yamagishi,US-Patent US 6,891,483B2,May 10,2005中介绍了PP原理的推广,其中介绍了奇偶互补字分配(parity-complementary word assignment)的概念。 [0043] 奇偶互补字分配(PCWA) [0044] 下面使用图1的图来说明奇偶互补字分配(PCWA)的原理。网格示出了可滑动块译码的码,对于图中的该具体情况具有5个状态的有限状态机(FSM)。网格中的每个步骤在输入处与用户字和码的FSM中的当前状态相关联,并且相应地由于编码器的操作,产生输出码字以及FSM驻留在的下一状态,用于下一信道字的编码。例如,对于本发明中考虑d=1 r=2RLL码,输入字是2个用户比特长,并且码字是3个信道比特长。一般而言,输入字是m个用户比特长,而输出码字是n信道比特长。在信息比特流或用户比特流中的明确定义的位置上插入DC控制比特。这些位置优选均匀间隔,两个连续的DC控制比特之间有固定数量的用户比特。根据使用的RLL-PCWA码,DC控制比特位于DC控制点处的m比特用户字中的指定位置。例如,对于具有2到3映射的码,一些PCWA码将用户双比特(di-bit)的第1比特作为DC控制比特,而其他PCWA码将用户双比特的第2比特作为DC控制比特。为了简单起见,在本说明书以下篇幅中以及在进一步的码设计中,总是不失一般性地假设PCWA码将用户双比特的第1比特作为DC控制比特。通过将DC控制比特插入用户比特流,产生输出信息序列。通过第一码转换装置产生第一临时码序列,DC控制比特设置为等于预定值,比方说,0。类似地,利用第二码转换装置产生第二临时码序列,DC控制比特设置等于另一值,比方说在上面的实际情况中设为1。第一临时码序列将沿着网格中明确定义的编码路径,从携带DC控制比特的信息字要由此编码的原始状态开始。类似地,第二临时码序列将沿着网格中另一明确定义的编码路径,从上面刚定义的同一原始状态开始。第一和第二临时码序列的两个编码器路径可以在网格中的特定级合并,如图1所示(对于图1的该具体示例,在网格的4级之后发生合并)。从向前合并的角度看,第一和第二临时码序列将沿着相同的编码器路径通过网格,并且因此从该合并点向前,具有相同的信道比特序列和编码状态(在下文中,合并点的状态将简称为合并状态)。PCWA特性现在表明,如果两个编码器路径合并,则从原始状态一直到合并状态计算出的两个临时码序列的奇偶(用p0和p1表示),具有相反的二进制值。码序列的奇偶是信道比特之和的2的补码,因为它们是由第一和第二码转换装置产生的(因此注意到,这些信道比特是差分信道比特,随后借助于1T预编码器转换成单极性(或双极性)信道比特,表示信息载体上的标记和非标记,1T预编码器实质上是模2积分器)。因此,PCWA特性要求,在合并编码器路径的情况下,p0≠p1。因为在1T预编码器的操作之后两个码序列的极性相反,因此在两个编码器路径的合并点之后的随后信道比特序列将在单极性信道比特流中具有相反极性。众所周知,后一特性可以用于进行DC控制(上面也概述了)。最后,DC控制编码器包括选择装置,用于选择第一码转换装置产生的第一临时码序列或者第二码转换装置产生的第二临时码序列。选择是基于两个临时码序列的游程数字和的评估,例如,游程数字和的方差;具有最低游程数字和方差的码序列是考虑DC控制所要选择的码序列。 [0045] 在根据本发明的码中,总体码具有这样的特性,对于DC控制比特的两个值中的每一个(是给定用户字的一部分),从相同消息比特序列编码(从有限状态机的任何可能状态开始)的各自信道比特序列,对于从开始状态一直到两个编码器路径合并处的状态产生的序列具有相反的奇偶。对于编码器路径不合并的情况,则没有这样的约束。 [0046] 使用与对17PP相同的d=1约束,降低的RMTR约束r=2允许比特检测的更好性能。比特检测性能大大提高,进而与采用r=6的17PP编码相比实现明显的容量增加(大约5%)。 [0047] 为了构造这样的码,该码可以被划分成多个子码,一起形成总体码。按顺序使用子码,并且循环重复子码。每个子码用于处理接收的mi比特信息字,将mi比特信息字转换成ni比特码字。这确保信息字系统编码成码字。为了确保符合d约束以及r约束,ni比特码字被划分成Tmax个不同的码字类,并且被排列到编码状态的Tmax个编码类中,使得对于给定的子码,类型t(其中t是1和Tmax之间的整数)的ni比特码字可以与下一子码的ni+1比特码字级联,如果所述下一子码的所述后继码字属于索引Tmax+1-t的编码类的其中一个编码状态的话。码字类型因此定义使用哪个编码类来从中选择编码状态。通过规定编码类的该选择,将以这样的方式执行使用下一子码将下一信息字编码成码字,即,该码字当附加到当前码字时将同时符合d约束以及r约束。 [0048] 在本方法的实施例中,码字类型是通过所述码字的多个拖尾比特确定的。 [0049] 码字的拖尾比特可以用于确定码字类型,这是由于码字的拖尾比特对于具有这些拖尾比特的码字与下一码字(级联到码字的拖尾比特)的级联符合d约束和r约束具有本质影响。 [0050] 在本方法的另一实施例中,码字类型是通过所述码字的所有比特连同至少一个之前码字的多个比特确定的。 [0051] 当码字的大小与受到r约束影响的比特数量相比相对较短时,单个码字可能不再具有足够的(拖尾)比特来唯一地定义一个码字类型。为了解决该问题,可以考虑多个码字一起作为整体,然后该整体的拖尾比特定义该整体的码字类型,以用于确定要用于获得下一码字的编码类的目的。 [0052] 在本方法的另一实施例中,级联的N比特码字满足dkr约束,其中d和k分别是指编码比特流中两个连续1比特之间的0比特的最小数量和最大数量,并且其中r指示每个前面是1比特的d个0比特的连续最小游程的最大数量。 [0053] k约束的引入允许该码更好适应信道,例如,目的是控制接收机中所需适配的环路,比如定时恢复所需要的。 [0054] 在本方法的另一实施例中,不同码字类型和非空编码类的数量T不大于Tmax=1+(d+1)×(r+1),其中非空编码类被定义为具有至少一个编码状态。 [0055] 在本方法的另一实施例中,不同码字类型和编码类的数量用T表示,等于Tmax=1+(d+1)×(r+1)。在没有空编码类的码的情况下,编码类的最佳数量T等于1+(d+1)×(r+1),因此T等于Tmax。 [0056] 在本方法的另一实施例中,约束d=1且r=2,并且Tmax等于7。 [0057] 根据本发明的具有约束d=1和r=2的码可以用最大7个编码类实现,从而限制了编码类的数量,从而限制了编码和译码的复杂度。 [0058] 在本方法的另一实施例中,T=Tmax=7,并且子码的数量S等于1。 [0059] 已经发现,可以使用仅一个子码构造具有7个编码类的码。这同样允许限制编码和译码的复杂度。 [0060] 在本方法的另一实施例中,单个子码具有m=2和n=3的映射。 [0061] m=2和n=3的映射构成复杂度的真正降低,并且允许以有限的硬件复杂度进行软判决译码。 [0062] 在本方法的另一实施例中,对于每个子码,编码状态的所述T≤Tmax个非空编码类的每一个包括p1,p2,...,pmax个编码状态,其中省略平凡(trivial)空编码类,使得对于表示非空编码类的非零数量状态的数量p1≤p2≤...≤pmax,并且Pmax给出所述考虑的子码的编码状态总数,并且给定的考虑的类“i”的pi个编码状态中的每一个也是具有大于“i”的索引的所有类的编码状态。 [0063] 在本方法的另一实施例中,其中d=1且r=2,对于每个子码,通过下面的规则集合对不同码字类型规定拖尾比特,即, [0064] 第一类型的n比特码字以“00”结尾, [0065] 第二类型的n比特码字以“0010”结尾, [0066] 第三类型的n比特码字以“001010”结尾, [0067] 第四类型的n比特码字以“00101010”结尾, [0068] 第五类型的n比特码字以“001”结尾, [0069] 第六类型的n比特码字以“00101”结尾, [0070] 第七类型的n比特码字以“0010101”结尾, [0071] 并且其中属于不同编码类的码字的前导比特是通过下面规则集合确定的,即,[0072] 第一类的编码状态的n比特码字以“00”开始, [0073] 第二类的编码状态的n比特码字以“00”或“0100”开始, [0074] 第三类的编码状态的n比特码字以“00”、“0100”或“010100”开始,[0075] 第四类的编码状态的n比特码字以“00”、“0100”、“010100”或“01010100”开始,[0076] 第五类的编码状态的n比特码字以“00”、“0100”、“010100”、“01010100”或“100”开始, [0077] 第六类的编码状态的n比特码字以“00”、“0100”、“010100”、“01010100”、“100”或“10100”开始, [0078] 第七类的编码状态的n比特码字以“00”、“0100”、“010100”、“01010100”、“100”、“10100”或“1010100”开始。 [0079] 使用约束d=1且r=2的码将信息字转换成具有7个编码类的码字的方法得到:由码字的拖尾比特定义的码字类型集合和包括编码状态的编码类集合,该编码类集合通过由该编码状态产生的码字的前导比特定义。 [0080] 在本方法的另一实施例中,对于上述单个子码和2比特输入字的情况,非平凡编码类T的数量等于6,4号编码类是空编码类,得到p4=0,并且其中对于编码状态的6个非平凡编码类T中的每一个,编码状态数量等于p1=2,p2=2,p3=3,p5=4,p6=5以及p7=5。 [0081] 这是包括不包含任何编码状态的编码类(即空编码类)的编码方法的实现。选择具有指示数量的编码状态的该编码类集合,这允许构造具有2到3映射的有效码。2到3映射允许软判决检测的高效实现,这是因为在从有限状态机的每个状态离开的分支数量(数m量等于2)方面,它降低了复杂度。 [0082] 在本方法的另一实施例中,通过额外编码壳(coding shell)对添加到具有码的基本2到3映射的有限状态机的编码比特流的替换,实现有限的k约束。 [0083] 在本方法的另一实施例中,这些替换包括代替原始码字序列的替代码字序列,替换具有编码比特之和的2的补码或奇偶,其与原始码字序列的编码比特之和的2的补码或奇偶相同。 [0084] 在本方法的另一实施例中,这些替换包括代替原始码字序列的替代码字序列,替换具有编码比特之和的2的补码或奇偶,其与原始码字序列的编码比特之和的2的补码或奇偶相反。 [0085] 在本方法的另一实施例中,通过额外编码壳对编码比特流的替换,实现k=10约束。 [0086] 在本方法的另一实施例中,使用单个子码并且其中该单个子码的码表如下给出[0087]S1 S2 S3 S4 S5 00(0) 000S3 001S1 010S3 100S3 100S1 01(1) 000S4 001S2 010S4 100S4 100S2 10(2) 000S1 001S3 010S1 010S5 101S1 11(3) 000S2 000S5 010S2 100S5 101S2 [0088] 在本方法的另一实施例中,在额外编码壳中有如下给出的8个替换: [0089] [0091] 下面将基于附图和表描述本发明。 [0092] 图2示出对于d=1和r=2RLL约束的状态转换图。 [0094] 图4示出用于其中一个所选码(码14-02)的滑动块译码器以及相关布尔逻辑。 [0095] 图5示出光学记录中用于软判决译码的Bliss方案的优选配置。 具体实施方式[0096] 对于SISO-RLL译码的复杂度考虑 [0097] E.Yamada,T.Iwaki 和 T.Yamaguchi 在“Turbo Decoding with Run Length Limited Code for Optical Storage”,Japanese Journal of Applied Physics,Part-1,Vol.41,pp.1753-1756,2002中公开了软判决(SISO)比特检测与游程长度受限(RLL)编码的组合。首先,为了清楚起见,如图3所示考虑具有两级方法的所谓直接方案,具有单独的SISO-信道检测器和SISO-RLL译码器。图3示出接受源比特并且将这些源比特编码成用户比特的LDPC编码器90。用户比特然后由LDPC编码器90提供给RLL编码器91,后者将用户比特转换成NRZ信道比特。这些NRZ信道比特然后被提供给NRZI编码器92(1T预编码器),以获得可以通过信道发送或者存储在记录载体93上的NRZI信道比特。 [0098] 在从信道或记录载体93中检索后,SISO-信道检测器处理由此检索的HF信号,将HF信号转换成NRZ信道比特,并且将NRZ信道比特提供给SISO-RLL译码器95。SISO RLL译码器95将NRZ信道比特转换成用户比特,然后LDPC译码器96处理用户比特以获得源比特。 [0099] 传统的PRML检测器被SISO-信道检测器94代替,后者产生NRZ信道比特的LLR(对数似然比)。要注意,除了BCJR算法外,还存在其他用于产生关于NRZ信道比特的LLR软信息的算法:在这种意义上而言,图3中对SISO-信道检测器94做出的参考应当被广义地理解,它还表示像MAP、最大对数MAP、SOVA等替代算法(参见例如Zining Wu,“Coding and Iterative Detection for Magnetic Recording Channels”,Kluwer Academic Publishers,2000以获得更多详细描述)。软判决比特检测器的下一构块是所谓的软入软出(SISO)RLL译码器95:它具有关于NRZ信道比特的输入软判决信息(LLR),并且作为输出,具有关于用户比特的软判决信息(LLR)。换种说法,SISO-RLL译码器95将对NRZ信道比特流ck应用的软判决信息向着应用到用户比特流uk的软判决信息转变。要注意,标准的RLL译码器具有关于NRZ信道比特ck的硬比特判决作为输入,并且所检测的(硬)用户比特uk作为输出。E.Yamada,T.Iwaki和T.Yamaguchi在“Turbo Decoding with Run Length Limited Code for Optical Storage”,Japanese Journal of Applied Physics,Part-1,Vol.41,pp.1753-1756,2002所公开的这样的SISO-RLL译码器95需要RLL码的有限状态机(FSM)描述。通过译码步骤中分支数量给出了给定RLL-SISO译码器的硬件复杂度的良好指示。 [0100] 17PP码不是基于ACH算法构建的;它是具有不同映射的同步可变长度码,所有映射具有码速率 。17PP码的实际映射是(从用户比特到信道比特):2到3,4到6,6到 9和8 到12。T.Miyauchi 和Y.Iida 在“Soft-Output Decoding of 17PP Code”,Technical Digest ISOM 2003(International Symposium on Optical Memory),Nara,Japan,paper We-PP-13,pp.314-315中已经指出,BD标准中所使用的17PP RLL码在从可变长度码结构转变成基于FSM的码结构(仅仅为了译码的目的)时,具有21个状态的高状态复杂度和79个分支(网格的每级,沿着分支两个输入比特和3个信道比特)。后来,网格被简化为15状态53分支。参见technical digest ISOM 2004,T.Miyauchi,Y.Shinohara,Y.Iida,T.Watanabe,Y.Urakawa,H.Yamagishi和M.Noda,“Application of Turbo Codes to High-Density Optical Disk Storage using 17PP code”(Tu-C-C03)。本发明中得出的RLL码具有本质上较低的硬件复杂度。 [0101] 光学记录中更有利的软判决译码方案由Bliss方案的适配形式给出。关于这样的基本方案的原始想法是由W.G.Bliss,Circuitry for Performing Error Correction Calculations on Baseband Encoded Data to Eliminate Error Propagation,in IBM Techn.Disc 1.Bul.,Vol.23,pp.4633-4634,1981公开的。图5中示出了该适配方案。首先说明发送部分(图5的上部)。用户数据被RLL编码,然后差分码比特流送入1T预编码器,生成单极性(或者等效地,双极性)码比特流。这表示进入信道的总体码比特流的系统部分。以单极性码比特流作为输入,系统LDPC编码器产生奇偶比特,奇偶比特随后被RLL编码来产生该奇偶部分的差分码比特流并随后送至1T预编码器,然后码比特流的单极性奇偶部分与码比特流的单极性系统部分级联,并且整个单极性码比特流作为“编码”数据输入到信道(例如,写信道,用于在信息承载设备(如光盘)上写入标记和非标记。接着,说明接收部分(图5的下部)。借助于读出设备读出信息承载设备上写入的数据,这产生了信号波形,首先通过均衡器均衡该波形。均衡后的信号波形是软入/软出(SISO)信道检测器的输入,后者产生关于单极性码比特流电平的对数似然比(LLR)形式的软判决信息(对所述单极性码比特流的奇偶部分以及系统部分两者都产生)。对于奇偶部分,另外应用SISO RLL译码器,关于单极性码比特流的LLR作为输入,关于LDPC编码器的奇偶比特电平的LLR作为输出。系统部分的单极性码比特流的LLR以及经过SISO-RLL译码后的奇偶部分的LLR都是LDPC译码器的输入,LDPC译码器产生纠正版本的单极性码比特流,后者随后送入1T预编码器的逆部件,并最终送至硬判决RLL译码器,硬判决RLL译码器具有译码版本的用户数据作为输出。 [0102] d和r约束的任何组合的通用构建方法 [0103] 新码的基础是一种新码构造方法,通过该方法可以得到通用的码,就它可以应用到d和r约束的任何组合的意义上而言它是通用的。在下面段落中,描述该通用码构造方法。 [0104] 该方法涉及借助于总体信道码将用户比特流转换成到编码比特流(又称为信道比特流)。这样的信道码将一组M个信息比特转换成一组N个码字比特。第一组比特通常又称为信息字,第二组比特称为码字或信道字。总体信道码可以通过数量S个子码以明确定义的顺序级联而实现,其以预定重复周期循环地重复:每个子码在其输入接收mi比特的信息字,将其转换成ni比特的码字,其中mi和ni是每个考虑的子码所特有的整数。此外,对于每个子码,第二特有整数ni大于第一特有整数mi;此外,总体码的重复周期内的所有子码的mi数量之和等于M,并且总体码的重复周期内的所有子码的ni数量之和等于N。新构建方法的关键特征是,对于每第i个子码,它的ni比特的码字被划分成T个不同类型,并且被排列到T类编码状态中,使得对于给出的第i子码,可以将类型t的ni比特的码字(其中t是1与T之间的整数)与下一子码的ni+1比特的码字级联,如果下一子码的这个后继码字属于索引为T+1-t的类的其中一种编码状态的话。对于包括d和r约束的RLL码构造,可以得出T=1+(d+1)×(r+1)。 [0105] 下面将首先说明多种不同码字类型。码字类型是根据码字的拖尾比特定义的。此外,与具有高索引的码字类型相比,具有低索引的码字类型对后继码字的前导比特限制更少。码字类型nr.1允许与任何后继码字级联。属于码字类型1的码字全都以d+1个零结尾,即: [0106] |…0d+1|nr.1 [0107] 随后,属于码字类型2,3,...,r+2的码字全都以10d结尾。要注意,这最后游程是d具有最小游程长度的游程(d+1个信道比特)。在这最后游程10 之前,可以区分r+1种情d 况:码字类型2具有比最小游程长度大的游程,码字类型3在最后游程10 之前具有正好一d 个最小游程长度,码字类型4在最后游程10 之前具有正好两个最小游程长度,...,以及码d 字类型r+2在最后游程10 之前具有正好r个最小游程长度。这些r+1种不同情况如下列出: [0108] |…0d+110d| nr.2 [0109] [0110] ……… [0111] [0112] 接着,属于码字类型(r+2)+1,(r+2)+2,...,(r+2)+(r+1)的码字全都以10d-1结尾。要注意,这个最后游程不可以是完整的游程,因为其游程长度正好比最小游程长度(长d-1度(d+1个信道比特))短1比特。在这最后游程10 之前,可以区分r+1种情况:码字类d-1 型(r+2)+1具有比最小游程长度大的游程,码字类型(r+2)+2在最后游程10 之前具有正d-1 好一个最小游程长度,码字类型(r+2)+3在最后游程10 之前具有正好两个最小游程长d-1 度,...,以及码字类型(r+2)+(r+1)在最后游程10 之前具有正好r个最小游程长度。这些r+1种不同情况如下列出: [0113] |…0d+110d-1| nr.1+(r+1)+1 [0114] [0115] ……… [0116] [0117] 不同码字类型的这种枚举如上沿着相同的线继续:每次,最后游程开始处的信道比特数量减少正好一个信道比特。在给定级上,达到最后游程的开始包括正好由10给出的两比特的情形。不同码字类型(r+1)的数量如下列出: [0118] |…0d+110| nr.1+(d-1)×(r+1)+1 [0119] [0120] ……… [0121] [0122] 最终,当达到最后游程的开始包括正好由1给出的一比特的情形时,到达不同码字类型的该枚举中的最后步骤。不同码字类型(r+1)的数量如下列出: [0123] |…0d+11| nr.1+d×(r+1)+1 [0124] [0125] ……… [0126] [0127] 总共有(d+1)个枚举步骤(枚举不同的码字类型);对于每个枚举步骤,有r+1个不同的码字类型。总共,这相当于上面给出的不同码字类型数量,T=1+(d+1)×(r+1)。 [0128] 在介绍编码类的概念之前,以与码字类型类似的方式枚举前导比特图案(但是作为相应码字类型的拖尾比特图案的从右向左镜像版本,获得各自的前导比特图案)。这产生了可能的前导比特图案的类别: [0129] |0d+1… nr.1 [0130] |0d10d+1… nr.2 [0131] |0d10d10d+1… nr.3 [0132] ……… [0133] |0d10d1…0d10d+1… nr.r+2 [0134] |0d-110d+1… nr.1+(r+1)+1 [0135] |0d-110d10d+1… nr.1+(r+1)+2 [0136] ……… [0137] |0d-110d1…0d10d+1… nr.1+(r+1)+(r+1) [0138] ……… [0139] ……… [0140] |010d+1… nr.1+(d-1)×(r+1)+1 [0141] |010d10d+1… nr.1+(d-1)×(r+1)+2 [0142] ……… [0143] |010d1…0d10d+1… nr.1+(d-1)×(r+1)+(r+1) [0144] |10d+1… nr.1+d×(r+1)+1 [0145] |10d10d+1… nr.1+d×(r+1)+2 [0146] ……… [0147] |10d1…0d10d+1… nr.1+d×(r+1)+(r+1) [0148] RLL信道码包括多个编码状态。在本发明中,每个编码状态至少是一个编码类的成员。索引为t的编码类包括所有这样的码字,即,具有索引为i的前导比特图案,使得1≤i≤t。一方面码字类型的结构,另一方面编码类,导致用于该新码构造方法的下列性质:属于码字类型t的码字后面只能跟着码字,如果该码字属于编码类T+1-t的编码状态之一的话。 [0149] 进一步方便地注意到,由于上面所描绘的码字类型和编码状态的结构,给定考虑的编码类i的pi个编码状态的每一个也是具有大于i的索引的所有编码类的编码状态。 [0150] 对于d=1和r=2的情况,存在T=7个不同的编码类和码字类型。根据上面,对于面向9比特的码、面向字节的码和具有紧4到6映射的码,可以得出实际码,全都有d=1和r=2。 [0151] 对于d=2和r=2的情况,存在T=10个不同的编码类和码字类型。 [0152] 具有d=1和RMTR约束r=2、紧2到3映射的RLL码 [0153] 关于硬判决比特检测,可以创建RMTR约束r=2的d=1RLL码,对于RLL编码器的输入处的9比特用户字或者对于RLL编码器的输入处的8比特用户字或字节具有很高的效率。这些码在编码状态数量方面具有大的复杂度;此外,它们在其输入处具有长度8或9比特长度的用户字。后两个方面使这些非常高效的d=1&r=2RLL码不适合软判决RLL译码,这是因为,为了限制这种情况下的硬件复杂度,只能允许数量受限的编码状态,并且应当具有从用户比特到信道比特的简明的码映射。在本发明中,生成具有下面部分中规定的所有性质的新码,并且使它更适合软判决SISO-RLL译码。当前的尝试包括可能的最紧映射,即,具有2到3映射的码。 [0154] 适合软判决RLL译码的d=1&r=2RLL码 [0155] r=2RLL约束对于信道检测器的性能是有利的(信道检测器可以是硬判决比特检测的PRML比特检测器和BCJR信道检测器,或者软判决比特检测的最大对数MAP信道检测器)。例如,对于硬判决比特检测,r=2约束与r≥6的情形相比产生了大约5%的容量增益。因此,本发明的目标是生成具有下列性质的d=1RLL码: [0156] ·它具有RMTR约束r=2; [0157] ·它具有数量受限的编码状态; [0158] ·它肯定不能有极高的效率,因为选择后者可能导致码过大的复杂度,这使它不适合软判决SISO-RLL译码;因此,码速率R=2/3就很好; [0159] ·它具有简明的映射,例如2到3,将从码的每个编码状态扇出的分支限制到22=4; [0160] ·此外,它必须最好也具有k约束。 [0161] ·它必须具有高级别的DC可控制性。 [0162] ·它必须具有低差错传播。 [0163] 所有上述性质用如下的码构建实现。 [0164] 一般方面 [0165] 本码设计的目的是让信道码具有用户比特到信道比特的紧映射,从而可以保持软判决SISO-RLL译码器的硬件复杂度(在分支总数方面)可以保持为低。新码具有用户比特到信道比特的2到3映射(因此码速率 )。如之前讨论的,组合的RLL约束d=1和r=2的香农容量等于C(d=1,k=∞,r=2)=0.679286。有可能构建用户比特到信道比特映射为2到3的码,因为它具有速率R=0.6667≤C(d=1,k=∞,r=2)。 [0166] 滑动块游程受限(RLL)码的构建涉及R.L.Adler,D.Coppersmith和M.Hassner,“Algorithms for Sliding Block Codes.An Application of Symbolic Dynamics to Information Theory”,IEEE Transaction on Information Theory,Vol.IT-29,1983,pp.5-22公开的ACH算法。该算法寻找逼近本征向量,vi表示对于描述RLL约束的对应状态转换图(STD)的所有状态i(对于具有m到n映射的码)满足不等式集合的逼近本征向量的第i系数: [0167] [0168] 在上述等式中,D表示STD的所谓的邻接矩阵或者连接矩阵:如果对应的两个STD状态在图中相连,则它的矩阵元素等于1,如果它们不相连则等于0。对于具有RLL约束d=1和r=2的新码,该码具有参数m=2和n=3。这意味着对于构想的新码需要满足下面不等式(描述RLL约束的状态转换图中的状态数量等于7;参见下一部分): [0169] [0170] 状态转换图(STD) [0171] 应当注意,状态转换图(STD)描述信道比特流必须满足的基本游程长度约束。满足这些游程长度约束的RLL码基于包括一定数量状态的有限状态机(FSM)。沿着码的FSM的分支,示出了RLL码的码字。考虑RLL编码器处于给定的FSM状态;对于2m=4个输入字的每一个,有一个唯一的分支离开所述FSM状态。每个分支由分支标签(是一个码字)以及“下一状态”(所述分支的到达状态)来唯一地表征。根据FSM结构的码字的级联产生满足STD中描绘的游程长度约束的信道比特流。 [0172] 对于RLL约束d=1和r=2,STD如图2所示:它包括7个状态,表示为σ1,σ2,...,σ7。应当注意,在该STD中没有考虑k约束。 [0173] 接着,分析每个STD状态的扇出。给定STD状态的扇出是能从该状态离开的(给定长度的)码字的集合。对于STD状态σi,扇出表示为 表1中列出了对7个STD状态的扇出的信道字的前导比特。给定STD状态的扇出的码字中的特有比特图案在某些情况下包括超过三个信道比特;在这种情况下,给定STD状态的扇出还限制在从考虑的STD状态发出的当前3比特码字紧后面3比特码字的可能性,这是因为r=2约束。在表1中,还列出了重新编号的STD状态,它们用 表示。最后,在表1中还列出了将要稍后介绍的不同的编码类。为了完整起见,应当注意,连续的3比特码字之间的字边界用竖线“|”指示。 [0174] [0175] 从表1中可以看出,适用扇出中的下列层次(具有最大扇出的STD状态σ3): [0176] [0177] 新的RLL码是基于多个编码状态构建的。根据本发明,这些编码状态被安排到如下(最大)七个类(Tmax=1+(d+1)×(r+1),对于d=1和r=2等于7): [0178] 第一类编码状态的n比特码字属于 (或 ); [0179] 第二类编码状态的n比特码字属于 (或 ); [0180] 第三类编码状态的n比特码字属于 (或 ); [0181] 第四类编码状态的n比特码字属于 (或 ); [0182] 第五类编码状态的n比特码字属于 (或 ); [0183] 第六类编码状态的n比特码字属于 (或 ); [0184] 第七类编码状态的n比特码字属于 (或 )。 [0185] 由于根据本发明的编码类的该特定顺序,编码类i的编码状态也是所有具有不小于i的索引j,即,j≥i的所有编码类的编码状态。因此很方便地将码字的前导比特的可能图案排序如下(其中在某些情况下也需要指示一个或甚至两个后继码字的相关比特): [0186] [0187] 此外,对于根据本发明的码构建来说,考虑下面表3中描绘的拖尾比特图案的排序(还指示了STD的原始的和重新编号后的到达状态)是有益的。根据本发明,码字可以被划分成由它们的拖尾比特图案指定的7种不同类型。在仅3比特的短码字长度(对于2到3映射)的情况下,码字类型将取决于当前码字的比特,还取决于之前发射的码字的一些(如果不是全部的话)比特。 [0188] [0189] 应当注意,(表3的)排序的拖尾比特图案是(表2的)是对应排序的前导比特图案的镜像版本。接下来讨论已经提到过的STD状态的重新编号。现在根据表3列出的拖尾比特图案的排序,重新编号STD的状态是很方便的。在表3的最后两列中描绘了这种新的编号。新编号的状态用 表示。利用该新编号,类型i的码字将到达具有相同索引的(重新编号的)STD状态,即, 因此,基本规则是: [0190] 类型i的码字可以与作为后继码字的、属于类8-i的编码状态的任何码字级联。 [0191] 应当注意,属于类8-i的编码状态的码字具有索引为1的前导比特图案(来自表2),其中1≤l≤8-i。作为例子,类型3的码字(以拖尾比特图案...001010|结尾)可以与来自类5的编码状态的码字级联,这意味着后面的码字可以以前导比特图案(表2)i= 1,i=2,...,i=5开始。这种将码字划分成7种不同类型的码字、并且将编码状态排列到7种不同的编码类中,构成了进一步码构造的基础:通过这种方式,总是保持满足RLL约束d=1和r=2(在码字级联时也是这样)。从表3中清楚看到,扇出中的下列层次适用于重新编号的STD状态: [0192] [0193] 重新编号的STD状态 在所有中具有最大的扇出,并且 具有最小的扇出,列举顺序是根据从 到 的递减扇出。使用重新排序的STD状态和对应重新排列的表示为 的连接矩阵,逼近本征向量不等式(对于“新”本征向量 )被重写为: [0194] [0195] 每个编码类的编码状态数量用向量p表示。它与逼近本征向量 的关系由下式给出(对于第i分量,1≤i≤7): [0196] [0197] 注意,利用该有利的构造,编码类具有与重新编号的STD状态的编号系统完全互补的编号系统;这本来从表1中就已经很明显,其中提到了STD状态的重新编号,但没有说明。此外,还是由于不同编码类的特定构造,下面不等式成立: [0198] p1≤p2≤p3...≤p7. (95) [0199] 平凡(trivial)编码类的概念 [0200] 在上面推理中,假设了当从RLL编码器的FSM码发射码字时访问了作为到达状态的所有STD状态。这对应于逼近本征向量其中其所有分量都不为零的情况。然而,在码构造中,有可能某些STD状态具有等于0的逼近本征向量的分量。让我们仅仅为了简单起见而考虑只有一个这样的STD状态的情况,该STD状态具有索引8-j,从而 (具有不止一个这样的STD状态的情况是平凡扩展)。对应的编码类于是具有索引j,有pj=0,即,编码类是空的,因为它没有包含编码状态。这样的空编码类称为平凡编码类。因此,非平凡(非空)编码类的实际数量用Ncc表示,必须满足关系Ncc≤Tmax=1+(d+1)×(r+1)。等式(95)中描绘的对不同编码类的编码状态数量的层次仅适用于非平凡编码类。这是对于d=1且r=2、其中编码类j是平凡编码类(pj=0)的实际示例进行说明的。非平凡编码类的数量pi中的层次然后写为(对于编码类最大数等于Tmax=1+(d+1)×(r+1)的一般情况): [0201] [0202] 实际设计选择 [0203] 具有2到3映射的码的上述码构造的应用显示,在由v={3,5,5,2,4,2,v7},0≤v7≤3给出的4个可能的逼近本征向量的情况下,最少需要5重状态分裂。 [0204] 作为方便的逼近本征向量,可以选择v={3,5,5,2,4,2,0}或者对于编码类中的编码状态数量pj,取p={2,2,3,0,4,5,5}。存在一个平凡空编码类,即,索引j=4的编码类。因此,表示为T或Ncc的非平凡编码类的数量等于6。用CCi表示编码类,产生编码类上的下列编码状态分布: [0205] [0206] 下面是每个无编码类中能使用的码字列表 [0207] 编码类CC1 [0208] [0209] 为了便于表示,码的有限状态机的状态用S1....S5表示,对应于表中使用的状态∑1....∑5。 [0210] 对于头两个状态S1和S2,由此存在正好8个可用的信道字,由000(下一状态S1-S5)和001(下一状态S1-S3)给出。现在考虑有多少可能的分配字到状态的方式,同时去掉给定状态内可能的字的置换的数量。有 种可能分配上述8个字中的4个信道字到状态S1,因此分配其余的4个信道字给状态S2。在信道字到状态S1和S2的该分配之后,没有剩下字用于随后的编码类的随后状态。 [0211] 编码类CC2 [0212] 由于该编码类具有与之前编码类相同的状态,因此与编码类CC1相比没有什么添加的。 [0213] 编码类CC3 [0214] [0215] 对于状态S3,因此正好有4个信道字,所以只有一种分配这些字到状态S3的方式是可能的。 [0216] 编码类CC4 [0217] 由于平凡编码类状态而不适用。 [0218] 编码类CC5 [0219] [0220] 对于状态S4,因此有6个可能的信道字。从而有 种可能分配上述6个字中的4个信道字到状态S4,因此对这些分配的每一个预留剩余的2个信道字,以供状态S5中进一步使用。 [0221] 编码类CC6 [0222] [0223] 连同在分配信道字到状态S4时剩下的两个字,对状态S5恰好有4个信道字。 [0224] 编码类CC7 [0225] 由于该编码类具有与之前编码类的相同状态,因此与编码类CC6相比没有什么添加的。 [0226] 可能的分配和码组 [0227] 信道字到状态的可能分配的总数等于70x15=1050。应当注意,信道字到状态的分配还不是有效的码。在进一步评估时,这些分配中有14个实际上产生码。应当注意,在将被称为码组的这些剩余的分配的每一个中,仍存在给定码表中的24种可能的字置换。由于在码的FSM中存在5个状态,并且由于没有码字(三比特的组+下一状态)共同地在不5 同状态之间,因此这在这14个码组的每一个中产生总共24 =7962624个可能的码。这14个可能的码组中每一个的一个码在下表中示出,并且引用为CodeTabledlkinfr2Nr0l.txt到CodeTabled 1kinfr2Nr14.txt。 [0228] 对于每个表中的每个项,我们首先列出用户符号(对用户双比特00为0,对用户双比特01为1,对用户双比特10为2,对用户双比特11为3),然后列出三比特组,后面跟着信道字的下一状态。 [0229] [0230] [0231] [0232] [0233] [0234] 应当注意,上面列出的这14个码组仅仅在字在状态S1和S2中的分配方面不同。此外,仔细检查会发现,码组i和15-i(i=1,...,8)是相等的,因为它们可以通过状态S1和S2的简单互换来相互转换。因此,最后只有7个本质不同的码组。 [0235] 具有PCWA映射的码5 [0236] 接着,对于上面7个码组的每一个,在所有24 =7962624个码映射中,仅保留PCWA码映射,仅留下两个码组,编号8和14(或者等效的,编号1和7),作为可能的候选码源。随后,搜索PCWA映射,以最大化合并对于DC控制比特的两个可能值的替代编码路径的PCWA相关的概率pc。不失一般性,选择用户双比特的第一比特作为DC控制比特。对于L=5的信道字的编码路径,最大化的概率等于pc(L=5)=0.9804。 [0237] 八个本质不同的码 [0238] 使用这些基于PCWA的准则,对两个编码组8和14中每一个有16个可能的码,而在16个码中只有4个是真正独立的(因为每组的其他码可以简单地通过用户双比特的第一比特的比特翻转或者用户双比特的第二比特的翻转或者用户双比特的两个比特的翻转来得到)。为了简单表示起见,这8个本质不同的码表示为8号码组的08-01,08-02,08-03和08-04以及14号码组的14-01,14-02,14-03和14-04。 [0239] 码14-02上的PCWA映射的示例 [0240] 回忆具有奇偶互补字分配(PCWA)的RLL码具有这样的特性:对于DC控制比特的两个值的每一个(是给定用户字的一部分)从同一消息比特序列(从码的FSM的任何可能的状态开始)编码的各自信道比特序列,对于从开始状态一直到两个编码器路径合并的状态产生的序列具有相反的奇偶。对于编码器不合并的情况,则没有这样的约束。作为码14-02的示例,取用户比特序列c00011...以从状态S4编码,c是第一双比特中的DC控制比特。对于c=0,编码路径等于: [0241] [0242] 对于c=1,编码路径对于3个信道字是不同的,然后两个路径都合并到状态S2中: [0243] [0244] 编码序列具有各自的实际相反的奇偶(奇数和偶数)。DC控制比特的两个可能值的替代路径合并的概率与DC控制性能的级别有关。对于具有长度为5个三比特组的编码路径,可以估计,对表5的码获得高的合并概率,该概率由pc(L=5)=0.9804给出。 [0245] 通过信道比特流的电平上的替换的k约束 [0246] 对于上面5状态的FSM,通过多个替换(又称为绕道,因为它们实际上表示从标准编码路径通过码网格的绕道)来实现k约束,它们一旦出现过多的零时就变得有效。这些替换要求在码的FSM的标准使用时不出现的特有图案。这样的图案由两个连续的三比特组101010给出。应当注意,字101仅在状态S5中使用,可能的下一状态是S1和S2,而从S1和S2离开的字总是以至少两个零开始。考虑到r=2约束,在6比特特有图案之前的两比特和在它之后的一比特都必须等于0。这些信道替换可以具有与它们替换的全零序列相比相同或相反的奇偶。相同的奇偶通过以如下方式替换来实现(其中*比特可以是0或1): [0247] *00 000 000 000(原始) [0248] => [0249] *00 101 010 010(替换) [0250] 这涉及4个连续的三元组。在原始和替换序列之间具有相反奇偶的情况下,通过按照下列方式涉及3个连续的三比特组的替换可以实现较低的k约束,也就是,k=10。 [0251] *00 000 000(原始) [0252] => [0253] *00 101 010(替换) [0254] 应当注意,由于原始和替换的序列的比特图案具有相反的奇偶,因此在DC控制比特位置上应用替换可能会局部地损害DC可控制性。 [0255] 对于(在8个本质不同的码集合中的)具有k=10约束的码,存在8个替换,4个从状态S1离开,而另4个从状态S5离开。码14-02在误比特率性能方面是这8个码中最好的。它的码表由表5给出: [0256]表5 S1 S2 S3 S4 S5 00(0) 000S3 001S1 010S3 100S3 100S1 01(1) 000S4 001S2 010S4 100S4 100S2 10(2) 000S1 001S3 010S1 010S5 101S1 11(3) 000S2 000S5 010S2 100S5 101S2 [0257] 以及8个替换是: [0258] [0259] 要注意,对于表6中的这些替换中的2个,还要求第4符号值(括号中表示用户比特);对于所有其他6个替换,第4符号值的比特表示为(**),意味着它们是“不关心比特”。类似地,也可以得出对所以其他7个码的替换(或绕道),并且在下面包括替换的8个码表中将这种类型的信息收集在一起。应当注意,在下表中,给出用户符号而不是用户双比特(仅在有必要的地方在括号中指示第4用户符号)。此外,应当注意,DC控制是通过插入的DC控制比特进行的,DC控制比特被插入消息比特流中,并且这些DC控制比特被定位作为用户双比特中的第一比特。 [0260] [0261] [0262] [0263] [0264] [0265] [0266] [0267] [0268] 硬判决RLL译码 [0269] 对于上述码08-01到08-04和14-01到14-04,包括对于k约束的替换,硬判决RLL译码可以以两种方式进行: [0270] (i)首先通过 [0271] *00 101 010(替换) [0272] => [0273] *00 000 000(原始) [0274] 执行向后替换,然后跟着对没有k约束(从码的基本5状态FSM得出的)的码的滑动块译码器,或者: [0275] (ii)将两个上述操作集成(向后替换+RLL滑动块译码)到一个单独适配的滑动块译码器;对于上述码,译码器的滑动块长度是5。对于码14-02,图4中示出了集成的滑动块译码器连同布尔逻辑。 |