【発明の詳細な説明】 【０００１】 【産業上の利用分野】本発明は、デジタル通信装置に利用する。 特に、ビタビ復号器の簡素化および小型化に関する。 【０００２】 【従来の技術】アイ・イー・イー・トランザクションズ・オン・インフォメーションセオリ、第ＩＴ−２８巻第１号（１９８２年１月）のＬｉｎｇｅｒｂｏｅｃｋの論文「チャンネル・コーディング・ウィズ・マルチレベル／フェーズ・シグナル」には、２ N個の信号点（Ｎビットのシンボルを単純に写像するのに必要な数）を有する従来の２次元信号配置が２倍されて２ N+1の信号点を持つ符号化方式が明示されている。 符号器内の有限状態メモリの状態に基づいて符号器は、Ｎビットの各シンボルに対して１ビットの情報を付加することにより一定の冗長性を導入し、その結果生じた各シンボルのＮ＋１ビットは、２次元に配列された２ N+1個の信号点の１つへ写像される。 ２ N+1個の信号点は、任意の２個の信号点間のユークリッド距離よりも部分集合に属する２個の信号点のユークリッド距離が大きくなるように集合分割がなされている。 符号化は、まず、情報ビットＮを有限状態メモリの状態遷移に影響を与えるＩＢビットと影響を与えないＮＢビット（＝非符号化ビットＵＢ）に分け、Ｉ
Ｂビットを有限状態メモリへ入力し有限状態メモリの状態遷移を使って、いくつかの系列のみが有効となるように状態間の遷移に応じて、対応する部分集合（符号化ビットＣＢとすると、部分集合の数は２ CB個）を選択し、
選択された部分集合の中から非符号化ビットＵＢを使って送信される２ N+1個の中の信号点が決められていく。
このように符号化された信号系列を復号する方法としてビタビアルゴリズムが用いられる。 ここで、従来のビタビ復号器は、電子情報通信学会論文誌Ａ. ＶｏｌＪ７３
−Ａ Ｎｏ． ２（１９９０年２月）の相河等の論文「高速・多値トレリス符号化変調に適したビタビ復号回路の構成法」で説明されている。 【０００３】次に、図３を参照して従来例を説明する。
図３は、従来のビタビ復号器のブロック図である。 ビタビ復号法は、受信符号系列とハミング距離が最短の符号系列を求めるため、縦軸に符号器の状態を取り、横軸にブロックの番号を取った格子図を用いて考えるものである。 したがって、出力される復号データは二つで一組である。 ここで、有限状態メモリを３つ持ちＮ＝３で、符号化ビットＣＢは２（したがって部分集合の数は４個でＡ、Ｂ、Ｃ、Ｄとする）、非符号化ビットＵＢを２としている。 符号化変調において受信された信号は、直交同期検波され、得られたＩ ch 、Ｑ chデータは、識別回路でｍビットに表現される（以後２ m値軟判定と呼ぶ）。 Ｉ
ch 、Ｑ ch ２ m値軟判定データは入力端子３１、３２から入力される。 逆写像回路３３は、Ｉ ch 、Ｑ ch軟判定データより、各部分集合の代表信号点を求め、各々２ 4の信号点から４ビットのデータへ逆写像する。 逆写像された４ビットデータの非符号化２ビットは、各部分集合Ａ、
Ｂ、Ｃ、Ｄに対応するシフトレジスタ３８に入力される。 さらに各部分集合Ａ、Ｂ、Ｃ、Ｄの代表信号点と受信点（Ｉ ch 、Ｑ ch ２ m値軟判定データ）とのユークリッド距離に基づいた枝メトリックを枝メトリック発生器３
４で算出する。 各枝メトリックは８つの状態（有限状態メモリを３としているので２ 3 ＝８となる）に対応するアキュムレータスイッチ回路３５に入力され、累積値（以下、パスメトリックと呼ぶ）が算出され、最尤な状態遷移が各状態ごとに選択される。 この結果はパスメモリ３６に入力され、パスメモリのメモリ内容が順次更新され、最終的にパスメモリ３６の出力として復号データを得る。 このとき得られる復号データは、符号化ビットＣＢではなく、ＩＢビットであり、この例では１ビットとなる。 そこで、復号データから再び符号化ビットを得るために再符号器３７により、再符号化が行われる。 得られた再符号化ビットを用い、（部分集合Ａ、Ｂ、Ｃ、
Ｄのいずれか一つとなる）パスメモリ３６と再符号器３
７の遅延を考慮した段数をもつシフトレジスタ３８の出力の１つをセレクタ３９より選択する。 最後に、パスメモリ３６の出力とセレクタ３９の出力データは出力端子４０および４１より出力され、推定情報ビットを得る。 【０００４】 【発明が解決しようとする課題】この従来の符号化変調用ビタビ復号器では、符号器と軟判定ビットｍを固定し、多くの情報ビットを伝送するために多値化していった場合、条件 ＵＢ・２ CB-2 ＞ｍ を満足したところで、各部分集合の非符号化ビットを蓄えるシフトレジスタに冗長が出始め、ビタビ復号器ＬＳ
Ｉにおいて、むだなゲートを使用する結果となっていた。 従来例では、ＣＢ＝２としているので、仮にｍ＝５
（３２値軟判定）とすると、ＵＢ＞２．５、すなわちＵ
Ｂが３以上でむだなシフトレジスタを構成することになる。 【０００５】本発明は、このような背景に行われたものであり、非符号化ビットを求めるために要するゲートを削減し、簡素化、小型化が図れ、安価で低消費電力のビタビ復号器を提供することを目的とする。 【０００６】 【課題を解決するための手段】本発明は、符号化変調された多値軟判定データを入力しこの多値軟判定データの複数の部分集合の代表信号点をそれぞれ求め、このそれぞれの代表信号点に対応するビットをそれぞれ求める第一の逆写像回路と、前記代表信号点と軟判定データが示す受信点とのユークリッド距離に基づく枝メトリックを算出する枝メトリック発生器と、この枝メトリック発生器により算出された枝メトリックの取り得る状態毎に枝メトリックと過去の枝メトリックとの累積値より新しい累積値が算出され最尤の状態遷移が選択され保持されるアキュムレータスイッチ回路と、この選択結果によりメモリ内容を順次更新し最終的に復号データの一方を出力するパスメモリと、この復号データを再符号化する再符号器とを含むビタビ復号器において、前記多値軟判定データを分岐して入力し一定時間保持するシフトレジスタ回路と、このシフトレジスタ回路の出力と前記再符号器の出力とを入力し前記復号データに対応する部分集合から、それに対応する非符号化ビットを復号データの他方として出力する第二の逆写像回路を含むことを特徴とする。 【０００７】 【作用】符号化変調された多値軟判定データがＩｃｈおよびＱｃｈにより入力されると、第一の逆写像回路は、
それぞれの部分集合の代表信号点を求め、この代表信号点に対応するビットを求める。 同時に、シフトレジスタ回路にはＩｃｈおよびＱｃｈからの多値軟判定データが分岐入力され一定時間保持される。 パスメモリから出力された復号データは分岐され、その一方は出力端子から出力され、もう一方は再符号器が再び符号化し、第二の逆写像回路に入力する。 【０００８】第二の逆写像回路では、この再符号化されたデータに表された部分集合に対応する非符号化ビットをシフトレジスタ回路に保持されていた多値軟判定データを入力して求める。 パスメモリの出力と第二の逆写像回路の出力データは出力端子から出力される。 【０００９】この構成により、最終段階での求めるべき非符号化ビットの決定により符号化ビットを求めるため、入力データがさらに多値化されてもシフトレジスタの数や非符号化ビットを求める手段には変わりなく、回路構成が簡素化できる。 【００１０】 【実施例】図１を参照して本発明実施例の構成を説明する。 図１は本発明実施例のビタビ復号器の構成図である。 【００１１】本発明は、符号化変調された２ m値軟判定データを入力しこの２ m値軟判定データの複数の部分集合の代表信号点をそれぞれ求め、このそれぞれの代表信号点に対応するビットをそれぞれ求める第一の逆写像回路３と、前記代表信号点と軟判定データが示す受信点とのユークリッド距離に基づく枝メトリックを算出する枝メトリック発生器４と、この枝メトリック発生器４により算出された枝メトリックの取り得る状態毎に枝メトリックと過去の枝メトリックとの累積値より新しいパトリックが算出され最尤の状態遷移が選択され保持されるアキュムレータスイッチ回路５と、この選択結果によりメモリ内容を順次更新し最終的に復号データの一方を出力するパスメモリ６と、この復号データを再符号化する再符号器７とを含むビタビ復号器において、前記２ m値軟判定データを分岐入力し一定時間保持するシフトレジスタ回路８および９と、このシフトレジスタ回路８および９の出力と再符号器７の出力とを入力し前記復号データに対応する部分集合から、それに対応する非符号化ビットを復号データの他方として出力する第二の逆写像回路１０を含むことを特徴とする。 【００１２】次に、図２を参照して本発明実施例の動作を説明する。 図２は本発明実施例の動作を示すフローチャートである。 ここで、情報ビットＮ＝３、符号化ビットＣＢ＝２、非符号化ビットＵＢ＝２としている。 符号化変調において、受信された信号は、直交同期検波され、得られたＩ chおよびＱ chデータは、本発明実施例のビタビ復号器の前段に設けられた識別回路で２ m値に軟判定される。 Ｉ chおよびＱ chの２ m値軟判定データを入力端子１および２から入力する（Ｓ１）。 第一の逆写像回路３は、Ｉ chおよびＱ chデータより、各部分集合Ａ、
Ｂ、Ｃ、Ｄの代表信号点を求め（Ｓ２）、各々２ 4個の中の各代表信号点を対応する４ビットに変換する（Ｓ
３）。 また、Ｉ chおよびＱ ch軟判定データは、シフトレジスタ８および９にも入力され、一定時間保持される（Ｓ１０）。 各部分集合Ａ、Ｂ、Ｃ、Ｄの代表信号点と受信点とのユークリッド距離に基づく枝メトリックを枝メトリック発生器４で算出する（Ｓ４）。 各枝メトリックは８つの状態（有限状態メモリを３としているので２
3 ＝８となる）に対応するアキュムレータスイッチ回路５に入力され、各アキュムレータスイッチ回路５は、状態遷移で得られる系列と受信系列において、枝メトリック累積値であるパスメトリックが最尤となるものを保持しており、新しいいくつかの枝メトリックとパスメトリックを各々足し合せ、最尤となるものを再び保持し直している（Ｓ５）。 パスメモリ６は、メモリ内容が各アキュムレータスイッチ回路が最尤パスメトリックを選んだ時の選択情報に基づいて、順次更新され、最終的に復号データを出力している（Ｓ６）。 このとき得られる復号データは符号化ビットＣＢではなく、ＩＢビットであり、この例では１ビットとなる。 そこで復号データから再び符号化ビットを得るために再符号器７により再符号化が行われる（Ｓ７）。 得られる再符号化ビットは部分集合Ａ、Ｂ、Ｃ、Ｄのいずかを表わし、第二の逆写像回路１０において、再符号化ビットと、パスメモリ６と再符号器７の遅延を考慮した段数を備えているシフトレジスタ８および９の出力から非符号化ビットを求める（Ｓ
１１）。 最後にパスメモリ６の出力と第二の逆写像回路１０の出力データは出力端子１１および１２より出力され、推定情報ビットを得る（Ｓ８）。 【００１３】 【発明の効果】以上説明したように本発明は、従来の符号化変調用ビタビ復号器の各部分集合の代表信号点に対する非符号化ビットを一定時間保持するシフトレジスタの替わりに直接Ｉ ch 、Ｑ ch軟判定データを一定時間保持するシフトレジスタを使用したので、 ＵＢ・２ CB-2 ＞ｍ を満足する条件のときは、非符号化ビットを求めるための回路構成に必要なゲート数が削除でき、簡素化、小型化が図れ、ＬＳＩ化においてもコストや消費電力の問題が緩和される。 【図面の簡単な説明】 【図１】本発明実施例のビタビ復号器のブロック図。 【図２】本発明実施例の動作を示すフローチャート。 【図３】従来例のビタビ復号器のブロック図。 【符号の説明】 １、２、３１、３２ 入力端子 ３、３３、１０ 逆写像回路 ４、３４ 枝メトリック発生器 ５、３５ アキュムレータスイッチ回路 ６、３６ パスメモリ ７、３７ 再符号器 ８、９、３８ シフトレジスタ回路 １１、１２、４０、４１ 出力端子 ３９ セレクタ |
