通信機

本発明は、通信機に関し、特に、1つのシンボル点に複数のビット系列が割り当てられる拡張マッピングを用いた通信における尤度算出の演算量を削減する通信機に関する。

図1及び図2を参照して、背景技術を説明する。なお、背景技術の詳細は非特許文献1に記載されている。 図1には、拡張マッピングを用いたBICM−ID(Bit−Interleaved Coded Modulation with Iterative Decoding)を使用する通信機(本例では、無線通信機)の構成例として、送信側の構成例と受信側の構成例を示してある。 ここで、通信機としては、例えば、送信側の機能のみを有する送信機や、受信側の機能のみを有する受信機や、送信側の機能と受信側の機能の両方を有する送受信機を用いることができる。

送信側は、エンコーダ(encoder)1、インターリーバ2、マッパ(mapper)3、D/A(Digital to Analog)変換器4、送信RF(Radio Frequency)部5、送信アンテナ6を備えている。 受信側は、受信アンテナ11、受信RF部12、A/D(Analog to Digital)変換器13、デマッパ(demapper)14、デインターリーバ15、デコーダ(decoder)16、インターリーバ17を備えている。

図2には、拡張マッピングの一例として、QPSK(Quadrature Phase Shift Keying)において、5ビットのビット系列b(b₀,b₁,b₂,b₃,b₄)について拡張マッピングを行ったものを示してある。 本例では、I−Q平面上の4個のシンボルのうち、シンボルS₀には10011、10110、01011、10101、01110、01101、11111、00111が割り当てられ、シンボルS₁には00100、00001、00010、11010、11001、10000、01000、11100が割り当てられ、シンボルS₂には10111、01111、00110、11101、00101、00011、11110、11011が割り当てられ、シンボルS₃には10010、00000、11000、10001、01010、10100、01001、01100が割り当てられる。

以下では、背景技術の課題となる部分を中心に説明する。 送信側では、送信ビットをエンコーダ1に入力し、エンコーダ1により符号化を行う。符号化を行った信号をインターリーバ2を介してマッパ3に入力し、マッパ3によりマッピング処理を行う。ここで、マッピングの方法としては、1つのシンボル点に対して複数のビット系列を割り当てる拡張マッピングが使用され、1つの例としては図2に示されるようになる。そして、マッパ3によりマッピング処理された信号は、D/A変換器4によりデジタル信号からアナログ信号へ変換された後に、送信処理を行う送信RF部5を介して、送信アンテナ6から無線により送信される。

受信側では、受信アンテナ11で受信した信号(送信側からの無線信号)を受信RF部12によりベースバンド信号へ変換し、A/D変換器13に入力する。この信号は、A/D変換器13によりアナログ信号からデジタル信号へ変換され、デマッパ14に入力される。デマッパ14では、受信信号(A/D変換器13からの信号)と受信信号に含まれる雑音電力とデコーダ16からインターリーバ17を介して得られる事前情報に基づいて、ビット毎の対数尤度比(LLR(Log Likelihood Ratio))を算出する。この処理の詳細については後述する。

デマッパ14で算出したLLRをデインターリーバ15を介してデコーダ16に入力し、デコーダ16では、入力されるLLRを基に復号処理を行い、これにより再度LLRを算出する。デコーダ16で算出したLLRをインターリーバ17を介してデマッパ14に入力(フィードバック)し、デマッパ14では、再び、受信信号と雑音電力とフィードバックされた事前情報に基づいてLLRを算出する。 以上の処理を繰り返し行うことで、最終的に良好な復号結果を得ることができる。なお、繰り返し数1(デマッパ14の初回動作時)では、フィードバックされる事前情報はゼロとなる。

ここで、デマッパ14におけるLLR算出処理について説明する。 ビット数N(Nは1又は2以上の整数)のビット列b(b₀,b₁,・・・,b_N−1)をM(Mは1又は2以上の整数)個のシンボル点S_k(S₀,S₁,・・・,S_M−1)に割り当てたときにデマッパ14から出力されるLLRについて考える。 受信信号をyとし、i(i=0、1、・・・、N−1)番目のビットをb_iとし、b_iに対するLLRをL(b_i)とすると、(式1)が成り立つ。

ここで、後述するように、(式1)の最後の右辺の第1項は、i番目のビット以外から得られるLLRとなり、これを外部情報L_e(b_i)とおく。また、(式1)の最後の右辺の第2項は、i番目のビットの事前確率に基づいて得られるLLRであり、これを事前情報L_a(b_i)とおく。 すると、(式1)は、(式2)となり、(式3)へ変形することができる。

デマッパ14は、(式3)の処理結果をLLRとして出力する。 ここで、(式1)の最後の右辺の第1項の分子p(y|b_i=0)について考える。 p(y|b_i=0)とは、b_i=0であると分かった時に受信信号がyとなる確率であり、これは、「b_i=0であると分かった時にb_i=0であるシンボル点S_kとなる確率p(S_k|b_i=0)」と「S_kが分かった時にyとなる確率p(y|S_k)」との積p(y|S_k)p(S_k|b_i=0)で表される。全てのシンボル点について考えると、(式4)が成り立つ。

同様に、(式1)の最後の右辺の第1項の分母p(y|b_i=1)について、(式5)が成り立つ。 従って、(式1)の最後の右辺の第1項は、(式6)となる。

(式6)のp(y|S_k)について、シンボル点S_kを伝送して受信信号yになる過程でI、Qそれぞれに分散σ_I²、σ_Q²のガウス雑音が加算されたとすると、(式7)と表すことができる。 また、σ_I²=σ_Q²、σ_I²+σ_Q²=2σ_I²=2σ_Q²=σ²とすると、(式8)となる。

また、(式6)のp(S_k|b_i=0)は、b_i=0であると分かった時にシンボル点S_kとなる確率であり、シンボル点S_kを構成するビットでb_i以外のビットの事前確率の積で表される。シンボル点S_kのj(j=0、1、・・・、N−1)番目のビットをS_k(b_j)とすると、(式9)が成り立つ。

ここで、p(b_j=S_k(b_j))について考える。 事前情報として、L_a(b_j)が与えられたとすると、(式1)の最後の右辺の第2項より、(式10)であり、(式11)となる。

更に、p(b_j=0)+p(b_j=1)=1という関係から(式12)、(式13)が成り立つ。

これを用いると、(式14)となり、(式9)は(式15)となる。

ここで、(式15)と同様な式が、p(S_k|b_i=1)についても成り立つ。 (式6)、(式8)、(式15)より、(式6)は(式16)となる。なお、Σの条件にあるように、分子のS_k(b_i)は0となり、分母のS_k(b_i)は1)となる。

以上のことから、BICM−IDにおける繰り返し処理を行うにあたり、デマッパ14では、シンボル点とその点に割り当てられるビット毎にエクスポネンシャル(exponential)演算と総和処理を行い、それらを分母・分子それぞれで求め、更にそれをlog計算することになる。

特開2005−65271号公報

特表2005−519532号公報

P. Henkel,“Extended Mapping for Bit−Interleaved Coded Modulation”,IEEE PIMRC,2006年,pp.1−4

しかしながら、背景技術で説明したように、BICM−IDにおける繰り返し処理を行うにあたり、LLR算出処理において、デマッパ14では、シンボル点とその点に割り当てられるビット毎にエクスポネンシャル(exponential)演算やlogの演算が必要となり、演算量が膨大となってしまう。

ここで、この演算量を削減するために、一般的に、(式17)のようなMAX−LOG近似が用いられ、これにより(式16)の最後の右辺の第1項は(式18)とすることができる。

しかしながら、図2に示されるような拡張マッピングの場合には、(式18)の右辺の第1項と第2項は等しくなり、その結果、LLRはゼロとなってしまう。すると、デマッパ14のLLR出力は、いずれのビットについてもゼロとなり、このため、デコーダ16は事前情報が得られず、いくら繰り返し処理を行ってもLLRがゼロから変化しない状態となってしまう。

本発明は、このような従来の事情に鑑み為されたもので、拡張マッピングを用いた通信における尤度算出の演算量を削減することができる通信機を提供することを目的とする。

上記目的を達成するため、本発明では、1つのシンボル点に複数のビット系列が割り当てられる拡張マッピングを用いた通信を行う通信機(受信側となり得る通信機)において、次のような構成とした。 すなわち、受信手段が、前記拡張マッピングを用いて送信側(例えば、送信側の通信機)から送信された信号を受信する。 繰り返し処理手段が、前記受信手段により受信された信号についてLLRを算出して繰り返し処理を行うことで受信信号を復号し、この場合に、ビット毎のLLRの算出においてMAX−LOG近似を用いて、その近似式に対して受信信号に最も近いシンボル点に割り当てられる各ビット位置の“0”と“1”の割合に応じた重み係数を乗じる。

一構成例として、本発明に係る通信機では、次のような構成とした。 すなわち、前記繰り返し処理手段は、デマッパと、デインターリーバと、デコーダと、インターリーバを用いて構成されている。 前記デマッパがLLRを算出する。

以上説明したように、本発明に係る通信機によると、拡張マッピングを用いた通信における尤度算出(LLRの算出)の演算量を削減することができる。

背景技術及び本発明の一実施例に係る拡張マッピングを用いたBICM−IDを使用する通信機の構成例を示す図である。

拡張マッピングの一例を示す図である。

本発明に係る実施例を図面を参照して説明する。 図1及び図2を参照して、本発明の一実施例に係る通信機について説明する。 本例の通信機の構成や動作は、送信側については背景技術の説明で参照した図1に示されるものと同様であり、受信側については、デマッパ14以外は、背景技術の説明で参照した図1に示されるものと同様である。 図2には、拡張マッピングの一例が示されている。 なお、本例では、説明の便宜上から、同一の図面(図1、図2)を参照して背景技術及び実施例を説明するが、本発明を不要に限定する意図は無い。

本例に特徴的な点を説明する。 本例では、デマッパ14では、シンボル点に割り当てられる各ビット位置の“0”と“1”の割合に着目し、(式18)の右辺の第1項と第2項のそれぞれにその割合に応じた重み係数α₀、α₁を乗じる。この結果が(式19)で表される。 ここで、α₀、α₁としては、任意の値を取り得る。

一例として、図2に示されるシンボル点S₀が受信信号yと最も近い場合において、ビットb₂のように“0”と“1”の割合が1対3(1:3)であるときには、(式20)のように設定する。

これにより、拡張マッピングの場合にMAX−LOG近似を用いても、“0”と“1”の割合が異なるビット位置についてはLLRを算出することができ、その状態から繰り返し処理を行うことで、最終的には全てのビット位置についてLLRを算出することができる。

以上のように、本例では、1つのシンボル点に複数のビット系列が割り当てられる拡張マッピングを用いた無線通信において、ビット毎のLLR算出にMAX−LOG近似を用いて、更にその近似式に対して、受信信号に最も近いシンボル点に割り当てられる各ビット位置の“0”と“1”の割合に応じた重み係数を乗じることで、演算量を削減する。 具体的には、本例では、シンボル点に割り当てられる各ビット位置の“0”と“1”の割合に着目し、LLR算出式に係る(式18)の右辺の第1項と第2項のそれぞれに割合に応じた重み係数を乗じる。

従って、本例では、拡張マッピングの場合においても、MAX−LOG近似によりLLR算出の演算量を大幅に削減した上で、“0”と“1”の割合が異なるビット位置についてはLLRを算出することができ、その状態から繰り返し処理を行うことで、最終的には全てのビット位置についてLLRを算出することができる。

ここで、本発明に係るシステムや装置などの構成としては、必ずしも以上に示したものに限られず、種々な構成が用いられてもよい。また、本発明は、例えば、本発明に係る処理を実行する方法或いは方式や、このような方法や方式を実現するためのプログラムや当該プログラムを記録する記録媒体などとして提供することも可能であり、また、種々なシステムや装置として提供することも可能である。 また、本発明の適用分野としては、必ずしも以上に示したものに限られず、本発明は、種々な分野に適用することが可能なものである。 また、本発明に係るシステムや装置などにおいて行われる各種の処理としては、例えばプロセッサやメモリ等を備えたハードウエア資源においてプロセッサがROM(Read Only Memory)に格納された制御プログラムを実行することにより制御される構成が用いられてもよく、また、例えば当該処理を実行するための各機能手段が独立したハードウエア回路として構成されてもよい。 また、本発明は上記の制御プログラムを格納したフロッピー(登録商標)ディスクやCD(Compact Disc)−ROM等のコンピュータにより読み取り可能な記録媒体や当該プログラム(自体)として把握することもでき、当該制御プログラムを当該記録媒体からコンピュータに入力してプロセッサに実行させることにより、本発明に係る処理を遂行させることができる。

1・・エンコーダ、 2、17・・インターリーバ、 3・・マッパ、 4・・D/A変換器、 5・・送信RF部、 6・・送信アンテナ、 11・・受信アンテナ、 12・・受信RF部、 13・・A/D変換器、 14・・デマッパ、 15・・デインターリーバ、 16・・デコーダ、