随着包括移动通信和空间通信的通信领域、包括地面数字广播和卫星数 字广播的广播领域、记录和回放设备等的最新探索和发展，为了有效纠错编 码或解码的目的，人们已经广泛地进行了对编码理论的研究。
在这样的编码理论中，所谓的香农(Shannon)极限是众所周知的，香农 极限是通过香农信道编码定理给出的。香农信道编码定理表明代码性能的一 个理论极限，它指出了允许无错误发送的发送速率的理论极限。香农信道编 码定理是“如果R≤C，那么存在得出尽可能接近“0”的出错概率的编码方案， 其中，利用信道容量C[位/码元]的通信信道以发送速率R[位/码元]发送信 息”。
表明性能接近香农极限的一种已知编码方案是串行连接卷积码(下文称 为SCCC)的编码，例如，S.Benedetto、G.Montorsi、D.Divsalar、和F. Pollara在“交织码的串行连接：性能分析、设计、和叠代解码”中对此作 了描述(S.Benedetto，G.Montorsi，D.Divsalar，and F.Pollara，″Serial Concatenation of Interleaved Codes：Performance Analysis，Design，and Iterative Decoding″，TDA Progress Report 42-126，Jet Propulsion Labo- ratory，Pasadena，California，Aug.15，1996)。
串行连接卷积码的编码由包括串行连接的第一卷积编码器、交织器、和 第二卷积编码器的设备进行。串行连接卷积码的解码由包括通过解交织器和 交织器连接、输出软输出的两个解码电路的设备进行。
串行连接卷积码的编码的一种已知应用是串行连接格状编码调制(下文 称为SCTCM)，例如，D.Divsalar和F.Pollara在“串行和混合连接码以及 应用”中对此作了描述(D.Divsalar and F.Pollara，″Serial and Hybrid Concatenation Codes with Application″，in Proc.，Int.Symp.on Turbo Codes and Related Topics，Brest，France，pp.80-87，Sept.1997)。SCTCM 编码是串行连接卷积码的编码和多级调制的组合，并且全面考虑了调制码的 代码构象和纠错码的解码特性。
图1是SCCC和SCTCM中通信模型的方块图。在这样的通信模型中，发送 器中的编码设备2利用串行连接卷积码编码数字信息D1，并且，通过有噪声 无存储信道3将编码输出D2发送到接收器，然后，接收器中的解码设备4解 码发送的输出D3。在SCCC和SCTCM中，分别使用了与编码设备2和解码设 备4相对应的SCCC编码设备2A和解码设备4A和SCTCM编码设备2B和解码 设备4B。
图2是SCCC编码设备2A的方块图。编码设备2A包括串行连接的编码作 为外部代码的第一代码的卷积编码器5、交织器6、和编码作为内部代码的第 二代码的卷积编码器7。在编码设备2A中，卷积编码器5以代码率1/2对输 入数据D1进行卷积编码，以便把1-位输入数据D1转换成2-位编码输出数据 D6，并且输出结果。
图3是显示卷积编码器5的结构的方块图。在卷积编码器5中，将输入 数据D1输入到异或电路8和移位寄存器9和10的串联电路。异或电路11对 移位寄存器9和10的输出数据进行异或运算，然后，将所得异或运算结果输 入到异或电路8。异或电路12对异或电路8和移位寄存器10的输出进行异 或运算。卷积编码器5将输入数据D1和异或电路12的输出数据输出到随后 的交织器6。因此，在卷积编码器5中，以代码率1/2卷积编码输入数据D1， 和输出两位输出数据的序列D6。
交织器6交织和置换从卷积编码器5输出的输出数据D6的次序，并且输 出结果。图4是交织器6的示范性结构的方块图。在交织器6中，将卷积编 码器5的输出数据D6临时存储在输入数据存储器15中，然后，将它输入到 随后的数据置换电路16。数据置换电路16根据记录在置换数据ROM(只读存 储器)17中的数据置换位置信息，置换来自输入数据存储器15的输出数据 的次序，并且输出结果。将数据置换电路16的输出数据临时存储在随后的输 出数据存储器18，然后，输出它。
卷积编码器7以代码率2/2对交织器6的输出数据D7进行卷积编码，并 且输出输出数据D2。图5是显示卷积编码器7的示范性结构的方块图。在卷 积编码器7中，将来自交织器6的输出数据6的序列分别输入到异或电路21 和移位寄存器22的串联电路，和异或电路23和移位寄存器24的串联电路。 移位寄存器22和24的输出数据反馈到异或电路21和23。此外，在一个序 列侧上，使另一个序列侧上移位寄存器24的输出数据反馈到异或电路21， 和在另一个序列侧上，使一个序列侧上移位寄存器21的输出数据反馈到异或 电路23。这样，卷积编码器7以代码率2/2对交织器6的输出数据D7进行 卷积编码。
于是，卷积编码器5和7以代码率1/2和2/2进行编码，最后，编码设 备2A以代码率(1/2)*(2/2)＝1/2进行串行连接卷积编码。通过无存储 信道3将串行连接卷积编码输出数据输入到接收器中的解码设备4A。
图6是显示SCCC解码设备4A的示范性结构的方块图。解码设备4A包括 通过解交织器31和交织器32连接、分别解码内部代码和外部代码的软输出 解码电路33和34。在解码设备4A中，将来自无存储信道3的数据D 3输入 到解码内部代码的软输出解码电路33。来自无存储信道3的数据D3包含在 无存储信道3中生成的噪声。在解码设备4A中，将采取模拟值的数据D3和 交织器32的输出数据作为软输入输入到软输出解码电路33。
软输出解码电路33对应于编码设备2A的卷积编码器7，并且，根据所 谓的BCJR(Bahl、Cocke、Jelinek、和Raviv)算法，进行MAP(最大后验 (a-posteriori)概率)解码、SOVA(软输出维特比算法)解码等。软输出解码电 路33接收交织器32提供的软输入信息位D8，作为先验(a-priori)概率信息， 并且，按照代码约束条件，依次处理先验概率信息和无存储信道3的接收字， 即，输出数据D3，从而对内部代码进行软输出解码。这样，软输出解码电路 33输出与编码设备2A中的交织器6的输出数据D7相对应的软输出D9。
解交织器31对应于编码设备2A的交织器6，将从软输出解码电路33输 出的软输出D9沿着相反方向重新排序成像交织器6中那样的输入/输出次序， 并且输出结果。
随后的软输出解码电路34对应于编码设备2A的卷积编码器5。与软输 出解码电路33一样，软输出解码电路34根据BCJR算法，进行MAP解码、SOVA 解码等。具体地说，软输出解码电路34利用作为解交织器31的软输入D10 的先验概率信息、和与值“0”的信息位相对应的先验概率信息，对外部代码 进行软输出解码，以便输出硬输出解码数据D4。在处理过程中，软输出解码 电路34按照代码约束条件，生成与编码位相对应的后验概率信息D11，并且， 将后验概率信息D作为软输出输出到交织器32。交织器32根据与编码设备 2A的交织器6中相同的次序，置换后验概率信息D11，并且把先验概率信息 D8输出到软输出解码电路34。
根据如上所述的结构，一旦接收到接收字D3，解码设备4A将软输出解 码电路33到软输出解码电路34的解码处理叠代预定次数(例如，几次到数 十次)，并且，根据通过叠代解码获得的软输出外在信息，输出解码数据D4。
图7是显示SCTCM编码设备2B的示范性结构的方块图。编码设备2B包 括串行连接的外部代码卷积编码器41、交织器42、内部代码卷积编码器43、 和多级调制映射电路44。
外部代码卷积编码器41以代码率2/3对输入数据D1进行卷积编码，以 便将2-位输入数据D1转换成3-位编码输出数据D21，并且输出结果。
如图8所示，在卷积编码器41中，异或电路51确定输入数据D1(D11 和D12)的异或，并且，通过移位寄存器52将异或电路51的结果输入到异 或电路53。异或电路53确定这个结果和输入数据D1的位序列D11的异或。 通过移位寄存器54将异或电路53的结果输入到异或电路55。异或电路55 确定异或电路53的结果和输入数据D1的两位序列D11和D12的异或，生成 位序列D213。卷积编码器41输出位序列D213和输入数据D1的两位序列D11 和D12(即，D211和D212)，从而进行代码率2/3的卷积编码。
交织器42具有与上面参照图4所述的交织器6相似的结构，并且在输出 数据之前，置换从卷积编码器41输出的输出数据D21的次序。
内部代码卷积编码器43以代码率3/3对交织器42的输出数据D22进行 卷积编码，以便输出数据D23。如图9所示，在卷积编码器43中，将构成交 织器42的输出数据D22的三位序列D221-D223输入到异或电路56，以确定 这些位序列和移位寄存器57的输出数据的异或。将异或电路56的输出反馈 到移位寄存器57。卷积编码器43输出经过异或的位序列D233和输入数据D22 的两位序列D222和D223(即，D231和D232)，从而进行以代码率3/3的卷 积编码。
多级调制映射电路44利用预定调制方法映射信号点。具体地说，多级调 制映射电路44利用，例如，8PSK(8-相移键控)调制将从卷积编码器43输 出的3-位输出数据D23映射到发送码元上。编码设备2B把多级调制映射电 路44的输出数据D2发送到通信对方。
于是，卷积编码器41和43分别以代码率2/3和3/3进行编码，最后， 编码设备2B以代码率2/3进行串行连接卷积编码，以输出输出数据D2。
图10是显示SCTCM解码设备4B的示范性结构的方块图。解码设备4B包 括通过解交织器61和交织器62连接、分别解码内部代码和外部代码的软输 出解码电路63和64。在解码设备4B中，将来自无存储信道3的数据D3输 入到解码内部代码的软输出解码电路63。来自无存储信道3的数据D3包含 在无存储信道3中生成的噪声。在解码设备4B中，将采取模拟值的数据D3 和交织器62的输出数据D34作为软输入输入到软输出解码电路63。
软输出解码电路63对应于编码设备2B的卷积编码器43和多级调制映射 电路44，并且，根据所谓的BCJR算法，通过MAP解码、SOVA解码等依次处 理从交织器62提供的软输入信息位D34、和无存储信道3的接收数据，即， 输出数据D3，以便对内部代码进行软输出解码。这样，软输出解码电路63 输出与编码设备2B中的交织器42的输出数据D22相对应的软输出D31。
解交织器61对应于编码设备2B的交织器42，将从软输出解码电路63 输出的软输出D31沿着相反方向重新排序成像交织器42中那样的输入/输出 次序，并且输出结果。
随后的软输出解码电路64对应于编码设备2B的卷积编码器41。与软输 出解码电路63一样，软输出解码电路64根据BCJR算法，进行MAP解码、SOVA 解码等，对外部代码进行软输出解码，以便输出硬输出解码数据D4。软输出 解码电路64进一步生成与编码位相对应的后验概率信息D33，并且，将后验 概率信息D33作为软输出输出到交织器62。交织器62根据与编码设备2B的 交织器42中相同的次序，置换后验概率信息D33，并且把先验概率信息D34 输出到软输出解码电路63。
根据如上所述的结构，一旦接收到接收字D3，同样地，解码设备4B将 软输出解码电路63到软输出解码电路64的解码处理叠代预定次数，并且， 根据通过叠代解码获得的软输出外在信息输出解码数据D4。
但是，这样的SCCC和SCTCM系统存在的问题在于，在逻辑极限和实际性 能之间存在巨大差异，因此，仍然存在改善性能的空间。
图11和12分别显示了SCCC和SCTCM系统的性能，其中，x-轴和y-轴 分别表示信噪功率比(Eb/No)每位和位错率。SCTCM系统的性能是在多级调 制映射电路44将信号点映射到如图13所示的构象上的情况下获得的，其中， 码字之间的输入距离之和，即，最小欧几里得(Euclidean)距离是16。
如图11所示，SCCC系统在大约2.0dB的信噪功率比(Eb/No)下呈现出 所谓的瀑布现象。瀑布现象是随着信噪功率比(Eb/No)增大，出错率从高达 约10-1处迅速下降的现象。这种系统的代码率的理论极限是大约0.2dB，因 此，仍然存在改善性能的空间。
如图12所示，SCTCM系统在大约3.4dB的信噪功率比(Eb/No)下呈现 出瀑布现象。这种系统的代码率的理论极限是大约2.8dB，因此，也仍然存 在改善性能的空间。

本发明就是在考虑了上述情况之后作出的，本发明的目的是提供使性能 改善到超过现有技术的编码设备、编码方法、编码程序、解码设备、解码方 法、和解码程序。
为了克服如上所述的问题，本发明提供了对k位输入数据的序列进行串 行连接编码的编码设备，其中，第二编码装置输出数据，其中，不编码或编 码从置换装置输出的p位数据的序列的一个或多位序列，以便生成有限脉冲 响应，和编码其余位数据的序列，以便生成无限脉冲响应，并且，置换装置 置换p位数据的序列，以便第二编码装置加以编码以便生成无限脉冲响应的 位序列不与另一位序列或其它位序列混合，和输出置换数据。
根据本发明的结构，在编码设备中，第二编码装置输出数据，其中，不 编码或编码从置换装置输出的p位数据的序列的一个或多位序列，以便生成 有限脉冲响应，和编码其余位数据的序列，以便生成无限脉冲响应。因此， 在信噪功率比低的区域中呈现出瀑布现象。此外，置换装置置换p位数据的 序列，以便第二编码装置加以编码从而生成无限脉冲响应的位序列不与另一 位序列或其它位序列混合，和输出置换数据。因此，防止了出错平台的发生。 从而，使性能改善到超过现有技术。
并且，本发明提供了对k位输入数据的序列进行串行连接编码的编码方 法，其中，第二编码步骤包括输出数据，其中，不编码或编码在置换步骤中 置换的p位数据的序列的一个或多位序列，以便生成有限脉冲响应，和编码 其余位数据的序列，以便生成无限脉冲响应，并且，置换步骤包括置换p位 数据的序列，以便在第二编码步骤中编码以生成无限脉冲响应的位序列不与 另一位序列或其它位序列混合并输出置换数据。
因此，根据本发明的结构，提供了使性能改善到超过现有技术的编码方 法。
并且，本发明提供了使计算机执行预定过程以对k位输入数据的序列进 行串行连接编码的编码程序，其中，第二编码步骤包括输出数据，其中，不 编码或编码在置换步骤中置换的p位数据的序列的一个或多位序列，以便生 成有限脉冲响应，和编码其余位数据的序列，以便生成无限脉冲响应，并且， 置换步骤包括置换p位数据的序列，以便在第二编码步骤中编码以生成无限 脉冲响应的位序列不与另一位序列或其它位序列混合、和输出置换数据。
因此，根据本发明的结构，提供了使性能改善到超过现有技术的编码程 序。
并且，本发明提供了解码通过预定编码方法生成的代码的解码设备。在 编码方法中，第二编码步骤包括输出数据，其中，不编码或编码在置换步骤 中置换的p位数据的序列的一个或多位序列，以便生成有限脉冲响应，和编 码其余位数据的序列，以便生成无限脉冲响应，并且，置换步骤包括置换p 位数据的序列，以便在第二编码步骤中编码以生成无限脉冲响应的位序列不 与另一位序列或其它位序列混合、和输出置换数据。解码设备包括第一软输 出解码装置，用于与第二编码步骤相对应，根据软输入接收字和先验概率信 息对与p位数据的序列相对应的外在信息进行软输出解码；与第一软输出解 码装置串行连接的第一置换装置，用于与置换步骤相对应，置换与p位数据 的序列相对应的外在信息和输出置换数据；与第一置换装置串行连接的第二 软输出解码装置，用于与第一编码步骤相对应，根据从第一置换装置输出的 外在信息对与k位输入数据的序列相对应的外在信息和后验概率信息进行软 输出解码；和第二置换装置，用于置换后验概率信息和输出先验概率信息。
因此，根据本发明的结构，提供了使性能改善到超过现有技术的解码设 备。
并且，本发明提供了解码通过预定编码方法生成的代码的解码方法。在 编码方法中，第二编码步骤包括输出数据，其中，不编码或编码在置换步骤 中置换的p位数据的序列的一个或多位序列，以便生成有限脉冲响应，和编 码其余位数据的序列，以便生成无限脉冲响应，并且，置换步骤包括置换p 位数据的序列，以便在第二编码步骤中编码以生成无限脉冲响应的位序列不 与另一位序列或其它位序列混合、和输出置换数据。解码方法包括第一软输 出解码步骤，与第二编码步骤相对应，根据软输入接收字和先验概率信息对 与p位数据的序列相对应的外在信息进行软输出解码；与第一软输出解码步 骤串行连接的第一置换步骤，与置换步骤相对应，置换与p位数据的序列相 对应的外在信息和输出置换数据；与第一置换步骤串行连接的第二软输出解 码步骤，与第一编码步骤相对应，根据在第一置换步骤中置换的外在信息对 与k位输入数据的序列相对应的外在信息和后验概率信息进行软输出解码； 和第二置换步骤，置换后验概率信息和输出先验概率信息。
因此，根据本发明的结构，提供了使性能改善到超过现有技术的解码方 法。
并且，本发明提供了使计算机执行预定过程以解码通过预定编码方法生 成的代码的解码程序。在编码方法中，第二编码步骤包括输出数据，其中， 不编码或编码在置换步骤中置换的p位数据的序列的一个或多位序列，以便 生成有限脉冲响应，和编码其余位数据的序列，以便生成无限脉冲响应，并 且，置换步骤包括置换p位数据的序列，以便在第二编码步骤中编码以生成 无限脉冲响应的位序列不与另一位序列或其它位序列混合并输出置换数据。 预定过程包括第一软输出解码步骤，与第二编码步骤相对应，根据软输入接 收字和后验概率信息对与p位数据的序列相对应的外在信息进行软输出解 码；与第一软输出解码步骤串行连接的第一置换步骤，与置换步骤相对应， 置换与p位数据的序列相对应的外在信息和输出置换数据；与第一置换步骤 串行连接的第二软输出解码步骤，与第一编码步骤相对应，根据在第一置换 步骤中置换的外在信息对与k位输入数据的序列相对应的外在信息和后验概 率信息进行软输出解码；和第二置换步骤，置换后验概率信息和输出先验概 率信息。
因此，根据本发明的结构，提供了使性能改善到超过现有技术的解码程 序。
附图说明
图1是现有技术的SCCC数据发送和接收系统的方块图；
图2是如图1所示的数据发送和接收系统中编码设备的方块图；
图3是如图2所示的编码设备的卷积编码器5的方块图；
图4是如图2所示的编码设备的交织器6的方块图；
图5是如图2所示的编码设备的卷积编码器7的方块图；
图6是如图1所示的数据发送和接收系统中解码设备的方块图；
图7是现有技术的SCTCM数据发送和接收系统中编码设备的方块图；
图8是如图7所示的编码设备的卷积编码器41的方块图；
图9是如图7所示的编码设备的卷积编码器43的方块图；
图10是与如图7所示的编码设备相对应的解码设备的方块图；
图11是显示如图1所示的数据发送和接收系统的特性的特性曲线图；
图12是显示如图7所示的数据发送和接收系统的特性的特性曲线图；
图13是显示呈现出如图12所示的特性的映射构象(constellation)的特 性曲线图；
图14是根据本发明第一实施例的数据发送和接收系统的方块图；
图15是如图14所示的数据发送和接收系统中编码设备的方块图；
图16是显示如图14所示的数据发送和接收系统的特性的特性曲线图；
图17是显示呈现出如图16所示的特性曲线图的映射构象的特性曲线图；
图18是显示如图14所示的数据发送和接收系统的特性的特性曲线图；
图19是如图15所示的卷积编码器105的方块图；
图20是如图15所示的交织器106的方块图；
图21是如图15所示的卷积编码器107的方块图；
图22是如图14所示的数据发送和接收系统中解码设备的方块图；
图23是如图22所示的解码设备的软输出解码电路143的方块图；
图24是如图22所示的解码设备的软输出解码电路145的方块图；
图25是显示在与图18中的那些不同的条件下数据发送和接收系统的特 性的特性曲线图；
图26是显示呈现出如图25所示的特性曲线图的映射构象的特性曲线图；
图27是根据本发明第二实施例的数据发送和接收系统中编码设备的方 块图；
图28是显示利用如图27所示的编码设备的数据发送和接收系统的特性 的特性曲线图；
图29是显示利用如图27所示的编码设备的数据发送和接收系统的特性 的特性曲线图；
图30是如图27所示编码设备的卷积编码器207的方块图；
图31是显示利用如图27所示的编码设备的数据发送和接收系统的特性 的特性曲线图；
图32是根据另一个实施例的内部编码器的方块图；
图33是与如图32所示内部编码器不同的根据又一个实施例的另一个内 部编码器的方块图；
图34是另一个示范性交织器的方块图；
图35是与如图34所示交织器不同的又一个示范性交织器的方块图；
图36是显示图35中的交织的图表；和
图37是显示计算机实施例的方块图。

现在参照可应用的附图，详细描述本发明的实施例。
(1)第一实施例
(1-1)第一实施例的结构
图14是根据本发明第一实施例的数据发送和接收系统的方块图。在数据 发送和接收系统101中，编码设备102根据SCTCM方案，对数字信息D101进 行串行连接卷积编码，并且通过有噪声无存储信道103将编码输出D102发送 到接收器，然后，接收器中的解码设备104解码发送的输出D103。
图15是显示编码设备102的结构的方块图。在编码设备102中，用作第 一编码装置的外部代码卷积编码器105以代码率k/p卷积编码数字信息D101， 然后，用作置换装置的交织器106交织输出数据D105。用作第二编码装置的 内部代码卷积编码器107以代码率p/n进一步卷积编码所得数据，然后，多 级调制映射电路1088PSK调制和输出所得数据。因此，最后，编码设备102 以代码率k/n进行串行连接卷积编码，生成n位编码数据的序列D107。将n 个序列的n位映射到编码发送码元上，然后输出它。在本实施例中，k、p、 和n分别被设置成2、3、和3。
也就是说，编码设备102的卷积编码器105接收两位输入数据的序列 D101，并且进行外部编码，以输出三位输出数据的序列D105。
卷积编码器107从交织器106接收三位输入数据的序列D106，并且进行 内部编码，以输出三位输出数据的序列D107。在这个处理中，卷积编码器107 对构成输入数据D106的p位序列的至少一个不进行卷积编码；而是，它把这 位序列用作有限脉冲响应(下文称为FIR)代码，而将其余序列用作供递归 系统性卷积编码用的无限脉冲响应(下文称为IIR)代码。
因此，在本实施例中，在从交织器106输出的p位数据的序列中，不编 码或编码一个或多位序列，以便生成随后输出的有限脉冲响应，而编码其余 位数据的序列，以便生成随后输出的无限脉冲响应。
正如代表信噪功率比(Eb/No)每位和位错率之间的关系、如图16所示的 性能曲线所指的那样，与如图11所示的性能曲线相比，编码设备102在信噪 功率比(Eb/No)比现有技术中的信噪功率比(Eb/No)低的区域中呈现出所谓 的瀑布现象。
如图16所示的特性是在应用上面参照图7所述的交织器42，而不是应 用交织器106，分别利用通过如下方程给出的生成度量G0和GI进行外部编码 和内部编码，和由多级调制映射电路108将信号点映射到如图17所示的构象 上的情况下获得的，其中，最小欧几里得距离之和是12：
$G_O=\left[\begin{array}{ccc}1& D& 1+D\\ D^2& 1& 1+D+D^2\end{array}\right]---\left(1\right)$
$G_I=\left[\begin{array}{ccc}1& 0& 0\\ 0& 1& 1/(1+D)\\ 0& 1& 1/(1+D)\end{array}\right]---\left(2\right)$
从如图16所示的性能曲线可以看出，在信噪功率比(Eb/No)低的区域中 呈现出瀑布现象；但是，特性曲线的梯度在大约10-3的位错率下发生改变， 呈现出信噪功率比(Eb/No)的增大引起的出错率下降中途变慢的现象(出错 平台现象)。
考虑到这一点，编码设备102的交织器106交织位序列，以便卷积编码 器107中IIR代码的位序列不与其余的序列相混合，从而抑制了出错平台现 象的发生。
如图17所示的映射构象表明，进行这样的映射，以便使发送码元之间的 欧几里得距离达到最小的输出码字之间的汉明(Hamming)距离小于其它码字 之间的距离，并且，在外部编码中，输出加以编码使输出码字之间的最小距 离大的数据。在本实施例中，这也有助于使瀑布现象发生在信噪功率比(Eb/No) 低的区域中。
可以认为，出现出错平台是因为外部交织码的所有权重在内部编码中未 被编码的概率，即，在本例中，其最小权重是“4”的外部代码的所有权重在 卷积编码器107没有任何卷积运算的情况下按原样输出的概率是(1/3)4。在 技术上一般都知道，如果编码设备对三位序列进行内部编码，外部代码的权 重不是集中的。
因此，如果不把外部代码的所有权重作为FIR代码输入到卷积编码器 107，可以认为，出错平台的出现受到抑制。在这种情况下，交织器106可能 具有各种各样的配置，例如，其中逐个地交织数据的位，与FIR代码分开地 交织数据的位等。举例来说，这里假设逐个地交织输入数据的三位序列。正 如图18所示的那样，与图16相比，可以抑制出错平台的出现。与如图16所 示的特性不同，如图18所示的特性是在交织器106逐个地交织输入数据的三 位序列的情况下获得的。
正如这条性能曲线所指的那样，与如图11所示的那条性能曲线相比，瀑 布现象呈现在信噪功率比(Eb/No)比现有技术中低的区域中，并且，没有出 现出错平台，使性能改善到超过现有技术。
图19是显示编码设备102的卷积编码器105的详细结构的方块图。在卷 积编码器105中，异或电路111确定输入数据D101(即，D11和D12)的异或， 并且，通过移位寄存器112将异或电路111的结果输入到异或电路113。异 或电路113确定这个结果和输入数据D101的位序列D11的异或。通过移位寄 存器114将异或电路113的结果输入到异或电路115。异或电路115确定异 或电路113的结果和输入数据D101的两位序列D11和D12的异或，生成位序 列D53。卷积编码器105输出位序列D53和输入数据D101的两位序列D11和D12 (即，D51和D52)，从而进行代码率2/3的卷积编码。
在编码设备102中，通过交织器106将所得三位序列D51-D53的两位序 列D51和D52输入到卷积编码器107的IIR-代码侧，并且将两位序列D51和D52 的最小汉明距离设置成2。这也有助于使瀑布现象发生在信噪功率比Eb/No低 的区域中。将最小汉明距离设置成2或更大，尤其，将最小汉明距离设置成 2，以便减少呈现出瀑布现象的信噪功率比Eb/No在技术上被认为是经验法则。 这种经验法则也可应用在本实施例中。
图20是交织器106的方块图。在交织器106中，为从卷积编码器105输 出的三位序列D51-D53分别配备交织器106A-106C，和交织器106A-106C 逐个地交织各自的序列，以便卷积编码器107中IIR代码的序列不与其余序 列相混合。除了按需要，将不同置换位置信息记录在置换数据ROM 121A-121C 中之外，交织器106A-106C具有相同的结构。因此，将描述交织器106A， 而给予交织器106B和106C的部件以相同的标号，并且省略对它们的描述。 记录在置换数据ROM 121A-121C中的置换位置信息按需要，具有不同的设置， 以便交织器106进行这样的置换，使得不与其它位序列相关地输出输入数据 的相同位序列，其中，以相同的次序置换所有序列或一些序列，或者，以不 同次序置换所有序列。
在交织器106A中，将卷积编码器105的输出数据D105的相应位序列D51 临时存储在输入数据存储器122A中，然后，将它输入到随后的数据置换电路 123A。数据置换电路123A根据记录在置换数据ROM 121A中的数据置换位置 信息，置换来自输入数据存储器122a的输出数据的次序，并且输出结果。将 数据置换电路123A的输出数据临时存储在随后的输出数据存储器124A，然 后，输出它。以预定数据量为单位进行一系列从输入数据存储器122A到数据 置换电路123A的数据传输、数据置换电路123A的数据置换、和从数据置换 电路123A到输出数据存储器124A的数据传输。
图21是卷积编码器107的方块图。在卷积编码器107中，在构成交织器 106的输出数据D106的三位序列D61-D63当中，将指定给IIR代码的两位序 列D62和D63输入到异或电路131，以确定输入位序列和移位寄存器132的输 出数据的异或，并且使所得异或结果反馈到移位寄存器132。卷积编码器107 向随后的多级调制映射电路108输出未指定给IIR代码的、三位序列D61-D63 的位序列D61(即，D71)、指定给IIR代码的两位序列D62和D63的序列D62(即， D72)、和经过异或的位序列D73。因此，卷积编码器107输出未编码的位序列 D61、和被编码成IIR代码的其余两个序列，从而进行代码率3/3的卷积编码。
多级调制映射电路108以，例如，8PSK调制，将从卷积编码器107输出 的编码数据D107映射到发送码元上。在这种情况下，多级调制映射电路108 将从卷积编码器107输出的3-位编码数据D71-D73映射到发送码元上，以生 成单个编码发送码元。
于是，最后，编码设备102在满足交织器106和内部代码卷积编码器107 如上所述的要求的同时，以代码率2/3编码输入数据D101，并且通过噪声无 存储信道103将所得数据D107发送到接收器。
在处理过程中，多级调制映射电路108以2n-级调制，即，8PSK调制， 将n位数据的序列的n位映射到一个发送码元上。这也改善了出错率。
图22是显示接收器中解码设备104的方块图。解码设备104包括通过解 交织器141和交织器142连接分别解码内部代码和外部代码的软输出解码电 路143和145。在解码设备104中，将来自无存储信道103的数据D103作为 8PSK调制下的I-输出Q-输出软输入输入到解码内部代码的软输出解码电路 143。
软输出解码电路143对应于编码设备102的卷积编码器107。如图23所 示，MAP解码器146根据BCJR算法，进行最大后验概率解码，并且，由减法 器147-149处理解码结果。一旦接收到软输入接收字D103和对应于卷积编 码器107的输入数据146的来自交织器142的3-序列先验概率信息D110(即， D101-D103)，MAP解码器146就根据BCJR算法，进行MAP解码，以生成与先 验概率信息D110对应的后验概率信息D111。在软输出解码电路143中，减 法器147-149确定后验概率信息D111和相应先验概率信息D110之间的差值 D112(即，D121-D123)。软输出解码电路143将差值D112(即，D121-D123) 输出到随后的解交织器141，作为与接收字D103的信息位相对应的外在信息。
更具体地说，设u是信息位，c是编码位，和y是接收字D103。将通过 如下方程给出的先验概率信息D110(L(u))输入到软输出解码电路143中的 MAP解码器146：
$L\left(u\right)=\log \frac{P(u=1)}{P(u=0)}---\left(3\right)$
其中，P(u＝1)表示信息位u是1的概率，和P(u＝0)表示信息位u是0的概率。 因此，将用自然对数表达的和不受代码约束条件影响的先验概率信息D110 (L(u))、和接收字D103输入到MAP解码器146。
根据先验概率信息D110(L(u))和接收字D103，MPA解码器146生成通 过如下方程给出的后验概率信息D111(L*(u))：
$L^{*}\left(u\right)=\log \frac{P(u=1|y)}{P(u=0|y)}---\left(4\right)$
其中，P(u＝1|y)表示当接收到接收字D103(y)时，信息位u是“1”的概率， 和P(u＝0|y)表示当接收到接收字D103(y)时，信息位u是0的概率。
因此，软输出解码电路143生成用自然对数表达和遵从如下列方程给出 的代码约束条件的后验概率信息D111(L*(u))。后验概率信息D111(L*(u)) 也被称为对数似然比，表示当接收到接收字D103(y)时，信息位u的似然 性。因此，软输出解码电路143利用减法器147-149确定差值，并且把通过 如下方程给出的外在信息D112(Le(u))输出到解交织器141：
Le(u)＝L*(u)-L(u)                                       (5)
解交织器141被配置成与编码设备102的交织器106相对应。解交织器 141根据与交织器106的输入/输出特性相反的输入/输出特性解交织软输出 外在信息D112，并且输出与接收器102中的交织器106的输入数据D105相 对应的软输出外在信息D113。
软输出解码电路145被配置成与编码设备102的卷积编码器105相对应。 如图24所示，在软输出解码电路145中，将从解交织器141输出的软输入先 验概率信息D113输入到MAP解码器151。MAP解码器151进一步接收与值0 的信息位相对应的两个软值先后验概率信息D114(D141和D142)。MAP解码器 151根据BCJR算法，进行MAP解码，以生成与值0的信息位相对应的后验概 率信息D115(即，D151和D152)和与先验概率信息D113(即，D131-D133) 相对应的后验概率信息D116(即，D161-D163)。
在软输出解码电路145中，将与先验概率信息D113(即，D131-D133) 相对应的后验概率信息D116(即，D161-D163)输入到减法器152-154，以 确定后验概率信息D116(即，D161-D163)和相应先验概率信息D113(即， D131-D133)之间的差值。因此，软输出解码电路145获得与先验概率信息 D113(即，D131-D133)相对应的软值外在信息D117(即，D171-D173)，并 且将它输出到交织器142。
交织器142(参见图22)以与编码设备102的交织器106相同的方式， 交织从软输出解码电路145输出的软输入外在信息D117，以生成先验概率信 息110，并且将先验概率信息110输出到软输出解码电路143。
在软输出解码电路145中，还将与值0的信息位相对应的后验概率信息 D115(即，D151和D152)输入到减法器155和156，以确定后验概率信息D115 (即，D151和D152)和相应先验概率信息D114(即，D141和D142)之间的相 减值。因此，输出两个软值的外在信息D118(即，D181和D182)。
更具体地说，设u是信息位，和c是编码位。将分别通过如下方程给出 的先验概率信息D114(L(u))和D113(L(c))输入到软输出解码电路145中 的MAP解码器151：
$\left(u\right)=\log \frac{P(u=1)}{P(u=0)}---\left(6\right)$
和
$L\left(c\right)=\log \frac{P(c=1)}{P(c=0)}---\left(7\right)$
其中，P(u＝1)表示信息位u是1的概率，P(u＝0)表示信息位u是0的概率， P(c＝1)表示编码位c是1的概率，和P(u＝0)表示编码位c是0的概率。
因此，将用自然对数表达和遵从代码约束条件的先验概率信息D114 (L(u))、和用自然对数表达和遵从代码约束条件的先验概率信息D113(L(c)) 输入到MAP解码器151。在方程(6)和(7)中，省略了右侧的代码约束条 件。因为信息位u是“0”或“1”的概率是1/2，所以先验概率信息D141(L(u)) 是“0”。
根据先验概率信息D114(L(u))、和D113(L(c))，MPA解码器151生成 分别通过如下方程给出的后验概率信息D115(L*(u))和D116(L*(c))：
$L^{*}\left(u\right)=\log \frac{P(u=1)}{P(u=0)}---\left(8\right)$
和
$L^{*}\left(c\right)=\log \frac{P(c=1)}{P(c=0)}---\left(9\right)$
因此，软输出解码电路145生成用自然对数表达和遵从代码约束条件的 后验概率信息D115(L*(u))和D116(L*(c))。后验概率信息D115(L*(u)) 和D116(L*(c))也被称为对数似然比，分别表示信息位u和编码位c的似然 性。在方程(8)和(9)中，省略了右侧的代码约束条件。
因此，软输出解码电路145根据减法器152-156确定的差值，确定通过 如下方程给出的外在信息D118(Le(u))和D117(Le(c))，并且把结果输出到 解交织器142和二进制化电路161(参见图22)：
Le(u)＝L*(u)-L(u)                                        (10) 和
Le(c)＝L*(c)-L(c)                                        (11)
与信息位c相对应的先验概率信息D114是“0”，因此，可以从软输出解 码电路145中除去减法器155和156。
根据如上所述的结构，一旦接收到接收字D103，解码设备104将软输出 解码电路143到软输出解码电路145的解码处理叠代预定次数(例如，几次 到数十次)，并且，由二进制化电路161处理所得的软输出外在信息D118。 二进制化电路161将从软输出解码电路145输出的软输出外在信息D118二进 制化，并且输出硬输出解码数据D104。于是，在解码设备104中，分别与编 码设备102的卷积编码器107和105相对应的软输出解码电路143和145叠 代处理接收字，以便将高解码复杂度代码分解成可供处理的低复杂度代码， 从而由于软输出解码电路143和145之间的交互而不断改善特性。
(1-2)第一实施例的操作
在如上所述的结构中，在数据发送和接收系统101(参见图14)中，由 发送器中的编码设备102编码和8PSK调制发送数据D102，然后，通过无存 储信道103将发送数据D102发送到接收器，由接收器中的解码设备104解码 数据D102。
在编码设备102(参见图15)中，用作第一编码装置的外部代码卷积编 码器105以代码率2/3编码数据D102，然后交织器106置换它。用作第二编 码装置的内部代码卷积编码器107以代码率3/3编码所得数据，然后多级调 制映射电路108将它映射到然后输出的发送码元上。
在数据发送和接收系统101中，在这个第二编码处理过程中，编码三位 序列当中的两位序列，以便生成然后输出的无限脉冲响应，和不编码或编码 其余的一个序列，以便生成随后输出的有限脉冲响应。因此，如图16所示， 与图11相比，所谓的瀑布现象呈现在比现有技术中低的信噪功率比(Eb/No) 中，使性能改善到超过现有技术。
此外，由交织器106加扰有关无限脉冲响应的序列和其它序列，以便不 相互混合，并且进行如上所述的第二编码处理。如图18所示，与图16相比， 抑制了信噪功率比(Eb/No)的增大引起的出错率下降中途变慢的现象(出错 平台现象)。
图25是显示数据发送和接收系统101的性能曲线的特性曲线图。在图 25中，L1表示如图1所示的现有技术的系统的特性，和L2表示根据本实施 例的系统的特性。如图25所示的特性是在分别利用通过如下方程给出的生成 度量GO和GI进行外部编码和内部编码的情况下获得的。在多级调制映射中， 将信号点映射到如图26所示的构象上。
$G_O=\left[\begin{array}{ccc}1& D& 1+D\\ D+D^2& 1& 1+D^2\end{array}\right]---\left(12\right)$
$G_I=\left[\begin{array}{ccc}1& 0& 0\\ 0& 1& D/(1+D+D^2)\\ 0& 1& 1/(1+D+D^2)\end{array}\right]---\left(13\right)$
从图25可以看出，即使生成(generator)度量GO和GI发生改变，性能也 得到改善。交织器106的置换范围越宽，瀑布区中性能曲线的梯度就越大， 导致低的出错平台。
在本例中，映射n位数据的序列，以便使发送码元之间的欧几里得距离 达到最小的输出码字之间的汉明距离大于其它码字之间的距离。因此，第一 编码装置输出加以编码以便输出码字之间的最小距离小的p位数据的序列。 与上面参照图17所述的情况一样，这也有助于瀑布现象呈现在信噪功率比 (Eb/No)低的区域中。
此外，在本实施例中，以如上所述的方式进行交织和内部编码，以便分 别以代码率k/(k+1)(k是任意自然数)和1实现外部代码和内部代码的编码， 从而使利用简单结构保持高达k/(k+1)的最后代码率成为可能。
解码设备104包括相互连接的软输出解码电路143和145。软输出解码 电路143和145处理和解码通过编码设备102的处理发送的数据D103。因此， 利用基本上与现有技术相同规模的电路就可以取得高性能。
在如上所述的基本结构的编码设备102中，外部代码卷积编码器105(参 见图19)编码依次输入的数据D101。同时，以2的最小汉明距离编码要为无 限脉冲响应提供的输出数据。因此，可以最有效地编码输入数据D101的两位 序列，并且，可以充分地防止出错率的变差。可以以2或更大的最小汉明距 离编码输入数据D101的两位序列。在这种情况下，也可以充分地防止出错率 的变差。
在代码率为k/p和p/n的编码中，为无限脉冲响应提供k个或更多位序 列，具体地说，在本实施例中，在代码率为p/n＝3/3(＝1)的编码中，为 无限脉冲响应提供k位序列。因此，最后代码率不高，并且充分地改善了出 错率。
在交织器106(参见图20)进行的随后交织中，由每一个置换一位序列 的数个电路块(交织器106A-106C)置换p位数据的序列，以便有关无限脉 冲响应的位序列不与其它位序列相混合，从而允许属于同一输入位数据的序 列属于同一输出位序列。将置换数据输出到编码器107。
在编码设备102中，取决于发送数据的特征等，可以修改存储在置换数 据ROM 121A-121C中的、用于交织器106A-106C的置换次序的设置，并且可 以灵活地改变系统配置。也就是说，确定这样的设置，使属于同一输入位数 据的序列属于同一输出位序列，和以随序列而不同的次序置换数据，或以在 所有序列上或在一些序列上相同的次序置换数据；要不然，以在各个序列上 随机的次序置换数据，从而实现适当的系统配置。
随后的内部代码卷积编码器107(参见图21)输出加以编码以便生成无 限脉冲响应的两位序列、和不加以编码的其余一位序列。然后，多级调制映 射电路108把这些位序列映射到发送码元上，并且输出结果。
在一系列操作中，在本实施例中，这些序列是这样被映射的，使发送码 元之间的欧几里得距离达到最小的输出码字之间的汉明距离小于其它码字之 间的距离，并且，在外部编码中，输出加以编码使输出码字之间的最小距离 大的数据。可选地，映射n位数据的序列，以便发送码元之间的欧几里得距 离达到最小的输出码字之间的汉明距离小于其它码字之间的距离，并且，在 外部编码中，输出加以编码使输出码字之间的最小距离小的数据。这也使瀑 布现象可以呈现在信噪功率比(Eb/No)低的区域中，导致性能改善。
(1-3)第一实施例的优点
根据如上所述的结构，在作为内部编码的第二编码中，输出不加以编码 或加以编码以便生成有限脉冲响应的序列和加以编码以便生成无限脉冲响应 的序列，并且，在第二编码之前的交织中，置换这些序列以便不相互混合。 因此，实现了使性能改善到超过现有技术的SCTCM编码设备和编码方法。
此外，将所得n位数据的序列映射到发送码元上，从而实现使性能改善 到超过现有技术的SCTCM编码设备和编码方法。
此外，与这样的编码相对应，利用软输出解码电路、解交织器、和交织 器进行解码，从而实现使性能改善到超过现有技术的解码设备和解码方法。
提供给第二编码装置的无限脉冲响应方的位序列是以2或更大的最小汉 明距离输出的。可选地，可以以2的最小汉明距离输出提供给第二编码装置 的无限脉冲响应方的位序列。因此，可以最有效地编码整个数据，并且，可 以充分地防止出错率的变差。
(2)第二实施例
图27是根据本发明第二实施例的数据发送和接收系统中编码设备的方 块图。在数据发送和接收系统中，编码设备202根据SCCC方案对数字信息 D201进行串行连接卷积编码，并且，通过有噪声无存储信道将编码输出D204 发送到接收器，然后，接收器中的解码设备解码发送的输出。
在编码设备202中，用作第一编码装置的外部代码卷积编码器205以代 码率k/p卷积编码数字信息D101，然后，交织器206交织输出数据D205。用 作第二编码装置的内部代码卷积编码器207以代码率p/n进一步卷积编码所 得数据，然后，将其输出到无存储信道。因此，最后，编码设备202以代码 率k/n进行串行连接卷积编码，生成n位编码数据的序列的。在本实施例中， k、p、和n分别被设置成1、2、和2。
在这个处理过程中，在编码设备202中，内部代码卷积编码器207不对 输入数据D206的p位序列的至少一个进行卷积编码；而是，它将这位序列用 作FIR代码，而将其余序列用作供递归系统性卷积编码用的IIR代码。
因此，正如代表信噪功率比(Eb/No)每位和位错率之间的关系、如图28 所示的性能曲线所指的那样，编码设备202在信噪功率比(Eb/No)比现有技 术中的信噪功率比(Eb/No)低的区域中呈现出所谓的瀑布现象。
如图28所示的特性是在应用上面参照图2所述的交织器6，而不是应用 交织器206，和利用通过如下方程给出的生成度量GO和GI进行外部编码和内 部编码的情况下获得的：

$G_I=\left[\begin{array}{cc}1& 0\\ 0& 1/(1+D+D^2)\end{array}\right]---\left(15\right)$
从如图28所示的性能曲线可以看出，在信噪功率比(Eb/No)低的区域中 呈现出瀑布现象；但是，特性曲线的梯度在大约10-3的位错率下发生改变， 呈现出出错平台现象。
考虑到这一点，编码设备202的交织器106交织位序列，以便卷积编码 器207中IIR代码的位序列不与其余的序列相混合，从而抑制了出错平台的 出现。
在本实施例中，可以认为，出现出错平台是因为外部交织码的所有权重 在内部编码中未被编码的概率，即，在本例中，在卷积编码器207没有任何 卷积运算的情况下其最小权重是“5”的外部代码的所有权重按原样输出的概 率是(1/3)5。
因此，如果不把外部代码的所有权重作为FIR代码输入到卷积编码器 207，可以认为，出错平台的出现受到抑制。在这种情况下，交织器206可能 具有各种各样的配置，例如，其中逐个地交织数据的位，与FIR代码分开地 交织数据的位等。如果逐个地交织输入数据的两位序列，正如图29所示的那 样，与图28相比，可以抑制出错平台的出现。
从这条性能曲线可以看出，瀑布现象呈现在与现有技术相比信噪功率比 (Eb/No)低的区域中，并且，甚至在高位错率下也不会出现出错平台，使性 能改善到超过现有技术。
更具体地说，可以通过上面参照图3所述的卷积编码器5实现编码设备 202的外部代码卷积编码器205。可以以与上面参照图20所述的结构相似的 方式配置交织器206，也就是说，将交织器指定给每个序列。
另一方面，内部代码卷积编码器207具有如图30所示的结构。在卷积编 码器207中，将输入数据D206的一个序列D262输入到异或电路211和移位寄 存器212和213的串联电路，和异或电路214对移位寄存器212和213的输 出数据进行异或运算。然后，把所得的异或结果输出到异或电路211。卷积 编码器207输出输入数据D206的另一个序列D261和异或电路211的输出数据。 这样，以代码率2/2卷积编码了输入数据D206，和输出了两位输出数据的序 列D207。
因此，在卷积编码器207中，没有任何卷积编码地按原样输出位序列 D261，而其余位序列D262用作供递归系统性卷积编码用的FIR代码。
解码设备具有与上面参照图6所述的解码设备4A相同的结构，除了这个 解码设备包括与编码设备303的卷积编码器和交织器相对应的软输出解码电 路33、解交织器31、软输出解码电路34、和交织器32之外。
图31是显示根据本实施例的数据发送和接收系统的性能典线的特性曲 线图。在图31中，L1表示如图1所示的现有技术的系统的特性，和L2表示 根据本实施例的系统的特性。如图31所示的特性是在分别利用通过方程(14) 和(15)给出的生成度量GO和GI进行外部编码和内部编码的情况下获得的。 根据本实施例，从图31可以看出，性能得到改善。
根据第二实施例，当分别以代码率1/2和2/2进行外部编码和内部编码 时，获得了与第一实施例的那些相似的优点。
(3)其它实施例。
在前述实施例中，内部代码卷积编码器不进行编码；但是，本发明不局 限于此。而是，内部代码卷积编码器可以进行编码，以便生成有限脉冲响应。 在这种情况下，取代上面参照图21所述卷积编码器107，如，例如，图32 和33等所示的卷积编码器257和287可以用作示范性卷积编码器。
在如图32所示的卷积编码器257中，将第一位序列D31输入到异或电路 258、移位寄存器259、和异或电路260的串联电路。在卷积编码器257中， 最后一级的异或电路260确定移位寄存器259的输出数据和第一到第三位序 列D31-D33的异或，然后，使所得的异或结果反馈到第一级的异或电路258， 以确定这个异或结果和第一位序列D31之间的异或。作为编码的结果，卷积 编码器257输出第一位序列D31、第二位序列D32、和最后一级的异或电路 260的输出。
另一方面，在如图33所示的卷积编码器287中，将第一位序列D31输入 到移位寄存器288和异或电路289的串联电路，和由异或电路289确定移位 寄存器288的输入数据和移位寄存器288的输出数据的异或。将第二和第三 位序列D32和D33进一步输入到异或电路290，和通过移位寄存器291使异 或电路290的输出数据反馈到异或电路290。在卷积编码器287中，异或电 路290确定移位寄存器291的反馈输出数据和第二和第三位序列D32和D33 的异或。作为编码的结果，卷积编码器287输出异或电路289的输出数据、 第二位序列D32、和异或电路290的输出数据。
因此，当进行编码以便生成有限脉冲响应时，获得了与如上所述的实施 例的那些相似的优点。
在如上所述的实施例中，为每位序列提供了交织器。但是，本发明不局 限于此，数个序列可以由单个交织器来处理。
在如图34所示的交织器306中，处理一个序列的交织器306A和处理两 个序列的交织器306B用于置换三位序列D51-D53，以输出位序列D61-D63。 在交织器306A中，将位序列D51临时存储在输入数据存储器311A中，然后将 它输出到数据置换电路313A。数据置换电路313A根据记录在置换数据ROM 312A中的置换位置信息，置换输入数据，并且输出结果。将数据置换电路313A 的输出数据临时存储在输出数据存储器314A中，然后输出它。在交织器306B 中，将位序列D52和D53临时存储在输入数据存储器311B中，然后将它们输 出到数据置换电路313B。数据置换电路313B根据存储在置换数据ROM 312B 中的置换位置信息，置换输入数据，并且输出结果。将数据置换电路313B的 输出数据临时存储在输出数据存储器314B中，然后输出它。
根据这样的结构，交织器306B在共享置换数据ROM 312B的同时，以相 同的方式交织两位序列，从而实现了简单的结构。
如图35所示，可以将输入数据存储器411、置换数据ROM 412、数据置 换电路413、和输出数据存储器414做成单个电路块。在这种情况下，可以 以位序列为单位分块输入数据存储器411、数据置换电路413、和输出数据存 储器414的每一个，以处理每位序列。可选地，如图36所示，可以将相继区 域递归地指定给加以处理的位序列。在图36中，位序列用符号a、b和c表 示。如果将相继区域递归地指定给如分别显示数据置换电路413中位序列的 置换之前和之后的(A)和(B)所指的、加以处理的位序列，相应序列的置 换需要地址控制。
这种交织可以根据所谓的S-随机置换的概念来实现。也就是说，在根据 记录在置换数据ROM中的信息置换位的过程中，如果以前置换过的S位的目 的地的位置号在±S内，可以将置换位进一步置换到不同的目的地，以便在位 之间保证一定距离。因此，可以提高对突发噪声的抵抗力。这种处理可以只 对有关无限脉冲响应的序列进行。
可以重新排列数据，以便数据序列中的输入次序和输出次序可以相互无 关。这也可以提高对突发噪声的抵抗力。
在如上所述的实施例中，置换所有的位序列；但是，本发明不局限于此。 可以为有限脉冲响应的序列提供只用于同步的延迟电路，和未必置换这样的 序列。
在如上所述的实施例中，外部代码卷积编码器包括2级移位寄存器。但 是，本发明不局限于此，移位寄存器的级数可以是，例如，1或3，甚至更多， 以构成外部代码卷积编码器。
在如上所述的实施例中，内部代码卷积编码器包括1级移位寄存器；但 是，本发明不局限于此，内部代码卷积编码器可以包括2级或更多级。
可以使用除了如上所述的实施例中的构象之外的其它各种信号构象。
在第一实施例中，分别以代码率k/p＝2/3和p/n＝3/3(＝1)进行外部 编码和内部编码。但是，本发明不局限于此，可以按需要修改外部和内部编 码的代码率，例如，可以将外部和内部编码的代码率分别设置成k/p(k＜p) 和p/n(p≥n)。如果k/p小于1，具体地说，当p＝k+1时，最后代码率不 高，出错率得到充分改善。为了进行处理，可以设置值p＝(k+a)，和可以将 外部编码的代码率设置成k/p＝ak1/(k1+1)，其中，a是2或更大的整数和k 是a的倍数。
在如上所述的实施例中，以2的最小汉明距离从外部代码卷积编码器输 出无限脉冲响应。但是，本发明不局限于此，最小汉明距离可以是，例如，3 或4，只要它是2或更大即可。
如果有关无限脉冲响应的序列的个数是k或更大，那么，最小汉明距离 为2或更大的输出要求得到满足。如果代码率为k/k和最小输出汉明距离为 2的灾难码的k个输出位序列、和生成这个代码的k位输入数据的序列的(p-k) 位序列用于形成p位数据的序列，那么，最小汉明距离为2或更大的输出要 求得到满足。如果代码率为1的灾难码用于无限脉冲响应，如上所述的要求 也得到满足。此外，如果通过置换装置提供给第二编码装置、有关非无限脉 冲响应的位序列相差1位，可以进行编码，以便加以编码以便生成无限脉冲 响应和通过置换装置提供给第二编码装置的位序列不相差一定位数或更多。 在这种情况下，如上所述的要求也得到满足。
在如上所述的实施例中，在用作最小欧几里得距离的输入距离之和是 “14”的情况下进行内部编码和映射。但是，本发明不局限于此，可以使用 小于这个值的代码和具有大最小距离的外部代码的组合，或者，可以使用比 如上所述的值大的代码和具有小最小距离的外部代码的组合。
在如上所述的实施例中，将8PSK调制用作多级调制；但是，本发明不局 限于此，可以使用诸如16-QAM和64-QAM之类，包括正交调制方案的各种各 样其它多级调制方案。
在如上所述的实施例中，解码设备的软输出解码电路根据BCJR算法进行 MAP解码。但是，本发明不局限于此，可以使用各种各样的软输出解码技术， 例如，所谓的SOVA(软输出维特比算法)解码。
在如上所述的实施例中，在发送设备和接收设备之间交换数据；但是， 本发明不局限于此，在像磁盘(例如，软盘)、光盘(例如，CD-ROM(只读光 盘存储器)盘)、和磁光盘(例如，MO(磁光)盘)那样的各种记录媒体上记 录和回放所需数据的各种各样的应用也是想得到的。
在如上所述的实施例中，编码设备和解码设备通过硬件来配置。但是， 本发明不局限于此，各种各样的应用，例如，实现编码设备和/或解码设备的 图37所示的计算机也是想得到的。
在如图37所示的计算机450的配置中，与标准计算机一样，磁盘驱动器 (HDD)451、随机访问存储器(RAM)452、只读存储器(ROM)453、中央处 理单元(CPU)454、和输入/输出接口455通过总线BUS相互连接，和输入/ 输出接口455还与用于光盘的驱动器459、诸如调制解调器之类的通信单元 456、诸如键盘之类的输入单元457、和诸如液晶显示板之类的显示单元458 相连接。因此，计算机450被配置成记录在磁盘驱动器451中的各种程序由 中央处理单元454来执行，以便在根据记录在只读存储器453中的设置，在 随机访问存储器452中保证工作区的同时，进行各种各样的处理过程。
在计算机450中，除了这样的标准配置之外，通信单元456还包括8PSK 调制电路和模数转换电路。在计算机450中，当用户通过通信单元456发出 数据发送或接收指令时，中央处理单元454根据与如上所述的硬件配置相对 应的处理过程依次处理发送数据，以生成编码数据，并且，利用编码数据启 动通信单元456的8PSK调制电路，以便将数据发送到通过通信单元456连接 的通信对方。相反，通信单元456模数转换从通信对方接收的数据，以获得 I和Q轴上的软输出，并且，为了解码，根据与如上所述的硬件配置相对应 的处理过程依次处理这个软输出接收字。
因此，当通过这样的计算机实现编码和解码时，获取了与如上所述的实 施例的那些相似的优点。不用说，通过硬件或软件，磁盘驱动器451和驱动 器459也可以实现这样的编码和解码配置。
如上所述，根据本发明，在作为内部编码的第二编码中，输出不加以编 码或加以编码以便生成有限脉冲响应的序列和加以编码以便生成无限脉冲响 应的序列，并且，在第二编码之前的交织中，对序列加以置换，以便不相互 混合，从而使性能改善到超过现有技术。
工业可应用性
本发明涉及编码设备、编码方法、编码程序、解码设备、解码方法、和 解码程序。具体地说，本发明可应用于串行连接编码和串行连接格状编码调 制。