用于提供RF输出信号的RF-DAC单元和方法

申请号 CN201310757025.1 申请日 2013-12-12 公开(公告)号 CN103873062A 公开(公告)日 2014-06-18
申请人 英特尔移动通信有限责任公司; 发明人 K·杜夫雷内; H·普雷特尔; P·奥斯曼;
摘要 本公开涉及用于提供RF输出 信号 的RF-DAC单元和方法,其中所述RF-DAC单元被配置成基于基带信号、第一信号和第二信号生成RF 输出信号 。第一信号具有第一占空比并且在第一预定义幅值之间切换,以及第二信号具有比第一占空比小的第二占空比并且在第二预定义幅值之间切换。
权利要求

1.一种射频数模转换器RF-DAC单元,
其中所述RF-DAC单元被配置成基于基带信号、第一信号和第二信号生成RF输出信号,以及
其中所述第一信号具有第一占空比并且在第一预定义幅值之间切换,以及所述第二信号具有比第一占空比小的第二占空比并且在第二预定义幅值之间切换。
2.如权利要求1所述的RF-DAC单元,其中所述第一预定义幅值和第二预定义幅值相同,或者其中所述第二预定义幅值小于或大于所述第一预定义幅值。
3.如权利要求1所述的RF-DAC单元,包括:
第一上转换混合器,被配置成混合所述基带信号和所述第一信号;
第二上转换混合器,被配置成混合所述基带信号和所述第二信号;以及合并器,被配置成把分别来自所述第一上转换混合器和所述第二上转换混合器的输出信号合并为所述RF输出信号。
4.如权利要求1所述的RF-DAC单元,进一步被配置成基于所述基带信号、第三信号和第四信号生成另一RF输出信号,所述另一RF输出信号相对于所述RF输出信号移位基本上半个本地振荡器LO信号周期,
其中所述第一信号和第三信号是移位了基本上半个LO周期的信号,并且其中所述第二信号和第四信号是移位了基本上半个LO周期的信号。
5.如权利要求1所述的RF-DAC单元,包括:
第一电流源,被配置成提供第一电流;
第二电流源,被配置成提供第二电流;
第一开关,被配置成接收具有所述第一占空比并且在第一高电平和第一低电平之间切换的第一LO信号;
第二开关,被配置成接收具有所述第二占空比并且在第二高电平和第二低电平之间切换的第二LO信号;以及
合并器,被配置成合并分别来自第一电流源和第二电流源的第一电流和第二电流;
其中,所述第一开关和第二开关被配置成:当被激励时,使所述第一电流源和第二电流源分别向所述合并器输出所述第一电流和第二电流。
6.如权利要求5所述的RF-DAC单元,其中所述第一电流和第二电流相同,或者其中所述第二电流小于或大于所述第一电流。
7.如权利要求5所述的RF-DAC单元,进一步包括:
第三电流源,被配置成提供所述第一电流;
第四电流源,被配置成提供所述第二电流;
第三开关,被配置成接收移位了所述第一LO信号的基本上半个LO周期的第三LO信号;
第四开关,被配置成接收移位了所述第二LO信号的基本上半个LO周期的第四LO信号;以及
另一合并器,被配置成合成分别来自所述第三电流源和第四电流源的所述第一电流和第二电流,
其中所述第三开关和第四开关被配置成:当被激励时,使所述第三电流源和第四电流源分别向所述另一合并器输出所述第一电流和第二电流。
8.如权利要求5所述的RF-DAC单元,其中所述第一电流源和第二电流源包括相应的被选择来提供所述第一电流和第二电流的场效应晶体管,所述场效应晶体管具有不同的宽/长比。
9.如权利要求5所述的RF-DAC单元,其中:
所述合并器被连接到输出,
所述第一电流源被连接在所述合并器和所述第一开关之间,
所述第一开关被连接在所述第一电流源和参考电位之间,
所述第二电流源被连接在所述合并器和所述第二开关之间,以及
所述第二开关被连接在所述第二电流源和所述参考电位之间。
10.如权利要求5所述的RF-DAC单元,其中:
所述合并器被连接到输出,
所述第一开关被连接在所述合并器和所述第一电流源之间,
所述第一电流源被连接在所述第一开关和参考电位之间,
所述第二开关被连接在所述合并器和所述第二电流源之间,以及
所述第二电流源被连接在所述第二开关和所述参考电位之间。
11.如权利要求1所述的RF-DAC单元,进一步包括被配置成放大所述RF输出信号的功率放大器级。
12.如权利要求11所述的放大器电路,其中所述功率放大器级与所述一个或多个RF-DAC单元被集成在共同电路中,并且其中所述功率放大器级的输入被连接到所述一个或多个RF-DAC单元的输出,而在其之间不提供变压器
13.如权利要求11所述的放大器电路,其中所述功率放大器级与所述一个或多个RF-DAC单元由变压器磁耦合。
14.如权利要求1所述的RF-DAC单元,其中:
所述第一占空比大约是50%,
所述第二占空比大约是25%,以及
所述第二预定义值是所述第一预定义值的大约 倍。
15.一种RF-DAC单元,包括:
第一输出,被配置成输出第一RF输出信号;
第二输出,被配置成输出相对于所述第一RF输出信号移位了基本上半个LO周期的第二RF输出信号;
主单元,包括:
第一电流源和第二电流源,被配置成响应于得自数字基带信号的数字控制信号而被激励,并且当被激励时提供第一电流;以及
第一开关和第二开关,分别被连接在所述第一电流源与地之间以及所述第二电流源与地之间,并且被配置成分别响应于第一LO信号和移位了所述第一LO信号的基本上半个LO周期的第二LO信号而被激励,并且当被激励时,使所述第一电流源和第二电流源分别向所述第一输出和第二输出输出所述第一电流;以及
辅助单元,包括:
第三电流源和第四电流源,被配置成由所述数字控制信号激励,并且当被激励时,提供第二电流;以及
第三开关和第四开关,分别连接在所述第三电流源与地之间以及所述第四电流源与地之间,并且被配置成由第三LO信号和移位了所述第三LO信号的基本上半个LO周期的第四LO信号而被激励,所述第三LO信号和第四LO信号具有比所述第一LO信号和第二LO信号小的占空比,并且当被激励时,使所述第三电流源和第四电流源分别向所述第一输出和第二输出输出所述第二电流,
其中所述第一输出和第二输出被配置成把分别来自第一电流源和第三电流源以及来自第二电流源和第四电流源的所述第一电流和第二电流合成为第一RF输出信号以及第二RF输出信号。
16.如权利要求15所述的RF-DAC单元,其中所述第一电流和第二电流相同,或者其中所述第二电流小于或大于所述第一电流。
17.一种用于生成RF输出信号的方法,所述方法包括:
基于基带信号、第一信号和第二信号生成RF输出信号,
其中所述第一信号具有第一占空比并且在第一预定义幅值之间切换,以及其中所述第二信号具有比第一占空比小的第二占空比并且在第二预定义幅值之间切换。
18.如权利要求17所述的方法,其中所述第一预定义幅值和第二预定义幅值相同,或者其中所述第二预定义幅值小于或大于所述第一预定义幅值。
19.如权利要求17所述的方法,其中生成所述RF输出信号包括:
混合所述基带信号和所述第一信号以便获取第一上转换信号;
混合所述基带信号和所述第二信号以便获取第二上转换信号;以及
把所述第一上转换信号和第二上转换信号合并成所述RF输出信号。

说明书全文

用于提供RF输出信号的RF-DAC单元和方法

技术领域

[0001] 本公开涉及移动通信,并且更具体地涉及减少其中非期望的三次谐波的RF数模转换器(RF-DAC)。

背景技术

[0002] 在各种电路中,需要把存在于数字域中的输入信号转换至模拟域中以便进一步处理。例如,在无线发射器中,基带信息信号被从数字格式转换为模拟格式,并且同时使用一个或多个RF数模转换器(RF-DAC)进行上转换(up convert),所述一个或多个RF数模转换器之后是一个或多个功率放大器电路(PA电路),用于把具有所需功率的上述信号输送到天线。在这种电路中,上转换和放大所述基带信息信号可能导致谐波信号的产生,例如,可能导致基本频率上的RF信号劣化的高阶互调失真产物。发明内容
[0003] RF-DAC单元被配置成基于基带信号、第一信号以及第二信号生成RF输出信号,其中所述第一信号具有第一占空比并且在第一预定义幅值之间切换,以及其中所述第二信号具有比第一占空比小的第二占空比并且在第二预定义幅值之间切换。附图说明
[0004] 图1示出了示例性移动通信设备的框图
[0005] 图2示出了包括继之以单独功率放大器的小型信号RF-DAC(RF数模转换器)的电路的总体框图;
[0006] 图3示出了包括被合并到一个模中的RF-DAC和功率放大器的电路;
[0007] 图4图示了导致三次互调失真产物的H1,H3非线性交互作用;
[0008] 图5A-5B是用于在RF-DAC单位单元(unit cell)电路中实现三次谐波抑制/去除的电路结构的示意性表示;
[0009] 图6示出了用于功率DAC电路(与如图3中所示的功率DAC电路一样)的RF-DAC谐波抑制单位单元的示例;
[0010] 图7示出了用于RF-DAC电路的RF-DAC谐波抑制单位单元的另一示例;
[0011] 图8示出了倍频器电路的示例;以及
[0012] 图9示出了包括具有如以上相对于图5-7所描述的体系结构的多个RF-DAC单元的布置的示意性表示。

具体实施方式

[0013] 图1示出了示例性移动通信设备100的框图,所述移动通信设备100包括数字基带处理器102,以及耦合到所述基带处理器102和天线端口106的RF前端104。所述天线端口106被提供以允许把天线108连接至移动通信设备100。所述基带处理器102生成将经由天线108传送的信号,所述信号被转发(forward)至生成到天线端口106的传送信号输出的RF前端104以便经由所述天线108传送。所述RF前端104也可以经由天线端口106从天线108接收信号,并且把相应的信号提供到基带处理器102以便处理所述接收信号。在下文中进一步详细描述的所述装置和方法可以在基带处理器102中被实现,例如,在对数据信号进行操作以便生成到RF前端104的相应输入信号的处理器中,和/或在如用于基于从基带处理器接收的输入信号在天线端口106生成所述传送信号输出的极坐标发射器一样的RF前端104中。
[0014] 在一实施例中,移动通信设备100可以是便携移动通信设备并且可被配置成根据通信标准与其他通信设备(如移动通信网络的基站或其它移动通信设备)执行语音和/或数据通信。移动通信设备可以包括移动手持装置(诸如,移动电话或智能电话)、平板PC、宽带调制解调器、膝上型电脑、笔记本电脑、路由器、交换机、中继器(repeater)或PC。此外,移动通信设备100可以是通信网络的基站。
[0015] 图2示出了继之以功率放大器202的小型信号发射器(TX)200的框图。图2中图示的电路示出了借助于变压器220而磁耦合在一起的小型信号TX模块200和PA模块202。在RF电路(前端模块)结合了外部功率放大器的情形下,变压器220把小型信号发射器TX的差分输出转换为单端输出,并且把小型信号TX输出处的DC共模电位与功率放大器输入处的DC共模电位进行去耦合(例如,在收发器已经集成差分功率放大器的情形下)。另外,变压器220过滤出可能相当明显的较高LO谐波处的上转换基带信号(例如,在使用如用于快速低噪低失真转换的像LO信号这样的方波的情形下)。出现在功率放大器202输出的输出信号可以经由另一变压器222被耦合到天线204。
[0016] 图3示出了包括RF-DAC和功率放大器的电路,所述RF-DAC和功率放大器被合并到一个模块中,从而图3中示出的所述电路可以被称为功率DAC(PWR-DAC)。所述电路包括RF-DAC206和可以被耦合到天线204的共发共基放大器缓级207。用于控制RF-DAC单元206的信号可以基于来自基带处理器的信号而被提供,所述基带处理器可以在极坐标域操作,从而提供基带信号的振幅分量和相位分量作为输出。振幅分量形成用于相应的RF-DAC单元206的控制信号,在图3中,所述RF-DAC单元206中的多个这种单元可以被提供(例如,1024个)。然而,为清楚起见,图3中仅绘出单个单元206。进一步地,由基带处理器提供到本地振荡器源的相位分量被提供以便生成被提供到RF-DAC单元206的本地振荡器信号LO,/LO。
[0017] 在这个示例中,第一本地振荡器信号LO和第二本地振荡器信号/LO被移位基本上半个LO周期,这也可以被称为“互补”。
[0018] 在图3的电路中,RF-DAC单元206包括从基带处理器接收振幅信号的控制输入208a和208b,以及用于接收两个LO信号LO,/LO的控制输入214a和214b。进一步地,RF-DAC单元206包括用于接收偏置信号的偏置输入228。RF-DAC单元206包括第一逻辑块
230a和第二逻辑电路230b(例如,与)。与门230a从输入208a和214a接收信号,并且生成用于控制耦合在参考电位和RF-DAC单元206的第一输出216a之间的晶体管T1的输出信号。同样地,与门230b从输入208a和214b接收信号,并且生成用于控制耦合在第二输出216b和参考电位之间的晶体管T1’的输出信号。与门230a和230b进一步从偏置输入228接收偏置信号VBIAS。
[0019] 共发共基放大器缓冲级207包括三个级,每个级包括一对晶体管(例如,场效应晶体管)。共发共基放大器缓冲级207可以在第一级中包括两个晶体管T2和T2’、在第二级中包括晶体管T3和T3’、以及在第三级中包括晶体管T4和T4’。三个级中的第一晶体管T2到T4被串联连接在RF-DAC单元206的第一输出216a与共发共基放大器缓冲级207的第一输出218a之间,并且三个级中的第二晶体管T2’到T4’被串联连接在RF-DAC单元206的第二输出
216b与共发共基放大器缓冲级207的第二输出218b之间。相应的级接收控制信号VG2到VG4以便激励/去激励、或者选择相应的级,使得施加到共发共基放大器缓冲级207的信号由一个或多个级放大,以便在输出218a和218b提供相应放大的信号。共发共基放大器缓冲级207在其输出218a和218b提供差分RF输出信号。在所述共发共基放大器缓冲级207的输出218a和218b出现的差分输出信号经由变压器222被耦合到RF输出端224,所述RF输出端224可以被耦合到天线204。图3中示出的电路例如可以被用于另一发射器集成步骤,其中,RF-DAC电路和PA电路被合并到前述引用的一个模块中(功率-DAC模块)。
[0020] 图3中示出的电路例如可以被用于另一发射器集成步骤,其中,RF-DAC电路和PA电路被合并到前述引用的一个模块中(功率-DAC模块)。当与图2的体系结构相比时,图3的体系结构的一个突出的不同是缺少图2中(在220)示出的级间变压器。图3中示出的功率DAC体系结构将产生较高的谐波发射。输出变压器222和天线匹配滤波器(图2中未示出)可以把较高的LO谐波过滤到一定程度,然而,当与如图2示出的使用串叠的变压器
220,222的情形相比时,总的衰减较差。进一步地,从跨导器单元阵列(多个图3示出的功率放大器输入单位单元206)流向电压缓冲共发共基放大器电路207的RF电流具有强谐波含量。在大输出功率,共发共基放大器缓冲级207表现为确实的非线性方式(例如,共发共基放大器的相应晶体管在饱和区域和三极管区域之间切换),使得当信号进入共发共基放大器缓冲级207时,三次谐波H3将与基本谐波H1互调,从而生成将位于基本频率的三次互调失真产物IMD3,因此使由所述电路输出的合成RF信号的质量劣化(例如,增大的EVM-误差向量幅度)。
[0021] 图4图示了前述提及的导致三次互调失真产物的H1、H3非线性交互作用。RF-DAC作为在第一输入接收LO信号和在第二输入接收基带信号BB的混合器电路在图4中被示意性地示出(在201)。基带信号在图4中左手边底部示出,并且LO信号是如较上部分中示出的方波信号。此外,LO信号的基本频率fLO,以及LO信号的三次谐波和五次谐波也被示出。如可以从图4中看出的,借助于混合器201混合基带信号BB和LO信号产生将被提供到功率放大器202的输入信号,所述输入信号具有在基本频率(或fLO)的以及还在三次谐波3fLO的分量(如图4中间图的较低部分所示)。由于前述提及的功率放大器202在大输出功率的非线性表现,三次谐波可以与基本频率互调,使得三次互调失真产物的频率fIMD3等于本地振荡器信号的基本频率,即,三次谐波移位到基本频率fLO,从而使由功率放大器202提供的输出信号的质量劣化。
[0022] 在下文中,将描述装置和方法的示例,致于解决关于如上述相对于图4所论述的功率放大器的输出信号的劣化的问题,所述输出信号的劣化的问题是由于LO信号的基本频率与三次谐波互调而导致。
[0023] 以上描述的非期望的影响可以通过提供使三次谐波抑制的RF-DAC单位单元电路结构来减少或消除。通过在给定功率DAC电路的每个单位单元中实现该技术,包括功率放大器的整个电路可以被改进以便获得更好的性能。图5A和5B是用于在RF-DAC单位单元(unit cell)电路中实现三次谐波抑制的电路结构的示意性表示。图5A示出了RF-DAC单位单元300的第一表示。图5A中,非差分单元300图示了可用于下文中描述的示例的基本结构。单元300包括接收基带信号BBIN(例如,振幅信号)的输入308,并且进一步包括用于接收两个LO信号LO1(t)和LO2(t)的控制输入314和314’。单元300进一步包括两个混合器M1和M2、及合并器C。基带信号BBIN在第一混合器M1中与第一LO信号LO1(t)混合,在第二混合器M2中与第二LO信号LO2(t)混合。来自两个混合器M1和M2的输出信号被提供到输出(在输出316)RF输出信号RFOUT的合并器C。下文的示例中描述的方法是把在单元300的输入308接收的基带输入信号BBIN乘以多相LO信号LO1(t)和LO2(t),使得在输出316的合并信号基本上没有三次谐波或者具有至少基本上减少的三次谐波。这通过以下方式获得:提供具有第一占空比并且在第一预定义幅值之间切换的第一LO信号LO1(t),以及提供具有比第一占空比小的第二占空比并且在比第一预定义幅值大的第二预定义幅值之间切换的第二LO信号LO2(t)。在图5A所示的示例中,第一LO信号LO1(t)是方波信号,所述方波信号(在图5A的较上部分绘出)在幅值+1和-1之间切换并且具有50%的占空比。图5A示例中的具有第二占空比的第二LO信号LO2(t)(从图5的较下部分中的信号可以看出)关于第一LO信号LO1(t)移位45度,并且在所述值 和 之间切换并且具有25%的占空比。图5B示出了单个混合器M,它接收基带输入信号BBIN以及由图5(a)的LO信号LO1(t)和LO2(t)合并而得的合并LO信号LO(t)。
[0024] 在其它示例中,第一LO信号和第二LO信号可能具有不同的信号形状(例如,正弦形状)。LO信号可以在具有不同绝对值的第一振幅和第二振幅之间切换。此外,第一LO信号可以在逻辑高值和逻辑低值之间切换,并且第二LO信号可以在多个逻辑高值和多个逻辑低值之间切换。
[0025] 上述关于图5A和5B描述的示例可以被应用到RF-DAC(例如,功率DAC),从而支持按照前述方式使用主LO信号LO1(t)和辅助LO信号LO2(t)在极坐标域或者在笛卡尔坐标(IQ)域中调制输入信号。在极坐标域中,辅助的相移LO信号LO2(t)与主LO信号具有相同的相位调制。在笛卡尔坐标域中,辅助LO波形被生成用于同相的LO信号以及正交的LO信号。
[0026] 上述关于图5A和5B的示例所描述的方法是有益的,因为其产生了更好的(即,更低的)传送信号的EVM(由于减少了H1-H3的非线性交互作用),并且此外还减少了谐波发射。通过把关于图5A和5B所描述的方法应用到所有RF-DAC单位单元中,可以生成具有减少的三次谐波含量的RF信号,使得当与关于图2和图3所描述的示例相比时,整个电路可以获得到更好的EVM以及减少的谐波发射,而不用管输出功率的平,即使其达到了最大指定输出功率。
[0027] 在下文中,将进一步具体描述用于实现关于图5A和5B所描述的方法的示例。
[0028] 图6示出了RF-DAC谐波抑制单位单元300的示例。图6中,再次为了清楚起见,仅单个单元300被绘出。然而,在其它实现中,提供多个这种单元(例如,1024个单元)可能是令人期望的,所述这种单元也关于图3在上文中被提及。图6示出了包括耦合到共发共基放大器缓冲级207的单个举元300的体系结构,所述共发共基放大器缓冲级207与关于图3所描述的功率放大器具有相同的结构。
[0029] 单元300包括主部分“MAIN”和辅助部分“AUX”。主部分包括在图6所描述的示例中由在输入328接收的偏置信号控制的场效应晶体管形成的两个电流源Ia和Ib。在图6所示的示例中,形成电流源Ia和Ib的所述两个场效应晶体管具有相同的W/L比(信道宽度/信道长度),从而当由控制信号328激励时,在它们的输出端提供相同的电流。所述主部分进一步包括两个开关Sa和Sb,,它们在图6所描述的示例中也由在控制输入314a和
314b处接收的两个控制信号控制的场效应晶体管形成的。更具体地,开关Sa由第一LO信号LO1+(t)控制,并且第二开关Sb由第二LO信号LO1-(t)控制,其中当与第一LO信号LO1+(t)相比时,所述第二LO信号LO1-(t)是在时间上移位了基本半个LO周期的信号。第一开关Sa连接在第一电流源Ia和参考电位之间,并且第二开关Sb连接在第二电流源Ib和参考电位(例如,地)之间。第一电流源Ia连接在第一合并器C1和开关Sa之间,并且第二电流源Ib连接在第二合并器C2和第二开关Sb之间。合并器C1和合并器C2连接到单元300的第一输出316a和第二输出316b。
[0030] 图6中所示的示例性体系结构的辅助部分与主部分基本上具有相同的结构(除了开关Sa’和开关Sb’由第一辅助LO信号LO2+(t)和第二辅助LO信号LO2-(t)控制之外)。进一步地,电流源Ia’和Ib’当其被激励时提供更大的电流(例如,是由主部分电流源Ia和Ib提供电流的1.41倍的电流)。这可以通过下述方式获得:提供由与主电流源的场效应晶体管相对应的场效应晶体管形成的辅助电流源Ia’和Ib’(除了不同的信道宽度与信道长度比,这个实施例中的信道宽度与信道长度比是在主部分中使用的MOSFET的所述比的1.41倍(也可参见图6的标记))。在辅助部分中,第一辅助电流源Ia’连接在第一合并器C1和第一辅助开关Sa’之间,开关Sa’又连接到参考电位,并且从施加第一辅助LO信号LO2+(t)的输入314a’接收其控制信号。第二辅助电流源Ib’连接在第二合并器C2和第二辅助开关Sb’之间,开关Sb’又连接到参考电位,并且在其控制门处从控制输入314b’接收第二辅助LO信号LO2-(t)。
[0031] 合并器C1和C2合并来自单元100的主部分和辅助部分的信号,更具体地,合并器C1合并由来自主部分和辅助部分的第一电流源Ia和Ia’提供的信号,其中合并器C2合并来自主部分和辅助部分的第二电流源Ib和Ib’的信号,并且把在输出316a和316b的合并信号提供到共发共基放大器缓冲级207。
[0032] 图6中描述的体系结构基于开关跨导器概念,其中LO开关Sa、Sa’、Sb、Sb’被放置在电流源Ia、Ia’、Ib和Ib’的下方。所述体系结构的下述方式的实现是有益的:使用使快速开关设备实现为低压晶体管并且更好地避免大输出电压摆幅所带来影响的超低亚微米技术,从而确保了更长的寿命。
[0033] 图7示出了谐波抑制单位单元300’的另一示例。关于图6已被描述的元件具有关联的相同附图标记,并且将不会被再次描述。
[0034] 当与图6相比时,图7的体系结构利用了RF-DAC(与关于图2描述的RF-DAC相似)。不同于图6,在图7的体系结构中,单元300的主部分和辅助部分的开关Sa、Sa’、Sb、Sb’被耦合在合并器C1和C2、以及电流源之间。在图7的体系结构中,主部分包括单个电流源I,所述电流源I提供电流IDC,并且经由基于在输入308提供的数字控制信号EN而被控制的另一开关S耦合到两个开关Sa和Sb。以相似的方式,辅助部分包括单个电流源I’,所述电流源I’提供的电流是主部分中的电流源I的电流的1.41倍(如图7中的标记指示)。借助于由施加在控制输入308’的控制信号EN控制的开关S’,所述电流源被选择性地耦合到辅助部分的开关。借助于在主部分中的开关Sa和Sb,形成混合器单元310,以及,同样地,借助于辅助部分中的开关Sa’和Sb’,形成辅助混合器单元310’。
[0035] 图7中,与其他图相同,电流源I和I’可以由相应的电流源提供,所述电流源具有按相对于彼此大约1.41倍标定的宽/长比。电流源I和I’两者由使能数字控制信号EN激励。第一电流源I的输出电流被供给到由开关Sa和Sb形成并且由50%占空比的LO信号控制的上转换混合器310。较大的第二电流源I’的输出电流被供给到由开关Sa’和Sb’形成并且由25%占空比的LO信号控制的第二上转换混合器310’上转换的差分信号被在合并器C1和C2处合并,并且被供给到共发共基放大器缓冲级207。
[0036] 为了实现以上描述的谐波抑制RF-DAC电路,需要多个LO信号(例如,生成八个相位LO信号用于发射器中使用的低带频以及发射器中使用的高带频)。当发射器包括电压或数控振荡器在四倍的低带发射频率工作的相环时,低带中的八个相位LO信号的生成可以使用简单数字逻辑电路而容易地实现。对于高带LO频率,使用合适的倍频器把VCO或DCO频率倍频将是必要的。图8示出了用于这种倍频器的示例。在输入400,倍频器电路接收LO信号(例如,在图8的左手边所绘出的)。所述电路包括XOR(异或)门402,所述XOR门402在第一输入接收LO信号,并且在第二输入接收所述LO信号的延迟版本。LO信号的延迟版本通过把来自输入400的LO信号经由延迟元件404施加到XOR门402的第二输入而生成。在XOR门402输出的波形fLO’在图8的中间部分被绘出,并且经由倒相器406被施加到信号整形器408以便再次恢复信号的50%占空比。在图8的示例中,信号整形器基于简单的延迟锁相环,所述延迟锁相环包括具有由来自比较器412的控制信号输出所控制的结构的放大器410(例如,图8的较上部分所示),所述比较器412把来自放大器410的延迟的并且低通滤波的输出信号与参考电压VDD/2相比较。由延迟元件414延迟的放大器410的输出在图8的右手边以2fLO示出。
[0037] 在以上描述中,仅描述了单个RF-DAC单元300,300’。如以上所提及的,可提供多个这种RF-DAC(例如,提供1024个这种单元)。图9示出了包括具有如以上关于图5-7所描述的体系结构的多个RF-DAC举元的结构的示意性表示。图9示出的电路体系结构包括共发共基放大器缓冲级207和包括多个RF-DAC单元300、300’的矩阵240。所述矩阵240包括适合的解码器电路以便选择一个或多个RF-DAC单元。进一步地,基带处理器250以下述方式被示出:在数字域中操作并在极坐标域中提供基带信号(在图9所示的示例中),以及把振幅信号提供到矩阵240并且把相位信号提供到生成如上文中进一步描述的用于上部分和辅助部分的相应LO信号的LO电路260。所述的体系结构还可以用于IQ域中操作的基带处理器。
[0038] 上面的示例已被基于LO信号所描述,主LO信号和辅助LO信号具有不同的幅值(例如,辅助LO信号的幅值大于辅助LO信号的幅值)。依据可替代的示例,用于主LO信号的幅值和用于辅助LO信号的幅值可以基本上相等。例如,以上提及的主路径和辅助路径可以提供仅仅占空比不同的相同振幅。尽管正弦波的近似值在那种情形下可能较差(当与大约141的振幅比的情形相比时),但是对于一些应用可能仍然令人满意。
[0039] 尽管一些示例以装置为背景进行描述,但清楚的是这些示例也表示相应方法的描述,其中模块或设备相应于方法的步骤或方法步骤的特征。相似的,以方法步骤为背景描述的示例也表示相应装置的对应模块或项目或特征的描述。一些或所有的方法步骤可以由(或使用)硬件装置(如微处理器、可编程计算机、或电子电路)来加以执行。某个或多个最重要的方法步骤可以由这种装置执行。
[0040] 以上的描述仅仅是示例性的,并且应当理解的是:上述结构的修改和变型以及此处所描述的细节对本领域其它人员是显然的。因此,其意图仅由后续的权利要求的范围限定,而不是由借助于上述描述和解释所给出的特定细节限定。
QQ群二维码
意见反馈