集成电路、液晶显示(LCD)驱动器以及系统 |
|||||||
| 申请号 | CN201010250133.6 | 申请日 | 2010-08-06 | 公开(公告)号 | CN101996598B | 公开(公告)日 | 2013-01-23 |
| 申请人 | 台湾积体电路制造股份有限公司; | 发明人 | 涂能平; 薛福隆; 刘醇明; 王一飞; | ||||
| 摘要 | 一种包括 数模转换 器(DAC) 电路 的集成电路，DAC电路包括至少一个第一 沟道 型DAC和至少一个第二沟道型DAC。该集成电路包括多个 采样 保持(S/H)电路。每个S/H电路都与一个DAC电路连接。S/H电路能够从DAC电路接收 信号 并将信号并行输出。本 发明 还公开了 液晶 显示 驱动器 以及系统。 | ||||||
| 权利要求 | 1.一种集成电路，包括： |
||||||
| 说明书全文 | 集成电路、液晶显示(LCD)驱动器以及系统[0001] 相关申请的交叉参考 [0002] 本申请要求于2009年8月7日提交的美国临时专利申请第61/232,220号的优先权，其全部内容结合与此作为参考。本申请涉及共同拥有受让的TSMC2009-0331，由此为了所有目的将其引入本文作为参考。 技术领域背景技术[0004] 半导体器件的应用可以使用功率器件，诸如液晶显示(LCD)驱动器。LCD驱动器可以在高电压下操作以驱动LCD的像素，也可以在低电压下操作以运行相关的逻辑电路。LCD显示驱动器可通过通道输出多个信号以驱动LCD的点或像素，从而实现期望的彩色分辨率显示和期望的图像移动速度。 发明内容[0005] 为了克服现有技术中的缺陷，根据本发明的一个方面，提供了一种集成电路，包括：数模转换器(DAC)电路，包括至少一个第一沟道型数模转换器(DAC)和至少一个第二沟道型DAC；以及多个采样保持(S/H)电路，每个S/H电路都与DAC电路连接，S/H电路能够从DAC电路接收信号并将信号并行输出。 [0006] 在该集成电路中，至少一个第一沟道型DAC的数量是至少一个第二沟道型DAC的数量的两倍。 [0007] 在该集成电路中，至少一个第一沟道型DAC和至少一个第二沟道DAC的总数为3n，n是1到约26之间的整数。 [0008] 在该集成电路中，集成电路不包括保持寄存器。 [0009] 在该集成电路中，每个S/H电路均包括：第一模拟开关；第一电容器，连接至第一模拟开关，其中，第一电容器能够存储来自DAC电路的第一信号；以及第二模拟开关，其中第二模拟开关能够接收第一控制信号，第一控制信号用于接通第二模拟开关以输出存储在第一电容器中的第一信号。 [0010] 在该集成电路中，每个S/H电路还包括：第三模拟开关；第二电容器，与第三模拟开关连接，其中，第二电容器能够存储来自DAC电路的第二信号；以及第四模拟开关，其中第四模拟开关能够接收第二控制信号，第二控制信号用于接通第四模拟开关以输出存储在第二电容器中的第二信号。 [0011] 在该集成电路中，每个S/H电路均包括：第一模拟开关；以及第一电容器，与第一模拟开关连接，其中第一电容器能够存储来自DAC电路的第一信号，第一电容器与第一输出缓冲器连接，第一控制信号能够接通第一输出缓冲器，以输出存储在第一电容器中的第一信号。 [0012] 在该集成电路中，每个S/H电路还包括：第二模拟开关；以及第二电容器，与第二模拟开关连接，其中，第二电容器能够存储来自DAC电路的第二信号，第二电容器与第二输出缓冲器连接，第二控制信号能够接通第二输出缓冲器，以输出存储在第二电容器中的第二信号。 [0013] 在该集成电路中，还包括：第一输出缓冲器，与一个S/H电路相连接，其中，每个S/H电路均包括：第一模拟开关；和第一电容器，设置在第一模拟开关和第一输出缓冲器之间，其中第一个电容器能够存储来自DAC电路的第一信号；以及第二模拟开关，与第一输出缓冲器连接，其中，第二模拟开关能够接收第一控制信号，以输出存储在第一电容器中的第一信号。 [0014] 在该集成电路中，还包括：第二输出缓冲器，与一个S/H电路连接，其中，每个S/H电路还包括：第三模拟开关；和第二电容器，设置在第三模拟开关和第二输出缓冲器之间，其中，第二电容器能够存储来自DAC电路的第二信号；以及第四模拟开关，与第二输出缓冲器连接，其中，第四模拟开关能够接收第二控制信号，以输出存储在第二电容器中的第二信号。 [0015] 根据本发明的另一方面，还公开了一种系统，包括：处理器；以及集成电路，与处理器连接，集成电路包括：数模转换器(DAC)电路，包括至少一个第一沟道型数模转换器(DAC)和至少一个第二沟道型DAC；以及多个采样保持(S/H)电路，每个S/H电路都与DAC电路连接，S/H电路能够从DAC电路接收信号并将信号并行输出。 [0016] 在该系统中，至少一个第一沟道型DAC的数量是至少一个第二沟道型DAC的数量的两倍。 [0017] 在该系统中，至少一个第一沟道型DAC和至少一个第二沟道DAC的总数为3n，n是1到约26之间的整数。 [0018] 在该系统中，集成电路不包括保持寄存器。 [0019] 在该系统中，每个S/H电路都包括：第一模拟开关；第一电容器，连接至第一模拟开关，其中，第一电容器能够存储来自DAC电路的第一信号；以及第二模拟开关，其中第二模拟开关能够接收第一控制信号，第一控制信号用于接通第二模拟开关以输出存储在第一电容器中的第一信号。 [0020] 在该系统中，每个S/H电路还包括：第三模拟开关；第二电容器，与第三模拟开关连接，其中，第二电容器能够存储来自DAC电路的第二信号；以及第四模拟开关，其中第四模拟开关能够接收第二控制信号，第二控制信号用于接通第四模拟开关以输出存储在第二电容器中的第二信号。 [0021] 在该系统中，每个S/H电路都包括：第一模拟开关；以及第一电容器，与第一模拟开关连接，其中第一个电容器能够存储来自DAC电路的第一信号，第一电容器与第一输出缓冲器连接，第一控制信号能够接通第一输出缓冲器，以输出存储在第一电容器中的第一信号。 [0022] 在该系统中，每个S/H电路还包括：第二模拟开关；以及第二电容器，与第二模拟开关连接，其中，第二电容器能够存储来自DAC电路的第二信号，第二电容器与第二输出缓冲器连接，第二控制信号能够接通第二输出缓冲器，以输出存储在第二电容器中的第二信号。 [0023] 在该系统中，集成电路还包括：第一输出缓冲器，与一个S/H电路相连接，其中，每个S/H电路均包括：第一模拟开关；和第一电容器，设置在第一模拟开关和第一输出缓冲器之间，其中第一电容器能够存储来自DAC电路的第一信号；以及第二模拟开关，与第一输出缓冲器连接，其中，第二模拟开关能够接收第一控制信号，以输出存储在第一电容器中的第一信号。 [0024] 在该系统中，集成电路还包括：第二输出缓冲器，与一个S/H电路连接，其中，每个S/H电路还包括：第三模拟开关；和第二电容器，设置在第三模拟开关和第二输出缓冲器之间，其中，第二电容器能够存储来自DAC电路的第二信号；以及第四模拟开关，与第二输出缓冲器连接，其中，第四模拟开关能够接收第二控制信号，以输出存储在第二电容器中的第二信号。附图说明 [0025] 根据以下结合附图的详细描述可以最好地理解本发明。需要强调的是，根据工业中的标准实践，各种不同部件没有按比例绘制，并且只是用于图示的目的。实际上，为了使论述清晰，可以任意增加或减小各种部件的数量和尺寸。 [0026] 图1是示出示例性集成电路的示意图。 [0027] 图2是示出与基准电压发生器连接的示例性10位分辨率数模转换器(DAC)的示意图。 [0028] 图3是示出另一个具有10位分辨率的示例性DAC的示意图。 [0029] 图4是示出示例性采样保持(S/H)电路的示意图。 [0030] 图5是示出示例性双采样保持(S/H)电路的示意图。 [0031] 图6是示出另一个与输出缓冲器连接的示例性S/H电路的示意图。 [0032] 图7是示出另一个与输出缓冲器连接的示例性双S/H电路的示意图。 [0033] 图8是示出与输出缓冲器连接的示例性S/H电路的示意图。 [0034] 图9是示出与输出缓冲器连接的示例性双S/H电路的示意图。 [0035] 图10是示出另一个示例性集成电路的示意图。 [0036] 图11是示出包括与处理器连接的示例性集成电路的系统的示意图。 具体实施方式[0037] 对于具有720条通道的传统液晶显示(LCD)驱动器，传统的LCD驱动器使用720个数模转换器(DAC)来将数字信号转换为模拟信号。每个DAC都与一条通道相连。模拟信号被输出至LCD的点，通过数字信号显示图像。LCD的每三个点都可组成一个像素，包括红光点、绿光点和蓝光点。 [0038] 已经发现，传统LCD驱动器的720个DAC约占LCD驱动器30％的芯片面积。如果DAC的位分辨率增加，则DAC的面积会异常地扩展。例如，10位分辨率DAC的面积大约是8位分辨率DAC的面积的4倍。由此可知，为了达到高分辨率，10位分辨率DAC会比8位分辨率DAC耗费更大的LCD驱动器的面积。 [0039] 基于以上所述，期望集成电路、液晶显示(LCD)驱动器和系统。 [0040] 应该理解，以下公开内容提供了许多用于实施所公开的不同特征的不同实施例或实例。以下描述组件和配置的具体实例以简化本发明。当然，这仅仅是实例，并不是用于限制本发明。另外，本公开的内容可以在不同实例中重复参考标号和/或字母。这种重复是为了简化和清晰的目的，并且没有在本质上表示各个实施例和/或所讨论配置之间的关系。此外，在以下的本发明中的将一个部件形成在另一部件上、与另一部件连接和/或耦合可以包括部件被形成为直接接触的实施例，还可以包括其它部件形成为置于部件之间(诸如，部件不直接接触)的实施例。另外，空间相对位置的术语，例如“下方”、“上方”、“水平”、“垂直”、“在...之上”、“在...之下”、“向上”、“向下”、“顶部”、“底部”等及其派生词(例如，“水平地”、“向下地”、“向上地”等)用于使本发明内容中的一个部件与另一个部件的关系变得简明。空间相对位置的术语覆盖了包括部件的器件的不同定向。 [0041] 图1是示出示例性集成电路的示意图。集成电路100可包括驱动器，例如，LCD驱动器、LCD监控驱动器、LCD显示驱动器、LCD逆变器、超扭曲气动(STN)驱动器和/或其他驱动器。对于使用具有N条通道的LCD驱动器的实施例来说，集成电路100可包括数模转换器(DAC)电路101。该DAC电路101可包括至少一个第一沟道型数模转换器(DAC)(例如，N沟道型DAC(NDAC)101a和101c)以及至少一个第二沟道型DAC(例如，P沟道型DAC(PDAC)101b)。DAC电路101可以将数字信号(例如，二进制数字信号)转换为模拟信号。应该注意，上述DAC的沟道类型仅仅是示例性的。在实施例中，第一沟道型DAC可以是PDAC，而第二沟道型DAC可以是NDAC。 [0042] 参照图1，集成电路100可包括多个采集保持(S/H)电路105。每个S/H电路105都可以与NDAC 101a和101c以及PDAC 101b中的一个连接。S/H电路105可以接收来自NDAC 101a和101c以及PDAC 101b的信号，并将这些信号并行输出。在使用具有N个通道的LCD驱动器的实施例中，S/H电路105可包括N个S/H电路。每个S/H电路105都可以 与其相对应的通道连接。 [0043] 如上所述，传统的具有N条通道(例如，720条通道)的LCD驱动器使用720个DAC来将数字信号转换为模拟信号。720个DAC会占据传统LCD驱动器大约30％的芯片面积。 [0044] 不同于传统的LCD驱动器，集成电路100可以仅使用3个DAC(即，NDAC 101a、101c和PDAC 101b)来将数字信号转换为模拟信号。从NDAC101a和101c以及PDAC 101b输出的信号可以被S/H电路105所保持。至少有一个控制信号可以触发S/H电路105输出来自NDAC 101a、101c和PDAC 101b的信号。由于只有3个DAC被用于将数字信号转换为模拟信号，所以集成电路100的芯片面积可以被如愿减小。 [0045] 注意，上述图1中的DAC电路101的NDAC 101a、101c和PDAC 101b的数量仅仅是示例性的。在实施例中，DAC电路101的DAC数量可以是3n，其中n是1至约26之间的整数。DAC电路101中的DAC越多，集成电路100可以达到的速度就越高。 [0046] 在实施例中，集成电路100可包括与DAC电路101连接的基准电压发生器103。该基准电压发生器103可以向DAC电路101提供各种电压电平来作为基准电压。在使用10位分辨率DAC的实施例中，基准电压发生器103可提供210或1024个电压电平。 [0047] 在使用LCD驱动器的实施例中，集成电路100可包括移位寄存器110、数据锁存器113、采样寄存器115、保持寄存器120、电平位移器125和输出缓冲器150。数据锁存器113可与采样寄存器115连接。移位寄存器110可以被配置为移动输入信号(未示出)的起始脉冲。采样寄存器115可被配置为对来自移位寄存器110的移位信号进行采样。保持寄存器120可被配置为保持来自采样寄存器115的采样信号。电平位移器125可被配置为移动从保持寄存器120输出的信号的电压电平，并将信号输出至DAC电路101。DAC电路101可将数字信号转换为模拟信号并输出至S/H电路105。S/H电路105可将模拟信号输出至输出缓冲器150。输出缓冲器150可输出模拟信号Y1-YN以驱动LCD的点和/或像素。注意，上面结合图1描述的移位寄存器110、数据锁存器113、采样寄存器115、保持寄存器120、电平位移器125和输出缓冲器150的布置和/或使用仅仅是示例性的。本发明的范围不限于此。还应当注意，集成电路100可包括在共同拥有受让的TSMC2009-0331中描述的至少一个解码器和至少一个DAC，由此为了所有目的将其引入本文作为参考。 [0048] 图2是示出与基准电压发生器连接的示例性10位分辨率DAC的示意图。在图2中，10位分辨率DAC 201可包括至少一个输入端(例如，10个输入端)，以接收10位二进制数字信号D0-D9。DAC 201可以与NDAC101a和101c以及PDAC 101b中的一个相似。DAC201可接收由基准电压发生器203提供的1024个电压电平。DAC 201可包括多个开关(未进行标号)。每个开关都可以被10位二进制数字信号D0-D9中的一个位所控制。每个10位二进制数字信号都可以接通10个开关，从而将1024个电压电平中的一个连接至DAC 201的输出端。 [0049] 图3是示出另一个具有10位分辨率的示例性DAC的示意图。在图3中，DAC 301可包括多行串联的晶体管。DAC 301可以与上面参照图1描述的NDAC 101a和101c中的一个类似。对于使用10位分辨率DAC的实施例，DAC 301具有1024行串联晶体管。每一行的串联晶体管都可以具有10个串联连接的晶体管。每行10个串联晶体管可以接收一个电压电平。DAC 301可以接收10位二进制信号D0-D9。10个晶体管的每一个栅极都可以接收10位二进制信号D0-D9中的一位。10位二进制信号D0-D9可以导通1024行10个串联晶体管中的一行，使得1024个电压电平中的一个可被输出至DAC 301的输出端。注意，图 3所示的N沟道晶体管可用P沟道晶体管代替，以形成与PDAC 101b类似的PDAC。 [0050] 注意，上面结合图2至图3描述的DAC 201和301仅仅是示例性的。可以使用任何类型的DAC，例如，过采样型DAC、内插型DAC、Δ-∑型DAC、R-2R型DAC、温度编码型DAC、混合型DAC、分段型DAC或者任何能够将数字信号转换成模拟信号的DAC。 [0051] 图4是示出示例性采样保持(S/H)电路的示意图。S/H电路405可以与S/H电路105中的一个类似。在图4中，S/H电路405可以设置在缓冲器402和输出缓冲器405之 间。缓冲器402的输入端402a可以与DAC(例如，NDAC 101a和101c以及PDAC 101b(如 图1所示)中的一个)相连。输出缓冲器450可以与输出缓冲器150类似。 [0052] 参考图4，S/H电路405可包括模拟开关410、420和电容器415。电容器415可被设置在模拟开关410和420之间。例如，模拟开关410可以接收用于对来自DAC的信号进行采样的采样信号SN和采样条信号(samplebar signal)SNB。电容415可存储通过模拟开关410从DAC采样的信号。模拟开关420可以接收至少一个控制信号(例如，选通信号STB和选通条信号(strobe bar signal)STBB)，用于接通模拟开关420来将存储在电容器415中的信号输出至输出缓冲器450。 [0053] 在实施例中，S/H电路405可包括虚拟模拟开关430和440。虚拟模拟开关430可以与模拟开关410的输出端相连。虚拟模拟开关440可以与模拟开关420的输出端相连。虚拟模拟开关430和440可被配置成在模拟开关410和420的转换期间，理想地分别降低模拟开关410和420的电荷注入和/或时钟馈通。 [0054] 图5是示出示例性双采样保持(S/H)电路的示意图。图5中与图4中相同的元件的参考标号都增加了100。在图5中，S/H电路505可包括模拟开关510、520、550、560以及电容器515、555。电容器515和555可以被分别设置在模拟开关510和520之间以及模拟开关550和560之间。 [0055] 例如，模拟开关510可接收用于对来自DAC的第一信号进行采样的采样信号SN和采样条信号SNB。电容器515可存储来自DAC的第一被采样信号。模拟开关520可接收至少一个第一控制信号(例如，选通信号STB1和选通条信号STBB1)以接通模拟开关520来输出在电容器515中存储的第一信号。例如，模拟开关550可接收用于对来自DAC的第二信号进行采样的采样信号SM和采样条信号SMB。电容器555可存储来自DAC的第二被采样信号。模拟开关560可接收至少一个第二控制信号(例如，选通信号STB2和选通条信号STBB2)以接通模拟开关560来输出在电容器555中存储的第二信号。在实施例中，在模拟开关520接通来输出存储在电容器515中的第一信号的同时，模拟开关560可以断开。模拟开关550可以接通，对来自DAC、可存储在电容器555中的第二信号进行采样。在实施例中，S/H电路505可以被称为双S/H电路。双S/H电路可具有良好的提高的运行速度。 [0056] 在实施例中，晶体管590可被设置在输出缓冲器550的输入端和地电压或电源电压VSS之间。晶体管590可被配置为接收控制信号R1。在模拟开关520输出在电容器515之中存储的第一信号之后且在模拟开关560输出在电容器555中存储的第二信号之前，控制信号R1可以导通晶体管590，以将输出缓冲器550的输入端连接至地电压或电源电压VSS。这种连接可以重置和/或清除输出缓冲器550的输入端的电压电平。 [0057] 在实施例中，S/H电路505可包括虚拟模拟开关530、540、570和580。虚拟模拟开关530、540、570和580可分别被配置为在模拟开关510、520、550和560的转换期间理想地减小模拟开关510、520、550和560的电荷注入和/或时钟馈通。 [0058] 图6是示出另一个与输出缓冲器连接的示例性S/H电路的示意图。图6中与图4中相同的元件的参考标号都增加了200。在图6中，控制信号(例如，选通信号STB)可以触发输出缓冲器650以输出在电容器615中存储的信号。在实施例中，选通信号STB可以闭合开关(未标号)，将输出缓冲器650连接至电源电压Vsup，以释放在电容器615中存储的信号。 [0059] 图7是示出另一个与输出缓冲器连接的示例性双S/H电路的示意图。图7中与图5中相同的元件的参考标号都增加了200。在图7中，控制信号(例如，选通信号STB1和STB2)可以触发输出缓冲器750a和750b以分别输出在电容器715和755中存储的信号。在实施例中，每个选通信号STB1和STB2都可以闭合一个开关(未标号)，将输出缓冲器750a和750b连接至电源电压Vsup，以分别释放在电容器715和755中存储的信号。 [0060] 在实施例中，模拟开关710可接收用于对来自DAC的第一信号进行采样的至少一个采样信号(例如，采样信号SN和采样条信号SNB)。电容器715可存储来自DAC的第一被采样信号。模拟开关750可接收用于对来自DAC的第二信号进行采样的至少一个采样信号(例如，采样信号SM和采样条信号SMB)。电容器755可存储来自DAC的第二被采样信号。在与输出缓冲器750a连接的开关闭合以通过输出缓冲器750a输出存储在电容器715中的第一信号时，与输出缓冲器750b连接的开关断开。在输出存储在电容器715中的第一信号的同时，存储在电容器755中的第二信号可以被保持。可以良好地提升S/H电路705的运行速度。 [0061] 图8是示出与输出缓冲器连接的示例性S/H电路的示意图。图8中与图4中相同的元件的参考标号都增加了400。在图8中，输出缓冲器850a可被设置在S/H电路805和模拟开关820之间。模拟开关810可接收用于对来自DAC的信号进行采样的至少一个采样信号(例如，采样信号SN和采样条信号SNB)。电容器815可存储来自DAC的被采样信号。模拟开关820可接收至少一个控制信号(例如，选通信号STB和选通条信号STBB)，以接通模拟开关820来通过输出放大器850a输出在电容器815中存储的信号。 [0062] 图9是示出与输出缓冲器连接的示例性双S/H电路的示意图。图9中与图5中相同的元件的参考标号都增加了400。在实施例中，模拟开关910可接收用于对来自DAC的第一信号进行采样的至少一个采样信号(例如，采样信号SN和采样条信号SNB)。电容器915可存储来自DAC的第一被采样信号。模拟开关950可接收用于对来自DAC的第二信号进行采样的至少一个采样信号(例如，采样信号SM和采样条信号SMB)。电容器955可存储来自DAC的第二被采样信号。在接通模拟开关920以通过输出缓冲器950a输出在电容器915中存储的第一信号的同时，模拟开关960断开。在输出存储在电容器915中的第一信号的同时，存储在电容器955中的第二信号可以被保持。 [0063] 图10是示出另一个示例性集成电路的示意图。图10中与图1中相同的元件的参考标号都增加了900。注意，S/H电路1005可以保持来自DAC电路1001的信号，使得这些信号可通过输出缓冲器1050并行输出。集成电路1000可以不包括与上面结合图1描述的保持寄存器120相同的保持寄存器。 [0064] 图11是示出包括与处理器连接的示例性集成电路的系统的示意图。在图11中，系统1100可包括与集成电路1110连接的处理器1101。处理器1101能够控制集成电路1110。在实施例中，处理器1101可以是处理单元、中央处理单元、数字信号处理器或其他适合的处理器。集成电路1110可以与上面结合图1和图10描述的集成电路100和1000相 类似。 [0066] 在实施例中，处理器1101和集成电路1110可以与印刷线路板或印刷电路板(PCB)物理连接以及电连接，以形成电子组件。电子组件可以是诸如计算机、无线通信设备、计算机相关外部设备、娱乐设备等的电子系统的一部分。 |
||||||
QQ群二维码
意见反馈
意见反馈