디지털 아날로그 컨버터

디지털 아날로그 컨버터{Digital to Analog Converter}

본 발명은 반도체 집적 회로에 관한 것으로, 보다 구체적으로는 디지털 아날로그 컨버터에 관한 것이다.

디지털 아날로그 컨버터는 디지털 코드를 입력 받아, 디지털 코드의 코드 값에 대응하는 전압 레벨 또는 전류량을 갖는 출력 신호를 생성한다. 즉, 디지털 아날로그 컨버터는 디지털 신호를 아날로그 신호로 변환하도록 구성된다.

반도체 집적 회로가 소형화 및 저전력화되면서, 디지털 아날로그 컨버터 또한 소형화 및 저전력화되도록 설계되고 있다.

소형화 및 저전력화 설계된 디지털 아날로그 컨버터는 입력되는 디지털 코드의 코드 값 변화에 따라 턴온 및 턴오프를 반복하는 스위치로 인하여 신호 라인들 간의 커플링 현상이 발생하고, 커플링 현상은 디지털 아날로그 컨버터의 오동작을 유발시킬 수 있다.

본 발명은 오동작 발생 가능성을 감소시킨 디지털 아날로그 컨버터를 제공하기 위한 것이다.

본 발명의 실시예에 따른 디지털 아날로그 컨버터는 기준 전압을 생성하는 기준 전압 생성부; 및 디지털 코드에 응답하여 활성화되는 개수가 결정되는 복수개의 단위 변환부를 포함하고, 활성화된 단위 변환부는 상기 기준 전압의 전압 레벨에 대응하는 전압 레벨로 제어 노드를 구동하고, 비활성화된 단위 변환부는 상기 제어 노드를 접지 전압보다 높은 설정된 전압 레벨로 유지시키는 것을 특징으로 한다.

본 발명의 다른 실시예에 따른 디지털 아날로그 컨버터는 복수개의 단위 변환부를 포함하고, 상기 복수개의 단위 변환부는 디지털 코드에 응답하여 출력 노드와 연결되는 개수가 결정되며, 상기 복수개의 단위 변환부 중 상기 출력 노드와 연결된 단위 변환부 각각은 기준 전압의 전압 레벨에 대응하는 전압 레벨로 제어 노드를 구동하고, 상기 제어 노드와 상기 출력 노드를 연결시키고, 상기 복수개의 단위 변환부 중 상기 출력 노드와 연결되지 않는 단위 변환부 각각은 상기 제어 노드의 전압 레벨을 접지 전압의 전압 레벨보다 높은 전압 레벨로 유지시키는 것을 특징으로 한다.

본 발명에 따른 디지털 아날로그 컨버터는 오동작 가능성을 줄여, 디지털 아날로그 컨버터를 이용하는 반도체 집적 회로의 신뢰성을 향상시킬 수 있다.

도 1은 본 발명의 실시예에 따른 디지털 아날로그 컨버터의 구성도,
도 2는 도 1의 제 1 단위 변환부의 구성도이다.

본 발명의 실시예에 따른 디지털 아날로그 컨버터는 도 1에 도시된 바와 같이, 기준 전압 생성부(100), 및 제 1 내지 제 3 단위 변환부(200, 300, 400)를 포함한다.

상기 기준 전압 생성부(100)는 기준 전압(Vref)을 생성한다.

상기 제 1 내지 제 3 단위 변환부(200, 300, 400)는 디지털 코드(D_code<0:2>)에 응답하여 활성화되는 단위 변환부의 개수가 결정된다. 예를 들어, 상기 제 1 내지 제3 단위 변환부(200, 300, 400) 중 활성화된 단위 변환부는 상기 기준 전압(Vref)의 전압 레벨에 대응하는 전압 레벨로 제어 노드(Node_ctrl, 도 2에 도시)를 구동하고, 비활성화된 단위 변환부는 상기 제어 노드를 접지 전압(VSS, 도 2에 도시)보다 높은 설정된 전압 레벨로 유지시킨다. 이때, 상기 비활성화된 단위 변환부는 상기 제어 노드(Node_ctrl)를 접지 전압(VSS)과 상기 활성화된 상기 단위 변환부의 제어 노드(Node_ctrl)의 전압 레벨 사이의 전압 레벨로 유지시킨다. 상기 활성화된 단위 변환부는 자신의 제어 노드(Node_ctrl)과 출력 노드(Node_out)를 연결시킨다.

또는 상기 제 1 내지 제 3 단위 변환부(200, 300, 400)는 상기 디지털 코드(D_code<0:2>)에 응답하여 출력 노드(Node_out)에 연결되는 단위 변환부의 개수가 결정된다. 예를 들어, 상기 제 1 내지 제 3 단위 변환부(200, 300, 400) 중 상기 출력 노드(Node_out)와 연결된 단위 변환부 각각은 상기 기준 전압(Vref)의 전압 레벨에 대응하는 전압 레벨로 상기 제어 노드(Node_ctrl)를 구동하고, 상기 제어 노드(Node_ctrl)와 상기 출력 노드(Node_out)를 연결시킨다. 또한 상기 복수개의 단위 변환부(200, 300, 400) 중 상기 출력 노드(Node_out)와 연결되지 않는 단위 변환부 각각은 상기 제어 노드(Node_ctrl)의 전압 레벨을 접지 전압(VSS)보다 높은 전압 레벨로 유지시킨다. 이때, 상기 출력 노드(Node_out)와 연결되지 않는 단위 변환부의 상기 제어 노드(Node_ctrl)의 전압 레벨은 접지 전압의 전압 레벨과 상기 출력 노드(Node_out)와 연결된 단위 변환부의 제어 노드(Node_ctrl)의 전압 레벨 사이의 전압 레벨을 갖는다.

상기 제 1 내지 제 3 단위 변환부(200, 300, 400) 각각은 상기 디지털 코드(D_code<0:2>)의 각 비트(D_code<0>, D_code<1>), D_code<2>)를 각각 입력 받는다. 예를 들어, 상기 제1 단위 변환부(200)는 상기 디지털 코드(D_code<0:2>) 중 첫 번째 비트(D_code<0>)를 입력 받고, 상기 첫 번째 비트(D_code<0>)가 특정 레벨 즉, 하이 레벨일 경우 활성화된다. 상기 제 2 단위 변환부(300)는 상기 디지털 코드(D_code<0:2>) 중 두 번째 비트(D_code<1>)를 입력 받고, 상기 두 번째 비트(D_code<1>)가 특정 레벨 즉, 하이 레벨일 경우 활성화된다. 상기 제 3 단위 변환부(400)는 상기 디지털 코드(D_code<0:2>) 중 세 번째 비트(D_code<2>)를 입력 받고, 상기 세 번째 비트(D_code<2>)가 특정 레벨 즉, 하이 레벨일 경우 활성화된다.

다른 측면에서 예를 들면, 상기 제 1 단위 변환부(200)는 상기 디지털 코드(D_code<0:2>) 중 첫번째 비트(D_code<0>)가 특정 레벨 즉, 하이 레벨일 경우 상기 제어 노드(Node_ctrl)를 상기 출력 노드(Node_out)와 연결시킨다. 상기 제 2 단위 변환부(300)는 상기 디지털 코드(D_code<0:2>) 중 두 번째 비트(D_code<1>)가 특정 레벨 즉, 하이 레벨일 경우 자신의 제어 노드를 상기 출력 노드(Node_out)와 연결시킨다. 상기 제 3 단위 변환부(400)는 상기 디지털 코드(D_code<0:2>) 중 세 번째 비트(D_code<2>)가 특정 레벨 즉, 하이 레벨일 경우 자신의 제어 노드를 상기 출력 노드(Node_out)와 연결시킨다.

상기 제 1 내지 제 3 단위 변환부(200, 300, 400)는 입력되는 신호와 출력되는 신호만 다를 뿐, 동일하게 구성될 수 있다. 그러므로, 상기 제 1 단위 변환부(200)의 구성만을 설명함으로써, 나머지 단위 변환부(300, 400)의 구성 설명을 대신한다.

상기 제 1 단위 변환부(200)는 도 2에 도시한 바와 같이, 전압 인가부(210). 출력 제어부(220), 및 전압 제어부(230)를 포함한다.

상기 전압 인가부(210)는 상기 기준 전압(Vref)의 전압 레벨에 응답하여 상기 제어 노드(Node_ctrl)를 구동한다. 예를 들어, 상기 전압 인가부(210)는 기준 전압(Vref)의 전압 레벨이 낮아질수록 상기 제어 노드(Node_ctrl)에 더 많은 전압 또는 전류를 제공한다.

상기 전압 인가부(210)는 제 1 트랜지스터(P1)를 포함한다. 상기 제 1 트랜지스터(P1)는 게이트에 상기 기준 전압(Vref)을 인가 받고, 소오스에 구동 전압(V_dr)을 인가 받으며, 드레인에 상기 제어 노드(Node_ctrl)가 연결된다.

상기 출력 제어부(220)는 상기 디지털 코드(D_code<0:2>) 중 첫 번째 비트(D_code<0>)에 응답하여 상기 제어 노드(Node_ctrl)를 상기 출력 노드(Node_out)에 연결 또는 분리시킨다. 예를 들어, 상기 출력 제어부(220)는 상기 디지털 코드(D_code<0:2>) 중 첫 번째 비트(D_code<0>)가 특정 레벨 즉 하이 레벨일 경우 상기 제어 노드(Node_ctrl)와 상기 출력 노드(Node_out)를 연결시키고, 로우 레벨일 경우 상기 제어 노드(Node_ctrl)와 상기 출력 노드(Node_out)를 분리시킨다.

상기 출력 제어부(220)는 제 2 트랜지스터(N1)를 포함한다. 상기 제 2 트랜지스터(N1)는 게이트에 상기 디지털 코드(D_code<0:2>) 중 첫 번째 비트(D_code<0>)를 입력 받고, 드레인과 소오스에 각각 상기 제어 노드(Node_ctrl)와 상기 출력 노드(Node_out)가 연결된다.

상기 전압 제어부(230)는 상기 디지털 코드(D_code<0:2>) 중 첫 번째 비트(D_code<0>)에 응답하여 상기 제어 노드(Node_ctrl)의 전압 레벨을 제어한다. 예를 들어, 상기 전압 제어부(230)는 상기 디지털 코드(D_code<0:2>) 중 첫 번째 비트(D_code<0>)가 특정 레벨이 아닐 경우 상기 제어 노드(Node_ctrl)의 전압 레벨을 낮추며, 상기 디지털 코드(D_code<0:2>) 중 첫 번째 비트(D_code<0>)가 특정 레벨일 경우 상기 제어 노드(Node_ctrl)의 전압 레벨을 낮추는 동작을 수행하지 않는다.

상기 전압 제어부(230)는 제 3 내지 제 5 트랜지스터(N2, N3, N4) 및 인버터(IV1)를 포함한다. 상기 인버터(IV1)는 상기 디지털 코드(D_code<0:2>) 중 첫 번째 비트(D_code<0:2>)를 입력 받는다. 상기 제 3 트랜지스터(N2)는 게이트에 상기 인버터(IV1)의 출력 신호를 입력 받고, 드레인에 상기 제어 노드(Node_ctrl)가 연결된다. 상기 제 4 트랜지스터(N3)는 게이트와 드레인에 상기 제 3 트랜지스터(N2)의 소오스가 공통 연결된다. 상기 제 5 트랜지스터(N4)는 게이트와 드레인에 상기 제 4 트랜지스터(N3)의 소오스가 공통 연결되고, 소오스에 접지 전압(VSS)을 인가 받는다.

이와 같이 구성된 본 발명의 실시예에 따른 디지털 아날로그 컨버터의 동작을 설명하면 다음과 같다.

먼저, 도 2를 참조하여 제 1 단위 변환부(200)의 동작을 설명한다.

전압 인가부(210)는 기준 전압(Vref)의 전압 레벨에 따라 제어 노드(Node_ctrl)에 일정한 양의 전류를 제공하거나, 상기 제어 노드(Node_ctrl)에 일정한 전압 레벨을 갖는 전압을 제공한다.

출력 제어부(220)는 디지털 코드(D_code<0:2>) 중 첫 번째 비트(D_code<0>)가 하이 레벨이면 상기 제어 노드(Node_ctrl)를 출력 노드(Node_out)에 연결시켜, 상기 제어 노드(Node_ctrl)에 제공되는 전류 또는 전압을 상기 출력 노드(Node_out)에 전달한다. 한편, 상기 출력 제어부(220)는 상기 디지털 코드(D_code<0:2>) 중 첫 번째 비트(D_code<0>)가 로우 레벨이면 상기 제어 노드(Node_ctrl)를 상기 출력 노드(Node_ctrl)와 분리시켜 상기 제어 노드(Node_ctrl)에서 상기 출력 노드(Node_out)로 전달되는 전류 또는 전압을 차단한다.

전압 제어부(230)는 상기 디지털 코드(D_code<0:2>) 중 첫 번째 비트(D_code<0>)가 로우 레벨이면 상기 제어 노드(Node_ctrl)의 전압 레벨을 낮춘다. 예를 들면, 상기 전압 제어부(230)는 상기 디지털 코드(D_code<0:2) 중 첫 번째 비트(D_code<0>)가 로우 레벨이면 상기 첫 번째 비트(D_code<0>)가 하이 레벨일 때의 상기 제어 노드(Node_ctrl)의 전압 레벨보다 낮고 접지 전압(VSS)보다 높은 전압 레벨로 상기 제어 노드(Node_ctrl)를 유지시킨다. 더욱 상세히 설명하면, 상기 전압 제어부(230)는 상기 디지털 코드(D_code<0:2>) 중 첫 번째 비트(D_code<0>)가 로우 레벨일 경우 제 3 트랜지스터(N2)가 턴온되어, 상기 제어 노드(Node_ctrl)와 제 4 트랜지스터(N3)가 연결된다. 이때, 접지 전압단(VSS)과 상기 제어 노드(Node_ctrl) 사이에 직렬로 연결된 상기 제 4 트랜지스터(N3), 및 제 5 트랜지스터(N4)의 저항 성분만큼의 상기 제어 노드(Node_ctrl)에 전압 강하가 발생한다. 따라서, 상기 전압 제어부(230)는 상기 디지털 코드(D_code<0>)중 첫 번째 비트(D_code<0>)가 로우 레벨일 경우 상기 첫번째 비트(D_code<0>)가 하이 레벨일 때보다 낮고 접지 전압(VSS)보다 높은 전압 레벨로 상기 제어 노드(Node_ctrl)를 유지시킨다. 또한 상기 전압 제어부(230)는 상기 디지털 코드(D_code<0>)가 하이 레벨이면 상기 제 3 트랜지스터(N2)가 턴오프되어 상기 제어 노드(Node_ctrl)와 상기 제 4 트랜지스터(N3)를 분리시킴으로써, 상기 제어 노드(Node_ctrl)는 전압 레벨이 낮아지지 않는다.

만약, 상기 전압 제어부(230)가 상기 디지털 코드(D_code<0:2>) 중 첫번째 비트(D_code<0>)가 로우 레벨일 경우 상기 제어 노드(Node_ctrl)를 접지 전압(VSS)의 전압 레벨까지 낮춘다면 상기 제어 노드(Node_ctrl)의 전압 변동폭이 커지게 된다. 상기 제어 노드(Node_ctrl)의 전압 변화는 커플링 현상으로 상기 기준 전압(Vref)의 전압 레벨까지 변하게 하고, 상기 기준 전압(Vref)의 전압 레벨이 변함에 따라 상기 전압 인가부(210)에서 상기 제어 노드(Node_ctrl)에 인가하는 전압 또는 전류가 변하게 되는 문제점이 발생한다. 그러므로, 본 발명의 실시예에 따른 디지털 아날로그 컨버터의 단위 변환부는 이러한 제어 노드의 전압 변동폭을 낮춤으로써, 디지털 아날로그 컨버터의 오동작을 방지할 수 있다.

상기 설명한 바와 같이, 상기 제 1 단위 변환부(200)의 동작은 다른 단위 변환부(300, 400)의 동작과 동일하다.

상기 제 2 단위 변환부(300)는 상기 디지털 코드(D_code<0:2>) 중 두 번째 비트(D_code<1>)가 하이 레벨이면 상기 기준 전압(Vref)의 전압 레벨에 대응하는 전류 또는 전압을 상기 출력 노드(Node_out)로 출력한다.

상기 제 3 단위 변환부(400)는 상기 디지털 코드(D_code<0:2>) 중 세번째 비트(D_code<2>)가 하이 레벨이면 상기 기준 전압(Vref)의 전압 레벨에 대응하는 전류 또는 전압을 상기 출력 노드(Node_out)로 출력한다.

또한 상기 제 2 및 제 3 단위 변환부(300, 400) 또한 상기 디지털 코드(D_code<0:2>) 중 두 번째 비트(D_code<1>) 및 세 번째 비트(D_code<2>)가 로우 레벨일 경우 자신의 제어 노드의 전압 레벨을 접지 전압(VSS) 레벨까지 낮추지 않음으로써, 상기 기준 전압(Vref)의 전압 레벨을 변화를 낮추고 디지털 컨버터의 오동작을 방지한다.

상기 제 1 내지 제 3 단위 변환부(200, 300, 400)는 모두 상기 출력 노드(Node_out)에 공통 연결되므로, 상기 제 1 내지 제 3 단위 변환부(200, 300, 400)가 활성화되었을 경우 상기 제 1 내지 제 3 단위 변환부(200, 300, 400)에서 출력되는 전류 또는 전압이 상기 출력 노드(Node_out)로 합쳐진다. 그러므로, 본 발명의 실시예에 따른 디지털 아날로그 컨버터는 상기 디지털 코드(D_code<0:2>)에 따라 전류 또는 전압이 가변되는 아날로그 신호를 생성할 수 있다.

본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있으므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.