AD变换电路 |
|||||||
申请号 | CN201410439793.7 | 申请日 | 2014-09-01 | 公开(公告)号 | CN104917528A | 公开(公告)日 | 2015-09-16 |
申请人 | 株式会社东芝; | 发明人 | 佐藤麻纪; | ||||
摘要 | 根据实施方式,提供一种AD变换 电路 ,为管线型或者逐次比较型,比较输入 电压 和参照电压来进行AD变换,具备生成参照电压的参照电压生成部。参照电压生成部根据用于设定相对于输入电压而言的输出值的增益的模拟增益指令值,变更参照电压。 | ||||||
权利要求 | 1.一种AD变换电路,为管线型或者逐次比较型,比较输入电压和参照电压来进行AD变换,其特征在于, |
||||||
说明书全文 | AD变换电路技术领域[0002] 本实施方式一般涉及AD变换电路。 背景技术[0003] 固体摄像装置中,按照构成多个行及多个列的多个像素的每列分别设置有单斜型、管线型或者逐次比较型的AD变换电路,将来自各列的像素的模拟信号用AD变换电路进行AD变换而生成数字信号。这些AD变换电路当中的管线型或者逐次比较型的AD变换电路中,通过将参考电压与像素的模拟信号进行比较,来将像素的模拟信号变换为数字值。公开了此时为了调节从固体摄像装置输出的影像的亮度而设置了对来自像素单元的模拟信号进行放大的可编程增益放大(PGA:Programable Gain Amplifier)电路的结构,但是在这样的结构中,需要有垂直像素列(column)的量的个数的PGA电路。为了减少用于实现固体摄像装置的成本,期待着能够不设置PGA电路地进行增益。发明内容 [0004] 本发明所要解决的课题为提供一种能够不设置PGA电路地进行增益调整的AD变换电路。 [0005] 一实施方式的AD变换电路为管线型或者逐次比较型,比较输入电压和参照电压来进行AD变换,其特征在于,具备生成所述参照电压的参照电压生成部,所述参照电压生成部根据用于设定相对于所述输入电压的输出值的模拟增益的模拟增益指令值,变更所述参照电压。 [0006] 发明效果 [0008] 图1是表示第一实施方式所涉及的1.5bit冗余的管线型AD变换电路的结构的图。 [0009] 图2是表示模拟运算部的输出与各部输入输出之间的关系的图。 [0010] 图3是表示采样模式下的模拟运算部的状态的图。 [0011] 图4是表示保持模式下的模拟运算部的状态的图。 [0012] 图5是表示循环型的管线AD变换电路中的概念图的图。 [0013] 图6是作为第一实施方式所涉及的AD变换电路的比较例而示出了具备PGA电路的结构的图。 [0014] 图7是表示在第一实施方式所涉及的AD变换电路中,当输入电压Vsig为1.2V时将参照电压设成了满刻度电压的1/1.79倍(0.56倍)的情况下的概念图的图。 [0015] 图8是表示第一实施方式所涉及的参照电压生成部的结构的图。 [0016] 图9是表示在第一实施方式所涉及的AD变换电路中,当输入电压Vsig为2.8V时将参照电压设成了满刻度电压的1/1.79倍(0.56倍)的情况下的概念图的图。 [0017] 图10是表示第一实施方式所涉及的AD变换电路中的模拟增益与参照电压之间的关系以及相对于Vsig的输出值的图。 [0018] 图11是表示第二实施方式所涉及的AD变换电路的结构的图。 [0019] 图12是表示第二实施方式所涉及的AD变换电路的DAC的结构的图。 [0020] 图13是表示逐次比较型AD变换电路中的概念图的图。 [0021] 图14是作为第二实施方式所涉及的AD变换电路的比较例,示出了具备PGA电路的结构的图。 [0022] 图15是表示在第二实施方式所涉及的AD变换电路中,当Vsig输入电压为1.2V时将参照电压设成了满刻度电压的1/2×(1/1.79倍(0.56倍))的情况下的概念图的图。 [0023] 图16是表示第二实施方式所涉及的参照电压生成部的结构的图。 [0024] 图17是表示在第二实施方式所涉及的AD变换电路中,当输入电压Vsig为2.8V时将参照电压设成了满刻度电压的1/2×(1/1.79倍(0.56倍))的情况下的概念图的图。 [0025] 图18是表示第二实施方式所涉及的AD变换电路中的模拟增益与参照电压之间的关系以及相对于Vsig的输出值的图。 具体实施方式[0026] 根据本实施方式,提供一种AD变换电路,为管线型或者逐次比较型的AD变换电路,比较输入电压和参照电压,进行AD变换,其中,具备生成参照电压的参照电压生成部。参照电压生成部根据用于设定相对于输入电压而言的输出值的增益的模拟增益指令值,变更参照电压。 [0027] 以下,参照附图,详细地说明实施方式所涉及的AD变换电路以及AD变换方法。另外,本发明不受这些实施方式的限制。 [0028] (第一实施方式) [0029] 图1是表示第一实施方式所涉及的1.5bit冗余的管线型AD变换电路的结构的图。在图1所示的例子中,示出了向循环型的管线AD变换电路应用的应用例。另外,在CMOS传感器中应用第一实施方式所涉及的AD变换电路1的情况下,有时采用相关双采样(CDS:Correlated Double.sampling)方式。该情况下,S/H(Sample and Hold)电路设置在AD变换电路的前级,但是在此省略了S/H电路来进行了图示。 [0030] 第一实施方式所涉及的管线AD变换电路1具备输入切换部2、模拟运算部3、数字处理部4、参照电压生成部5以及DAC6。 [0031] 在循环型的管线AD变换电路中,输入切换部2对来自像素单元的电压Vsig和来自模拟运算部3的Vout进行切换,将任意一个作为模拟运算部3的输入电压Vin。 [0032] 模拟运算部3例如由SW1、SW2、SW3、SW4、Cs、Cf、2倍放大器、COMP1、COMP2构成。该模拟运算部3具有后述的采样模式和保持模式,通过对该采样模式和保持模式进行切换,根据电容Cs和电容Cf中的电荷守恒定律而产生输出电压,将用2倍放大器将该输出电压放大后的电压作为Vout。该Vout在COMP1、COMP2中与各自的参照电压进行比较,并且,在循环型的管线AD变换电路中,为了将该Vout信号用于下一级,使该Vout返回至输入切换部2。COMP1、COMP2中进入有分别不同的参照电压VREFN、VREFP,进行将该电压与Vout的比较运算,输出“1”或者“0”。 [0033] 数字处理部4利用触发器来受理从各个COMP输出的2bit的数字代码,考虑到进位(carry bit)地加上从各级输出的2bit的数据后,输出数字数据。 [0034] 参照电压生成部5的电压在保持模式时在电容Cs和电容Cf中被蓄积与(参照电压―Vref/2)相当的电荷。关于该参照电压生成部5,留待后述。 [0035] DAC6例如由1.5bit冗余结构的DAC构成。该DAC6中,根据COMP1的输出和COMP2的输出,选择-1、0、1中的某个输入,输出-Vref/2、0、Vref/2中的某个。 [0036] 图2是表示模拟运算部的输出与各部输入输出之间的关系的图。 [0037] 如图2所示,当COMP1输出“1”、COMP2输出“0”时,DAC6的输入“1”被选择,从DAC6输出Vref/2。 [0038] 此外,当COMP1输出“0”、COMP2输出“1”时,DAC6的输入“0”被选择,从DAC6输出“0”。 [0039] 此外,当COMP1输出“0”、COMP2输出“0”时,DAC6的输入“-1”被选择,从DAC6输出-Vref/2。 [0040] 图3是表示采样模式下的模拟运算部的状态的图,图4是表示保持模式下的模拟运算部的状态的图。 [0041] 通过对图3所示的采样模式和图4所示的保持模式进行切换,能够获得下述(1)式所示的模拟运算部3的输出电压Vout。 [0042] [0043] 如上述那样,第一实施方式所涉及的管线AD变换电路1作为循环型的管线AD变换电路而构成。该循环型的管线AD变换电路中,对上述的采样模式和保持模式进行切换,利用电容Cs和电容Cf中的电荷守恒定律来产生输出电压,通过比较器对将该输出电压用2倍放大器进行了放大后的输出电压Vout进行比较运算,将该比较运算结果通过数字处理部4进行数字数据化后输出,并且将输出Vout返回给输入。通过使该一系列的动作反复进行必要位数来进行AD变换。 [0044] 这样的循环型的管线AD变换电路是已知的技术,模拟运算部3、数字处理部4和DAC6的结构不限于上述的图1所示的结构,例如也可以是,作为DAC6,使用1bit结构的DAC。 [0045] 图5是循环型的管线AD变换电路中的概念图。在图5所示的例子中,示出了在循环型的9bit管线AD变换电路中满刻度电压Vfs=参照电压Vref=5.0V、输入电压Vsig=(Vin=)2.8V的情况下的概念图。 [0046] 循环型的管线AD变换电路中,比较输入电压Vin和参照电压Vref/2,在Vin>Vref/2的情况下,将该位设为“1”,并且,将从Vin中减去Vref/2后的差值的2倍(2(Vin-(Vref/2))),作为进行下一位的运算时的输入。此外,在Vin<Vref/2的情况下,将该位设为“0”,并且,将Vin的2倍(2Vin)作为进行下一位的运算时的输入。 [0047] 例如,在图5所示的例子中,在MSB(最高有效位)的运算中,2.8V(Vin)>2.5V(Vref/2),因此,MSB成为“1”,MSB的下一位的运算中的输入Vin为从2.8V(Vin)中减去2.5V(Vref/2)后的差值0.3V的2倍,为0.6V(Vin)。此外,例如,在MSB的下一位的运算中,0.6V(Vin)<2.5V(Vref/2),因此,MSB的下一位成为“0”,进而,下一位的运算中的输入Vin成为0.6V(Vin)的2倍,为1.2V(Vin)。 [0048] 反复进行上述的一系列动作,直至LSB(最低有效位)为止,由此,第一实施方式所涉及的AD变换电路1的输出值在2进制数表述中为“100011110”,在10进制数表述中为“286(dec)”。 [0049] 接着,作为本实施方式所涉及的AD变换电路1的比较例,列举具备PGA电路的结构,将该比较例与第一实施方式所涉及的AD变换电路1进行对比。图6是作为第一实施方式所涉及的AD变换电路的比较例,示出了具备PGA电路的结构的图。此外,图7是表示在第一实施方式所涉及的AD变换电路中,当输入电压Vsig为1.2V时将参照电压设成了满刻度电压的1/1.79倍(0.56倍)的情况下的概念图的图。 [0050] 在图6所示的结构中,代替本实施方式所涉及的AD变换电路1所具备的参照电压生成部5,而是构成为,使参照电压Vref=5.0V(=Vfs)为固定值,具备PGA电路7。其他结构部与图1所示的第一实施方式所涉及的AD变换电路1同样。此外,与图5所说明的情况同样,为循环型的9bit管线AD变换电路,满刻度电压Vfs=5.0V,参照电压Vref=5.0V,输入电压Vsig=(Vin=)2.8V。 [0051] 在该图6所示的结构中,当输入电压Vsig为1.2V时将参照电压设成了满刻度电压的1/1.79倍(0.56倍)的情况下,图6所示的AD变换电路的输出值如图7所示,在2进制数表述中为“011011011”,在10进制数表述中为“219(dec)”。 [0052] 在本实施方式所涉及的AD变换电路1中,在参照电压生成部5中,相对于Vfs,生成AG指令值所示的模拟增益的倒数倍的参照电压Vref,由此,能够得到与设置PGA电路而使Vsig成为了模拟增益倍时的输出值相同的输出值。 [0053] 另外,参照电压Vref设为Vfs以下,Vref的设定范围如(1)式所示那样,需要设定为使2*Vsig(=Vin)―Vref不超过Vfs的范围内。这是因为,在其结果(=Vout)超过Vfs的情况下,下一位的运算不能够被正确地进行,会进行误变换。 [0054] 在图8中示出了能够防止Vref>Vfs的参照电压生成部5的结构。图8是表示第一实施方式所涉及的参照电压生成部的结构的图。 [0056] 控制开关电路52,使得选择器53被从未图示的控制机构等输入有模拟增益指令值(以下称作“AG指令值”),而输出与该AG指令值相应的参照电压Vref。 [0057] 在此,在本实施方式中,将对图8所示的直流电阻电路51施加的基准电压(Vref(max))设为满刻度电压Vfs。通过设为这样的结构,即使在模拟增益为1以上的情况下,也能够防止Vref>Vfs,能够防止误变换。 [0058] 另外,当然也可以是代替图8所示的串联电阻电路51,可以使用R-2R梯形电阻,也可以为代替多个电阻而使用了多个电容器的结构。 [0059] 图9是表示在第一实施方式所涉及的AD变换电路中,当输入电压Vsig为2.8V时将参照电压设成了满刻度电压的1/1.79倍(0.56倍)的情况下的概念图的图。 [0060] 在该图9所示的例子中,参照电压Vref/2成为1.4V,成为Vsig(=2.8V)的1/2。该情况下,与在具备了图7所示的PGA电路7的结构中将模拟增益设为1.79倍、换句话说Vsig=5.0V的情况是等价的,输出值在2进制数表述中为“111111111”,在10进制数表述中为“511(dec)”。即,在通过乘以模拟增益而成为Vsig>Vfs的区域内,即便将使Vfs/2乘以模拟增益的倒数倍后的值作为参照电压Vref,运算结果也会超过Vfs,输出满位(2进制数表述中为“111111111”)。 [0061] 图10是表示第一实施方式所涉及的管线AD变换电路中的模拟增益和参照电压之间的关系以及相对于Vsig的输出值的图。 [0062] 如图10所示,参照电压生成部5对参照电压Vref的控制范围需要设定为:Vfs以下且如(1)式所示那样使2*Vsig(=Vin)―Vref不超过Vfs的范围内。 [0063] 另外,在上述说明中,示出了向循环型的管线AD变换电路进行应用的应用例,但是,对图1所示的结构进行了多位的连接,对于将模拟运算部3的输出以及逻辑运算部4的输出作为下一级的输入的管线型AD变换电路,同样也能够适用。 [0064] 根据第一实施方式,具有比较输入电压和参照电压来进行AD变换的循环型或并列型的管线ADC结构,具备生成参照电压的参照电压生成部,根据模拟增益来变更参照电压。作为其结果,能够获得如下效果:能够不设置PGA电路地进行增益调整,能够减少用于实现固体摄像装置的成本。 [0065] 此外,通过对满刻度电压乘以模拟增益的倒数,能够获得与设置PGA电路来调整了模拟增益的情况等价的输出值。 [0066] 此外,如(1)式所示那样,在使2*Vsig(=Vin)―Vref不超过Vfs的范围内设定Vref,由此能够防止误变换。 [0067] (第二实施方式) [0068] 图11是表示第二实施方式所涉及的逐次比较型AD变换电路的结构的图。在第一实施方式中,说明了向管线型的AD变换电路应用的应用例,但在图11所示的例子中,示出了向逐次比较型的AD变换电路应用的应用例。另外,在CMOS传感器中应用第一实施方式所涉及的AD变换电路1的情况下,与第一实施方式中所说明的管线型AD变换电路同样,有时采用相关双采样(CDS:Correlated Double.sampling)方式。该情况下,S/H(Sample and Hold)电路设置在AD变换电路的前级,但在此省略了S/H电路的图示。 [0069] 第二实施方式所涉及的逐次比较型AD变换电路11具备输入电压保持部13、比较器14、参照电压生成部15、DAC16以及逐次比较寄存器(SAR)18。 [0070] 比较部13例如由SW1、SW2、C1、C2构成。该比较部13中,通过SW1以及SW2被控制而在C1、C2中蓄积电荷,来自像素单元的电压Vsig被作为比较器14的输入电压Vin而保持。 [0071] 比较器14比较输入电压Vin和DAC16的输出电压Vdac,将比较结果向SAR18输出。 [0072] SAR18根据比较器14中的比较结果,进行DAC16的控制。 [0073] 参照电压生成部15生成将对DAC16赋予的参照电压Vref使用在模拟运算部3的比较运算中的参照电压Vref。关于该参照电压生成部5,留待后述。 [0074] 图12是表示第二实施方式所涉及的AD变换电路的DAC的结构的图。DAC16例如作为电容器阵列型的DAC而构成,具有电压跟随器161、电容器组162、开关组163、开关控制器部164。该DAC16中,根据被从SAR18输入的Nbit的数字代码(D0,D1,D2,···,D(N-3),D(N-2),D(N-1)),开关控制器部164控制开关组163,由此,输出下述(2)式所示的Vdac。 [0075] Vdac={Cset(Cset+Cb)}×Vref={Cset(2C)}×Vref...(2) [0076] 在上述(2)式中,Cset为与Vref连接的电容器的合成电容,Cb为与GND连接的电容器的合成电容。 [0077] 另外,第二实施方式所涉及的逐次比较型AD变换电路11是已知的技术,输入电压保持部13、DAC16的结构不限于上述的图11以及图12所示的结构,例如,作为DAC16,也可以使用利用了电阻阵列的二进制加权型的DAC、或R-2R梯形电阻型的DAC。 [0078] 图13是表示逐次比较型的AD变换电路中的概念图的图。在图13所示的例子中示出了在逐次比较型的9bitAD变换电路中满刻度电压Vfs=5.0V、参照电压Vref=2.5V、输入电压Vsig=(Vin=)2.8V的情况的动作概念图。 [0079] 逐次比较型的AD变换电路中,首先,输出Vdac=Vref的1/2来比较输入电压Vin和Vdac。此时,Vin>Vdac的情况下,将MSB位设为“1”,并且,输出Vdac=Vref/2+Vref/4。此外,Vin<Vdac的情况下,将MSB位设为“0”,并且,输出Vdac=Vref/2-Vref/4。然后,比较输入电压Vin和Vdac,在Vin>Vdac的情况下,将MSB的下一位设为“1”,并且,在从MSB起上位2位为“11”的情况下,输出Vdac=Vref/2+Vref/4+Vref/8,在从MSB起上位 2位为“01”的情况下,输出Vdac=Vref/2-Vref/4+Vref/8。此外,在Vin<Vdac的情况下,将MSB的下一位设为“0”,并且,在从MSB起上位2位为「10」的情况下,输出Vdac=Vref/2+Vref/4-Vref/8,在从MSB起上位2位为“00”的情况下,输出Vdac=Vref/2-Vref/4-Vref/8。以后,反复进行上述一系列动作,直至输出LSB位为止,由此进行AD变换。 [0080] 例如,在图13所示的例子中,在MSB的运算中,2.8V(Vin)>2.5V(Vdec),因此,MSB成为“1”,MSB的下一位的运算中的Vdac成为对2.5V(Vref)加上了1.25V(Vref/2)后的3.75V。此外,例如,在MSB的下一位的运算中,2.8V(Vin)<3.75V(Vdec),因此,MSB的下一位成为“0”,进而下一位的运算中的Vdac成为从3.75V中减去0.625V(Vref/4)后的3.125V。 [0081] 反复进行上述的一系列动作,直至LSB为止,由此,第二实施方式所涉及的AD变换电路11的输出值在2进制数表述中为“100011110”,在10进制数表述中为“286(dec)”。该第二实施方式2的输出值与循环型的管线AD变换电路的输出值相一致(参照图5)。 [0082] 接下来,作为本实施方式所涉及的AD变换电路11的比较例,举出具备PGA电路的结构,将该比较例与第二实施方式所涉及的AD变换电路11进行对比。图14是作为第二实施方式所涉及的AD变换电路的比较例,示出了具备PGA电路的结构的图。此外,图15是表示当输入电压Vsig为1.2V时将参照电压设成了满刻度电压的1/2倍(1/1.79倍(0.56倍))的情况下的概念图的图。 [0083] 图14所示的结构中,代替本实施方式所涉及的AD变换电路11所具备的参照电压生成部15,而构成为,使参照电压Vref=Vfs/2为固定值,具备PGA电路7。其他结构部与图1所示的第一实施方式所涉及的AD变换电路1同样。此外,与图14所说明的情况同样,为逐次比较型的9bitAD变换电路,满刻度电压Vfs=5.0V,参照电压Vref=2.5V,输入电压Vsig=(Vin=)2.8V。 [0084] 在该图14所示的结构中,当输入电压Vsig为1.2V时,将参照电压设成了满刻度电压的1/2×(1/1.79倍(0.56倍))的情况下,图14所示的AD变换电路的输出值如图15所示,在2进制数表述中为“011011011”,在10进制数表述中为“219(dec)”。 [0085] 本实施方式所涉及的AD变换电路11中,参照电压生成部15中,相对于Vfs,生成AG指令值所示的模拟增益的倒数倍的参照电压Vref,由此,能够获得与设置PGA电路来使Vsig成为模拟增益倍时的输出值相同的输出值。 [0086] 另外,参照电压Vref需要设为Vfs的1/2以下。这是因为,在设为Vref>Vfs/2的情况下,在AD变换过程中,运算值可能会超过Vfs,该情况下,下一位的运算不能够正确地进行,会产生误变换。 [0087] 图16中示出了能够防止Vref>Vfs/2的参照电压生成部15的结构。图16是表示第二实施方式所涉及的参照电压生成部的结构的图。 [0088] 如图16所示,参照电压生成部15与第一实施方式所说明的参照电压生成部5同样,例如,具有串联连接有多个电阻而成的串联电阻电路151、开关电路152、选择器153。 [0089] 控制开关电路52,使得选择器153被从未图示的控制机构等输入AG指令值而输出与该AG指令值相应的参照电压Vref,关于这点,也与第一实施方式同样。 [0090] 在此,在本实施方式中,将对图16所示的直流电阻电路151施加的基准电压(Vref(max))设为满刻度电压Vfs的1/2(Vref(max))。通过设为这样的结构,即使在模拟增益为1以下的情况下,也能够防止Vref>Vfs/2,能够防止误变换。 [0091] 此外,与第一实施方式同样,代替图16所示的串联电阻电路151,可以使用R-2R梯形电阻,也可以是代替多个电阻而使用了多个电容器的结构。 [0092] 图17是表示在第二实施方式所涉及的AD变换电路中,当输入电压Vsig为2.8V时将参照电压设成了满刻度电压的1/2的1/1.79倍(0.56倍)的情况下的概念图的图。 [0093] 在该图17所示的例子中,Vdac的初始值即Vref为1.4V,成为Vsig(=2.8V)的1/2。该情况下,与在具备图15所示的PGA电路7的结构中使模拟增益为1.79倍、即Vsig=5.0V的情况是等价的,输出值在2进制数表述中为“111111111”,在10进制数表述中为“511(dec)”。即,在通过乘以模拟增益而成为Vsig>Vfs区域,即使将使Vfs为模拟增益的倒数倍后的值作为参照电压Vref,运算结果也会超过Vfs,输出满位(2进制数表述中输出“111111111”)。 [0094] 图18是表示第二实施方式所涉及的AD变换电路中的模拟增益和参照电压之间的关系以及相对于Vsig的输出值的图。 [0095] 如图18所示,参照电压生成部15对参照电压Vref的控制范围为Vref≦Vfs/2。 [0096] 根据第二实施方式,在具有逐次比较型的结构、比较输入电压和参照电压来进行AD变换的AD变换电路中,具备生成参照电压的参照电压生成部,根据模拟增益来变更参照电压。作为其结果,能够获得如下效果:能够不设置PGA电路地进行增益调整,能够减少用于实现固体摄像装置的成本。 [0097] 此外,通过对满刻度电压(Vfs)乘以模拟增益的倒数,能够获得与设置PGA电路来调整了模拟增益时等价的输出值。 [0098] 此外,通过将参照电压Vref的控制范围设为Vref≦Vfs/2,能够防止误变换。 |