用于模数转换器的宽范围输入的方法和装置 |
|||||||
| 申请号 | CN201510094748.7 | 申请日 | 2015-03-03 | 公开(公告)号 | CN104901696A | 公开(公告)日 | 2015-09-09 |
| 申请人 | 美高森美股份有限公司-模拟混合信号集团有限公司; | 发明人 | S·科恩; G·列夫哈; | ||||
| 摘要 | 一种为 模数转换 器 (ADC)提供宽范围的输入 电流 的方法，该方法包括：接收输入电流；选择多个可选比值中的一个比值；以及生成至少一个感测电流，该至少一个生成的感测电流和所接收的输入电流的幅度展现所选择的比值，其中该ADC被安排成接收该至少一个生成的感测电流的 电压 表示。 | ||||||
| 权利要求 | 1.一种为模数转换器(ADC)提供宽范围的输入电流的方法，所述方法包括： |
||||||
| 说明书全文 | 用于模数转换器的宽范围输入的方法和装置技术领域背景技术[0002] 在许多应用中，提供电子芯片以执行一种或多种功能，包括对提供给外部设备或负载的电流的控制。为了确保对外部设备或负载的恰当供电，所提供的电流应当被测量。例如，根据IEEE 802.3af-2003和IEEE 802.3at-2009(各自由纽约的电气电子工程师协会团体发布，其每一者的全部内容通过引用结合于此)的以太网供电(PoE)定义了在不干扰数据通信的情况下通过一组2对双绞线来递送功率。前述标准尤其规定了功率发源装备(PSE)以及一个或多个被供电设备(PD)。在操作的第一阶段，PSE被安排成向每个PD输出类别电流(范围通常从0–50mA)以确定PD的类别。在操作的工作阶段，PSE被安排成输出工作电流(对于目前考虑的较高功率应用，范围通常从350mA直到1A)。在这两个阶段，由PSE输出的电流应当被测量以确定是否存在用于所有PD的足够功率。 [0003] 遗憾的是，能够恰当地转换此类宽范围电流的模数转换器(ADC)增加了附加成本。因此，长期以来深感需要允许将宽范围的输入电流通过不被安排成处置此类宽范围输入的标准ADC进行转换的安排。 发明内容[0004] 相应地，本发明的主要目标是克服现有技术中ADC输入电路的缺点。在一个实施例中，提供了一种用于模数转换器(ADC)的宽范围输入电流电路，所述宽范围输入电流电路包括：耦合至ADC的输入的第一电阻器；耦合至第一电阻器的第一电子控制式开关；第二电阻器，其耦合至ADC的输入并被安排成为输入电流提供电流路径；控制电路，其与第一电子控制式开关通信并被安排成交替地断开和闭合第一电子控制式开关，其中该控制电路被安排成在输入电流展现出在第一预定范围内的强度的情况下在高电流模式中工作，并被安排成在输入电流展现出在低于第一预定范围的第二预定范围内的强度的情况下在低电流模式中工作，其中在高电流模式中，该控制电路被安排成闭合第一电子控制式开关，第一电子控制式开关被安排成在闭合时为输入电流提供通过第一电阻器的电流路径，并且其中在低电流模式中，该控制电路被安排成断开第一电子控制式开关，第一电子控制式开关被安排成在断开时阻止输入电流流经第一电阻器。 [0005] 在一个进一步的实施例中，该电路还包括耦合至第二电阻器的第二电子控制式开关，其中响应于该控制电路的高电流模式和低电流模式两者，第二电子控制式开关被安排成闭合，并且其中第一电子控制式开关的面积与第二电子控制式开关的面积的比值等于第二电阻器的电阻与第一电阻器的电阻的比值。 附图说明[0007] 为了更好地理解本发明并示出本发明可如何发挥作用，现在将纯粹作为示例地参考附图，其中相同的附图标记贯穿始终指示相应的元件或部件。 [0008] 现在具体详细地参考附图，要强调的是，所示的细节是作为示例且只是出于对本发明的优选实施例的说明性讨论的目的，并且是为了提供什么被认为是对本发明的原理和概念方面最有用和容易理解的描述而呈现的。在这一点上，未尝试比基本理解本发明所必需的更详细地示出本发明的结构细节，参考附图的描述使得在实践中可如何实施本发明的若干形式对本领域技术人员而言是明显的。在附图中： [0009] 图1A图解了利用可变电流源的片上端口电流控制安排的高级示意图； [0010] 图1B图解了利用可选参考电阻器的片上端口电流控制安排的高级示意图； [0011] 图2A图解了进一步包括端口电流确定电路的图1的片上端口电流控制安排的高级示意图； [0012] 图2B图解了图2A的端口电流确定电路的操作方法的高级流程图； [0013] 图3图解了利用图1的片上端口电流控制安排的PoE系统的高级框图； [0014] 图4A图解了片上端口电流控制安排的高级框图，其中单个A/D被安排成处置宽范围的电流控制电平； [0015] 图4B图解了图4A的片上端口电流控制安排的操作方法的高级流程图； [0016] 图5A图解了用于单个A/D的输入电路的高级框图，以使得该单个A/D被安排成利用多个感测电阻器来处置宽范围的电流控制电平； [0017] 图5B图解了图5A的A/D输入电路的操作方法的高级流程图； [0018] 图6A图解了用于模数转换器的利用感测FET的宽范围输入装置的第一示例性实施例的高级示意图； [0019] 图6B图解了图6A的宽范围输入装置的操作方法的高级流程图； [0020] 图7图解了用于模数转换器的利用感测FET的宽范围输入装置的第二示例性实施例的高级示意图，其中感测FET以贯穿主开关分布模式的模式分布； [0021] 图8图解了用于模数转换器的利用感测FET及电流控制电路的宽范围输入装置的第三示例性实施例的高级示意图；以及 [0022] 图9图解了根据某些实施例的为模数转换器提供宽范围输入电流的方法的高级流程图。 具体实施方式[0023] 在详细地解释本发明的至少一个实施例之前，应当理解本发明的应用不限于在以下描述中阐述或者在附图中示出的组件的构造和安排的细节。本发明适用于其他实施例或者适用于以各种方式实践或实现。同样，应当理解本文中所采用的词组和术语是出于描述目的，而不应被视为限制。如本文所使用的术语电阻器是指集成电路中定义的被安排成对流过的电流呈现电阻的元件。 [0024] 图1A图解了片上端口电流控制安排10的高级示意图。安排10包括：集成电路15；参考电流源20；包括差分放大器40和电子控制式开关50的电流控制电路30；片上参考电阻器(标示为RREF)；以及片上感测电阻器(标示为RSENSE)。参考电流源20优选地可响应于控制输入(标示为ISELECT)而在多个预定值上变化。在一个实施例中，参考电流源20、电流控制电路30、片上参考电阻器RREF和片上感测电阻器RSENSE皆定义在集成电路15上。在另一实施例中，参考电流源20在集成电路15外部。在一个实施例中，差分放大器40包括运算放大器。电子控制式开关50被安排成响应于差分放大器40的输出来调节流过的电流强度。电子控制式开关50在以下被描述成实现为n沟道金属氧化物场效应晶体管(NMOSFET)，然而这并不意味着以任何方式进行限制，并且可以提供被安排成调节流过的电流强度的其他电子控制式开关。如上所述，片上电阻器(诸如感测电阻器RSENSE和参考电阻器RREF)展现大致已知电阻，其由于制造局限性而具有较大容差。然而，单个电子芯片上的不同电阻器的电阻之比是以足够准确度已知的，并且是与温度无关的，因为电阻器中的任何温度相关改变都是同步的。感测电阻器RSENSE的电阻标示为R，而参考电阻器RREF的电阻标示为A*R，其中A是准确已知的预定常数，从而参考电阻器RREF的电阻是作为感测电阻器RSENSE的电阻的因子来给出的。不要求A的值大于1，且由此RREF可具有比RSENSE更大的电阻、比RSENSE更小的电阻、或者与RSENSE基本相等的电阻而不超出本发明范围。这些电阻由此展现出预定关系，优选地是预定的与温度无关的固定数学关系。 [0025] 参考电阻器RREF被图示为与可变参考电流源20串联的单个电阻器，然而这并不意味着以任何方式进行限制。在另一实施例中，如以下将关于图1B进一步描述的，参考电流源20是固定的，且参考电阻器RREF由多个串联电阻器构成。 [0026] 参考电流源20的输入耦合至集成电路15的端口25，且端口25耦合至外部源电压(标示为V)。由参考电流源20生成的电流量优选地通过输入ISELECT来控制。参考电流源20的输出(标示为ILIMIT)耦合至参考电阻器RREF的第一端和差分放大器40的非反相输入，且参考电阻器RREF的第二端耦合至共用电位。差分放大器40的反相输入耦合至感测电阻器RSENSE的第一端和电子控制式开关50的源极，且感测电阻器RSENSE的第二端耦合至共用电位。差分放大器40的输出耦合至电子控制式开关50的栅极，且电子控制式开关50的漏极耦合至集成电路15的端口55。端口55携带端口电流，即，要测量和/或控制的电流。 [0027] 在一个非限制性实施例中，端口55是如以上关于IEEE 802.3af或IEEE 802.3at所描述的PoE系统的负支路。在此类实施例中，共用电位是至DC功率源的返程，其通常相对于接地电位为约–48V DC。 [0028] 在操作中，参考电流源20被安排成生成预定值的极限参考电流ILIMIT。极限参考电流ILIMIT流经参考电阻器RREF并跨其产生极限电压，该电压被标示为VLIMIT，其在差分放大器40的非反相输入处被接收。端口55被安排成接收端口电流(标示为IPORT)。电流IPORT流经电子控制式开关50和感测电阻器RSENSE至共用电位并跨感测电阻器RSENSE产生感测电压，该感测电压被标示为VSENSE。极限电压VLIMIT和感测电压VSENSE之差由差分放大器40放大，且电流IPORT响应于差分放大器40的输出而被限制。具体而言，在感测电压VSENSE大于极限电压VLIMIT的情况下，电子控制式开关50的电阻(即，电子控制式开关50的RDSon)增大，由此减小端口电流IPORT。在感测电压VSENSE小于极限电压VLIMIT的情况下，电子控制式开关50的RDSon减小，由此允许端口电流IPORT增大。电流控制电路30的操作由此被安排成致使感测电压VSENSE小于或等于极限电压VLIMIT，如本领域已知的。在某些实施例中，感测电压VSENSE可小于VLIMIT，诸如在附连至端口55的电路仅传递小于A*ILIMIT的电流时。在这种情形中，电子控制式开关50完全导通，即RDSon响应于差分放大器40的输出而处于其最小值，然而IPORT由连接至端口55的负载电路限制。由此，电流控制电路30充当电流监管器，其中IPORT不能超过A*ILIMIT，但在某些环境中可小于A*ILIMIT。 [0029] 如以下将描述的，通过选择恰当的极限参考电流ILIMIT，端口电流IPORT可由此被准确地控制成不超过预定极限。具体而言，式1针对其中正由电流控制电路30限制电流的情形示出了端口电流IPORT与感测电压VSENSE之间的关系： [0030] IPORT＝VSENSE/R 式1 [0031] 其中R是感测电阻器RSENSE的电阻，其如上所述是未知的。 [0032] 如上所述，电流控制电路30被安排成致使感测电压VSENSE等于参考电压VLIMIT。因此，式1可被重写为： [0033] IPORT＝VLIMIT/R 式2 [0034] 参考电压VLIMIT与极限参考电流ILIMIT之间的关系给出为： [0035] VLIMIT＝ILIMIT*A*R 式3 [0036] 其中如上所述，R是感测电阻器RSENSE的电阻且A是预定常数，A*R是参考电阻器RREF的电阻。 [0037] 式2和式3的组合提供了在被限制时的端口电流IPORT与极限参考电流ILIMIT之间的关系(其与未知值R无关)为： [0038] IPORT＝ILIMIT*A 式4 [0039] 由此，片上端口电流控制安排10将端口电流IPORT限制为极限参考电流ILIMIT的已知函数。通过设置极限参考电流ILIMIT的值而无需关于RSENSE的值的精确知识，端口电流IPORT可由此被限制为预定值。 [0040] 图1B图解了利用可选参考电阻器的片上端口电流控制安排60的高级示意图。片上端口电流控制安排60在所有方面等同于片上端口电流控制安排10，不同之处在于提供了值为A1*R、A2*R和A3*R的多个可选参考电阻器，为简化起见，这些电阻器由其值来标示。具体而言，固定电流源70被提供以代替可变电流源20，并且被安排成提供固定电流ILIMIT。固定电流源70的输出耦合至电阻器A1*R的第一端和复用器80的第一输入。电阻器A1*R的第二端耦合至复用器80的第二输入和电阻器A2*R的第一端。电阻器A2*R的第二端耦合至复用器80的第三输入和电阻器A3*R的第一端。电阻器A3*R的第二端耦合至共用电位。为复用器80提供选择输入。复用器80的输出被标示为VLIMIT且被耦合至差分放大器40的非反相输入。图解了三个参考电阻器A1*R、A2*R和A3*R，然而这并不意味着以任何方式进行限制，且可提供任何数目个参考电阻器而不超出本发明范围。 [0041] 在操作中，输入SELECT(选择)决定了由ILIMIT(以及由此VLIMIT)所经历的电阻。端口电流IPORT再次响应于A而被限制，A可以是如由复用器80响应于输入选择而选择的A1、A2、A3的线性组合。由此，通过单个固定参考电流源70，可响应于形成参考电阻器RREF的构成电阻器的比值而生成VLIMIT的多个值(它们之间具有固定比值)，由此允许为电流控制电路30设置多个电流极限。 [0042] 以上在参考电阻器A1*R、A2*R和A3*R串联连接的实施例中作了说明，然而这并不意味着以任何方式进行限制，且可实现并联连接而不超出本发明范围。 [0043] 图2A图解了片上端口电流控制安排100的高级示意图，其进一步提供对实际端口电流IPORT的精确测量。片上端口电流控制安排100包括：集成电路105；端口电流测量电路110；参考电流源20；片上参考电阻器RREF；片上感测电阻器RSENSE；以及包括差分放大器40和电子控制式开关50的电流控制电路30。端口电流测量电路110包括：复用器120；以及电流测量电路控制器140，其中包括模数转换器(ADC)130。在一个实施例中，参考电流源20、片上参考电阻器RREF、片上感测电阻器RSENSE和端口电流测量电路110皆定义在集成电路105上。在另一实施例中，参考电流源20在集成电路105外部。如上所述，片上电阻器(诸如感测电阻器RSENSE和参考电阻器RREF)展现大致已知电阻，其由于制造局限性而具有较大容差。然而，单个电子集成电路区域上的不同电阻器的电阻之间的比值是以足够准确度已知的。感测电阻器RSENSE的电阻标示为R，而参考电阻器RREF的电阻标示为A*R，其中A是准确已知的预定常数，从而参考电阻器RREF的电阻是作为感测电阻器RSENSE的电阻的倍数来给出的，如以上关于图1A、1B所描述的。出于方便而图解了图1A的端口电流控制安排10的实施例，然而可实现图1B的端口电流控制安排60而不超出本发明范围。 [0044] ADC 130被示为集成在电流测量电路控制器140内，然而这并不意味着以任何方式进行限制。可在复用器120内提供ADC 130，可在复用器120之前针对每个输入提供单独的ADC单元，或者可完全不提供ADC 130，而不超出本发明范围。 [0045] 参考电流源20的输入耦合至集成电路105的端口25，且端口25耦合至外部源电压(标示为V)。参考电流源20的输出耦合至参考电阻器RREF的第一端、复用器120的第一输入、以及电流控制电路30的差分放大器40的非反相输入。参考电阻器RREF的第二端耦合至共用电位。感测电阻器RSENSE的第一端耦合至集成电路105的端口55、复用器120的第二输入、以及差分放大器40的反相输入。感测电阻器RSENSE的第二端耦合至共用电位。复用器120的输出耦合至电流测量电路控制器140的输入，具体而言耦合至ADC 130的输入。电流测量电路控制器140的第一输出耦合至复用器120的控制输入，且电流测量电路控制器140的第二输出耦合至集成电路105的端口150。输入ISELECT连接至参考电流源20的控制输入和测量电路控制器140中的每一者。另外，可在复用器120与ADC 130之间提供固定倍增器而不超出本发明范围。 [0046] 图2B图解了图2A的端口电流测量电路110的操作方法的高级流程图，这些附图被一起描述。如上所述，响应于ILIMIT的预定值跨片上参考电阻器RREF产生参考电压VLIMIT，并且在阶段1000，电流测量电路控制器140被安排成控制复用器120将参考电压VLIMIT传递至电流测量电路控制器140的ADC 130。ADC 130被安排成将参考电压VLIMIT转换成反映VLIMIT值的数字信号。如上所述，RREF的值不是精确已知的，仅RREF与RSENSE的比值(即A)是已知的。另外，响应于各种因素(诸如温度)，RREF和RSENSE的值可能波动，然而它们之间的比值A保持恒定，并且如以上所指示的为已知因子。 [0047] 利用上式3，电流测量电路控制器140可任选地确定R(即RSENSE的实际电阻)为： [0048] R＝VLIMIT/(ILIMIT*A) 式5 [0049] 不要求实际上确定R，如以下将进一步解释的。 [0050] 在阶段1010，电流测量电路控制器140被安排成控制复用器120将感测电压VSENSE传递至ADC 130。ADC 130被安排成将感测电压VSENSE转换成数字信号并将该数字信号传递至电流测量电路控制器140。 [0051] 在阶段1020，电流测量电路控制器140被安排成响应于阶段1010的感测电压VSENSE和阶段1000所确定的R来确定端口电流IPORT为： [0052] IPORT＝VSENSE/R 式6 [0053] 由此，响应于对VLIMIT的测量，由电流测量电路控制器140确定对IPORT的准确测量。替换地，通过将式6与式5相组合，可在不确定R的情况下确定IPORT为： [0054] IPORT＝VSENSE*ILIMIT*A/VLIMIT 式7 [0055] 在阶段1030，经由集成电路105的端口150来输出端口电流IPORT的测量值。 [0056] 在一个实施例中，周期性地运行阶段1000以更新R的值，从而将温度效应纳入考虑。在另一实施例中，响应于检测到集成电路105的温度变化而运行阶段1000。阶段1010–1030持续地运行以提供对IPORT的准确测量。 [0057] 由此，图2A–2B的电路和方法进行协作以确定RSENSE的实际值以及IPORT的结果所得实际值。IPORT的此类值对于准确报告功率使用并由此控制总体功率使用而言是优选的，但不限于此。然而，ADC 130看到由VSENSE所反映的全范围的端口电流，这可能增加成本。 [0058] 图3图解了利用图1的片上端口电流控制安排10的PoE系统200的高级框图。具体地，PoE系统200包括电源210、被供电设备220以及集成电路215(具体而言是PoE控制器)。PoE控制器215包括参考电流源20；端口25和55；电阻器RREF和RSENSE；电流控制电路30；端口电流测量电路110；以及PoE控制电路230。电源210的正输出经由端口25耦合至PD 220，且进一步耦合至参考电流源20的第一端。参考电流源20的第二端耦合至端口电流测量电路110的输入、参考电阻器RREF的第一端、以及电流控制电路30的第一输入(具体而言是其差分放大器40的非反相输入)。片上参考电阻器RREF的第二端耦合至电源210的返程以及片上感测电阻器RSENSE的第二端。片上感测电阻器RSENSE的第一端耦合至电流控制电路30的第二输入(具体而言是其差分放大器40的反相输入)、电流控制电路30的电子控制式开关50的源极、以及端口电流测量电路110的第二输入。差分放大器40的输出耦合至电子控制式开关50的栅极，且电子控制式开关50的漏极经由端口55耦合至来自PD 220的返程。端口电流测量电路110的输出耦合至PoE控制电路230的输入，且PoE控制电路230的输出(标示为ISELECT)耦合至参考电流源20的控制输入。 [0059] 在操作中，PoE系统200通过双绞线连接从电源210向PD 200供电，如以上提到的标准中所描述的。如上所述的返程电流(标示为IPORT)在端口55处被接收并被参考电流源20所输出的电流值控制(且具体而言是被限制为一值)。对经过端口55的电流的准确报告通过端口电流测量电路110来完成，端口电流测量电路110可以是如上所提供的，或者如以下将进一步描述的。可任选地，提供附加端口50(未示出)以向其他电路提供关于所确定的端口电流的信息。 [0060] 图4A图解了片上端口电流控制安排300的高级框图，其中单个ADC 130被安排成处置宽范围的电流控制电平，这些电流电平是响应于VLIMIT来确定的。电流控制安排300包括：差分放大器40；第一电子控制式开关SA；第二电子控制式开关SB；PoE控制电路 230；第一NMOSFET 50A；第二NMOSFET 50B；第一感测电阻器RSENSE-A；以及第二感测电阻器RSENSE-B。第一NMOSFET 50A和第二NMOSFET 50B是一般电子控制式开关的具体实现，且不限于NMOSFET。类似地，PoE控制器230是一般控制电路的实施例，且并不意味着被限于PoE的具体技术。本文的教导可适用于其中将应用电流限制且将测量宽范围电流的任何电路。 [0061] 极限电压VLIMIT(其如上所述地可响应于PoE控制器230的输出来设置)被耦合至差分放大器40的非反相输入。差分放大器40的输出耦合至第一电子控制式开关SA的第一端子和第二电子控制式开关SB的第一端子。第一电子控制式开关SA的第二端子耦合至第一NMOSFET 50A的栅极，且第二电子控制式开关SB的第二端子耦合至第二NMOSFET 50B的栅极。第一和第二NMOSFET 50A、50B各自的漏极共同耦合至端口55，且电流IPORT流经端口55。 [0062] 第一NMOSFET 50A的源极耦合至第一感测电阻器RSENSE-A的第一端。第二NMOSFET 50B的源极耦合至第二感测电阻器RSENSE-B的第一端、ADC 130的输入、以及差分放大器40的反相输入。第一感测电阻器RSENSE-A和第二感测电阻器RSENSE-B各自的第二端耦合至共用电位，共用电位在图3的实施例中为电源210的返程。PoE控制电路230的相应输出被耦合至第一电子控制式开关SA和第二电子控制式开关SB的控制输入。为便于理解，图2A的复用器120未被示出。 [0063] 第二感测电阻器RSENSE-B的电阻与第一感测电阻器RSENSE-A的电阻的比值被设为预定值(标示为RATIO)，其大于1。由此，第一感测电阻器RSENSE-A的电阻小于第二电阻器RSENSE-B的电阻。在将用于说明目的的一个特定实施例中，第一感测电阻器RSENSE-A的电阻为0.114欧姆，而第二感测电阻器RSENSE-B的电阻为0.8欧姆，且由此RATIO(比值)等于7。第一NMOSFET 50A由具有第一面积(标示为AREA-A)的NMSOFET构成，而第二NMOSFET 50B由具有第二面积(标示为AREA-B)的NMSOFET构成。AREA-B与AREA-A之间的关系被设为1/RATIO，在该说明性示例中，AREA-B由此是AREA-A的1/7。由此，第一NMOSFET 50A和第一感测电阻器RSENSE-A的组合导通电阻与第二NMOSFET 50B和第二感测电阻器RSENSE-B的组合导通电阻之间的关系由RATIO确定，且与温度因素无关。 [0064] 图4B图解了图4A的片上端口电流控制安排的操作方法的高级框图，为清楚起见，图4A和4B被一起描述。在阶段2000，为了控制和测量低电流(诸如PoE的类别电流)，PoE控制电路230在低电流模式中操作。在低电流模式中，PoE控制电路230闭合第二电子控制式开关SB，并将第一电子控制式开关SA设为断开。电流IPORT由此仅流经第二NMOSFET50B和第二感测电阻器RSENSE-B，并跨第二感测电阻器RSENSE-B产生VSENSE。对于PoE电流(其限于0-50mA的范围)的分类的说明性示例，向ADC 130呈现的电压VSENSE由此在最高到40mV的范围中。由此，第二NMOSFET 50B和第二感测电阻器RSENSE-B为电流IPORT呈现单条电流路径。 [0065] 在阶段2010，为了控制工作电流(其在PoE的说明性示例中可在从350mA–1A的范围中)，PoE控制电路230在高电流模式中操作。在高电流模式中，PoE控制电路230闭合第一和第二电子控制式开关SA和SB。第一感测电阻器RSENSE-A由此实际上与第二感测电阻器RSENSE-B并联。电流IPORT的第一部分流经由第一NMOSFET 50A和第一感测电阻器RSENSE-A的串联组合所呈现的并联电流路径，并且电流IPORT的第二部分如以上关于低电流模式所描述地流经第二NMOSFET 50B和第二感测电阻器RSENSE-B的串联组合。由于第二NMOSFET 50B和第一NMOSFET 50A的面积之比与第二感测电阻器RSENSE-B和第一感测电阻器RSENSE-A之比(即RATIO)成反比，因此流经这些支路的电流类似地响应于RATIO。第一感测电阻器RSENSE-A和第二感测电阻器RSENSE-B实际上是并联的，且电流IPORT以响应于RATIO的量流经第一感测电阻器RSENSE-A和第二感测电阻器RSENSE-B。具体而言，通过第二感测电阻器RSENSE-B的电流(其产生VSENSE)为IPORT/(RATIO+1)。通过利用RATIO来确定第一NMOSFET 50A和第二NMOSFET 50的面积以及第一感测电阻器RSENSE-A和第二感测电阻器RSENSE-B的电阻两者，电流在这些支路之间按比例划分，而不管温度如何，因为电阻、以及导通电阻具有固定比值。 [0066] 对于PoE的说明性示例，其中RATIO＝7、且RSENSE-A＝0.8欧姆、且通过的电流IPORT在350mA到1A的范围中，则VSENSE的范围从35mV到100mV，其可容易地由标准ADC来达成，其中一倍增器作为该ADC的前端的一部分(未示出倍增器)。 [0067] 图5A图解了用于单个ADC 130的输入电路400的高级框图，其中ADC 130被安排成处置宽范围的电流控制电平，如以上关于图4A和4B所描述的。输入电路400包括：差分放大器40；电子控制式开关50；电子控制式开关SS；PoE控制电路230；第一感测电阻器RSENSE-A；以及第二感测电阻器RSENSE-B。电子控制式开关50在一个非限制性实施例中被实现为NMOSFET，然而这并不意味着以任何方式进行限制。类似地，PoE控制电路230是一般控制电路的实施例，且并不意味着被限于PoE的具体技术。本文的教导可适用于其中将应用电流限制且将测量宽范围电流的任何电路。 [0068] 极限电压VLIMIT(其如上所述地可响应于PoE控制器230的输出来设置)被耦合至差分放大器40的非反相输入。差分放大器40的输出耦合至电子控制式开关50的栅极。差分放大器40的反相输入耦合至电子控制式开关SS的第一端子、电子控制式开关50的源极、第二感测电阻器RSENSE-B的第一端、以及ADC 130的输入。电子控制式开关SS的第二端子耦合至第一感测电阻器RSENSE-A的第一端，且电子控制式开关SS的控制端子耦合至PoE控制电路230的输出。第一感测电阻器RSENSE-A和第二感测电阻器RSENSE-B的第二端各自耦合至共用电位点。电子控制式开关50的漏极耦合至端口55(未示出)，且IPORT流经端口55。 [0069] 如上所述，第二感测电阻器RSENSE-B的电阻与第一感测电阻器RSENSE-A的电阻的比值被设为预定值(标示为RATIO2)，其大于1。由此，第二感测电阻器RSENSE-B的电阻大于第一电阻器RSENSE-A的电阻。电子控制式开关SS的导通电阻被假定为可忽略的，且由此不影响电流。 [0070] 图5B图解了图5A的输入电路的操作方法的高级框图，为清楚起见，图5A和5B被一起描述。在阶段2100，为了控制和测量低电流(诸如PoE的类别电流，其被限于0–50mA的范围)，PoE控制电路230在低电流模式中操作。在低电流模式中，PoE控制电路230将电子控制式开关SS设为断开。电流IPORT由此仅流经电子控制式开关50和由第二感测电阻器RSENSE-B呈现的单条电流路径，并跨第二感测电阻器RSENSE-B产生VSENSE。 [0071] 在阶段2110，为了控制工作电流(其在PoE的说明性示例中可在从350mA–1A的范围中)，PoE控制电路230在高电流模式中操作。在高电流模式中，PoE控制电路230闭合电子控制式开关SS。第一感测电阻器RSENSE-A由此与第二感测电阻器RSENSE-B并联，且电流IPORT的第一部分流经由第一感测电阻器RSENSE-A呈现的并联电流路径，且第二部分如以上关于低电流模式所描述地流经由第二感测电阻器RSENSE-B呈现的电流路径。由于第一感测电阻器RSENSE-A和第二感测电阻器RSENSE-B并联耦合，因此VSENSE小于如果电子控制式开关SS断开且第一感测电阻器RSENSE-A不耦合至第二感测电阻器RSENSE-B的情况。因此，如以上关于图4A–4B所描述的，在低电流模式和高电流模式两者中，VSENSE皆处在容易由单个标准ADC达成的范围内。如上所述，差分放大器40被安排成通过调节电子控制式开关50的栅极电压来控制电流IPORT。 [0072] 图6A图解了用于ADC 130的宽范围输入装置300的高级示意图，且图6B图解了装置300的操作方法的高级流程图。装置300包括：控制电路310，包括存储器320；多个主电子控制式开关330；多个感测电子控制式开关350；多个电子控制式开关360；多个电子控制式开关365；运算放大器370；电子控制式开关380；电流镜390，包括输入电子控制式开关400和输出电子控制式开关410；以及感测阻抗元件，其在一个实施例中包括感测电阻器RS。主开关330、感测开关350和开关380中的每一者在以下被描述成实现为n沟道金属氧化物场效应晶体管(NMOSFET)，然而这并不意味着以任何方式进行限制，并且可以提供被安排成调节流过的电流强度的其他电子控制式开关。为便于理解，感测电子控制式开关350将替换地被称为感测FET 350，而不进行限制。在一个实施例中，提供单个半导体本体320，每个主开关330包括半导体本体320的特定单元，且提供单个半导体本体340，每个感测FET 350包括该半导体本体的特定单元。在另一实施例中，每个主开关330和感测FET350包括单个半导体本体的特定晶体管单元。电流镜390的输入电子控制式开关400和输出电子控制式开关410中的每一者在以下被描述成实现为p沟道金属氧化物场效应晶体管(PMOSFET)，然而这并不意味着以任何方式进行限制，并且可以提供被安排成调节流过的电流强度的其他电子控制式开关。 [0073] 各主开关330的漏极彼此耦合，且各主开关330的源极耦合至共用电位。主开关330的栅极各自耦合至相应的电子控制式开关360的第一端子，且每个电子控制式开关360的第二端子耦合至共用栅极电压(标示为VG)。每个电子控制式开关360的控制输入耦合至控制电路310的相应输出(为简化起见，未示出连接)。各感测FET 350的漏极彼此耦合，且各感测FET 350的源极耦合至共用电位。感测FET 350的栅极各自耦合至相应的电子控制式开关365的第一端子，且每个电子控制式开关365的第二端子耦合至栅极电压VG。 每个电子控制式开关365的控制输入耦合至控制电路310的相应输出(未示出连接)。由此，每个主开关330具有被安排成启用其操作的相关联电子控制式开关360，且每个感测FET 350具有被安排成启用其操作的相关联电子控制式开关365。 [0074] 运算放大器370的第一输入耦合至感测FET 350的漏极以及电子控制式开关380的源极。运算放大器370的第二输入耦合至主开关330的漏极，且运算放大器370的输出耦合至电子控制式开关380的栅极。电子控制式开关380的漏极耦合至输入电子控制式开关400的漏极、以及输入电子控制式开关400和输出电子控制式开关410的栅极。输入电子控制式开关400和输出电子控制式开关410的源极共同耦合至电源电压VDD，且输出电子控制式开关410的漏极耦合至感测电阻器RS的第一端。感测电阻器RS的第二端耦合至共用电位，且感测电阻器RS的第一端进一步耦合至ADC 130的输入。 [0075] 在操作中，在阶段3000，控制电路310被安排成选择存储器320上所存储的多个预定可选比值之一，如以下将进一步描述的。响应于阶段3000的比值选择，在阶段3010，控制电路310被安排成闭合一个或多个电子控制式开关360，由此将栅极电压VG施加于相应主开关330的栅极。所施加的栅极电压VG由此控制相应主开关330并允许输入端口电流流经主开关330，输入端口电流如上所述地被标示为IPORT。在阶段3020，响应于阶段3000的比值选择，控制电路310被进一步安排成闭合一个或多个电子控制式开关365，由此将栅极电压VG施加于相应感测FET 350的栅极。运算放大器370和电子控制式开关380的闭环安排致使感测FET 350的漏极电压匹配于主开关330的漏极电压。感测FET 350和主开关330的漏极、源极和栅极电压匹配，且作为结果，流经感测FET 350的电流的幅度直接与流经主开关330的电流成比例，这些电流的幅度比值被定义为感测FET 350的总面积与主开关330的总面积的比值，该比值是由控制电路310所选择的比值，如以上在阶段3000所描述的。 [0076] 在阶段3030，由感测FET 350生成的电流通过输入开关400流入电流镜390并通过输出开关410生成输入电流的直接成比例表示，输入和输出电流的幅度比值由输入开关400和输出开关410的面积比值来定义。由此，由感测FET 350和电流镜390生成了感测电流(标示为ISENSE)，其幅度直接与流经主开关360的输入端口电流IPORT的幅度成比例。 电流ISENSE流经感测电阻器RS并跨感测电阻器RS生成电流ISENSE的电压表示。在阶段 3040，电流ISENSE的电压表示被ADC 130接收且其数字化输出表示从ADC 130输出至控制电路310。 [0077] 在阶段3050，控制电路310被安排成响应于以下各项来确定电流IPORT的幅度：电流ISENSE的经数字转换的电压表示；电流镜390的输入开关400与输出开关410的面积的比值；以及其相应电子控制式开关360被控制电路310闭合的主开关330的面积与其相应电子控制式开关365被控制电路310闭合的感测FET 350的面积的比值。在一个实施例中，每个主开关330和感测开关350的面积被存储在存储器320上，且控制电路310被安排成确定有效感测FET 350的总面积与有效主开关330的总面积的比值。另外，电流镜390的输入和输出电流的比值被存储在存储器320上。随后响应于所确定的面积比值和所存储的电流镜390的电流比值来确定电流IPORT的幅度。在另一实施例中，每个主开关330和每个感测FET 350的面积彼此相等，由此这些开关的面积比值是响应于有效感测FET 350的数量和有效主开关330的数量来确定的。在一个实施例中，所有主开关330响应于闭合所有电子控制式开关360而有效，且该比值由有效感测FET的数量决定。 [0078] 在一个实施例中，控制电路310被安排成选择存储器320上所存储的多个预定比值中的第一比值(如以上关于阶段3000所描述的)，并分析由ADC 130输出的数字电压表示。在ADC 130的输出小于预定低阈值或大于预定高阈值的情况下，在阶段3060，控制电路310被安排成选择存储器320上所存储的预定比值中的第二比值，并执行阶段3010–3050，如上所述。 [0079] 例如，在一个实施例中，第一所选比值为1/32000，即32000个主开关330和1个感测FET 350被启用，且电流镜390的电流比值为1/1，即输入开关400和输出开关410的面积相等。在电流IPORT的幅度相对较小(诸如5mA)的情况下，电流ISENSE将展现156nA的幅度，这将跨感测电阻器RS生成太小以致于ADC 130不能可靠地测量的电压。控制电路310由此不能可靠地确定电流IPORT的幅度。控制电路310随后选择第二比值，诸如1/1000，即32000个主开关330和32个感测开关350通过闭合相应开关360、365而被启用，以使得电流ISENSE将展现5μA的幅度，这将跨感测电阻器RS生成在ADC 130的工作范围中的电压。在第二比值产生太大的电流ISENSE的情况下，控制电路310将保持根据预定算法来选择不同比值，直至生成在ADC 130的工作范围中的电流ISENSE。 [0080] 有利地，为电流IPORT和ISENSE提供宽比值范围，由此允许使用标准ADC针对宽范围的输入端口电流起作用。在一个实施例中，宽比值范围包括1/1000与1/32000之间的多个比值。在某些实施例中，主开关360不被提供或者被提供为单个开关。面积比值则由开关365来控制。另外，在此类实施例中，可有利地利用以下进一步描述的图9的方法。 [0081] 图7图解了用于ADC 130的宽范围输入装置500的高级示意图。宽范围输入装置500在所有方面类似于图6A的宽范围输入装置300，不同之处在于感测FET 350按预定模式分布在主开关330的分布模式中。在一个实施例中，感测FET 350均匀地分布在主开关 330的分布模式中，每个感测FET 350和相关联的(诸)主开关330被示为一组510。宽范围输入装置500的操作在所有方面类似于宽范围输入装置300的操作，不同之处在于多个感测电流ISENSE被生成，每个感测电流ISENSE是经由特定的一组或多组510的感测开关 350来生成的，输入端口电流IPORT的幅度被确定为这多个所生成的感测电流的电压表示的函数。具体而言，控制电路310被安排成选择存储器315上所存储的多个可选比值之一，如以上关于阶段3000所描述的。控制电路310被安排成顺序地闭合多个组510的感测开关350，响应于闭合每组感测开关510所生成的电流ISENSE的幅度与电流IPORT的幅度的比值就是所选比值。 [0082] 例如，在提供32个感测FET 350且8个感测FET 350需要被启用以提供期望电流比值的实施例中，在启用所有主开关330的同时，4个组510的8个感测FET 350被顺序地闭合。对于闭合的每一组510，生成电流ISENSE并且其电压表示被ADC 130接收，如以上关于图6A所描述的。控制电路310被安排成响应于ADC 130接收的多个电压表示的函数来确定电流IPORT的幅度。在一个实施例中，控制电路310被安排成确定接收到的电压表示的数学平均值，电流IPORT的幅度是响应于所确定的平均值来确定的。 [0083] 如上所述，电流ISENSE和电流IPORT的幅度比值由启用的感测FET 350和启用的主开关330的总面积的比值来定义。然而，确切的面积比值不是精确已知的，且仅是紧密近似。具体而言，如上所述，在一个实施例中，每个主开关330和感测FET 350是单个半导体本体的单个晶体管单元，且面积比值由启用的主开关的数量和启用的感测FET的数量来定义。然而，在半导体本体的制造期间，晶体管单元并非总是完全均等地拆分的，且因此启用的感测FET 350的数量与启用的主开关330的数量的比值可能不严格等于启用的感测FET350的总面积与启用的主开关330的总面积的比值。另外，每个晶体管单元的电容和电荷载流子有效迁移率可能并不是严格相等的。由此，电流ISENSE和电流IPORT的幅度比值可能并不严格等同于启用的感测FET 350的数量与启用的主开关330的数量的比值。有利地，确定多个电流ISENSE的平均值抵消了幅度比值中的误差，由此提供了更准确的对电流IPORT的幅度的确定。 [0084] 另外，流经主开关330和感测FET 350的电流是温度的函数。在操作期间，可能跨芯片存在温度梯度。由此，位于芯片的一个部分中的主开关330的温度可能不同于该芯片的第二部分中的感测开关330的温度，由此流经它们的电流将不相等，因为电流也是温度的函数。结果，电流ISENSE和电流IPORT的幅度比值将并不严格等同于启用的感测FET350的数量与启用的主开关330的数量的比值。有利地，感测FET 350跨主开关330的分布模式的均等分布向感测FET 350提供了与主开关330相同的温度梯度。 [0085] 然而，如上所述，可通过闭合多个感测FET 350中的仅一些来生成电流ISENSE，由此启用的感测FET 350上的温度梯度可能不等于启用的主开关330上的温度梯度。有利地，通过不同的感测开关组510生成多个电流ISENSE，其中每个感测开关组510分布在主开关330分布模式的不同部分中，从而提供具有与主开关330的平均温度梯度相等的平均温度梯度的多个电流ISENSE。由此，确定电流ISENSE的幅度的平均值提供了更准确的对电流IPORT的幅度的确定。 [0086] 图8图解了根据某些实施例的用于ADC 130的宽范围输入装置600的高级示意图。宽范围输入装置600在所有方面类似于图6A的宽范围输入装置300，不同之处在于提供电流控制电路610来代替栅极电压VG。电流控制电路610包括：限制阻抗元件，在一个实施例中包括限制电阻器RL；第一参考阻抗元件，在一个实施例中包括参考电阻器RF1；第二参考阻抗元件，在一个实施例中包括参考电阻器RF2；电子控制式开关620；参考电流源630；以及运算放大器640。感测电阻器RS、限制电阻器RL、参考电阻器RF1和参考电阻器RF2是片上电阻器，并且它们之间展现已知的电阻比值。 [0087] 限制电阻器RL耦合在感测电阻器RS的第二端与共用电位之间，且感测电阻器RS的第二端耦合至运算放大器640的反相输入。参考电流源630的输出耦合至运算放大器640的非反相输入、参考电阻器RF1的第一端、ADC 130的相应输入、以及电子控制式开关620的第一端子。电子控制式开关620的第二端子耦合至参考电阻器RF2的第一端，且参考电阻器RF1和参考电阻器RF2中每一者的第二端耦合至共用电位。运算放大器640的输出耦合至电子控制式开关360和365中每一者的第二端。参考电流源630的控制输入耦合至控制电路310的相应输出，且电子控制式开关620的控制输入耦合至控制电路310的相应输出(未示出连接)。 [0088] 在操作中，如上所述，生成电流ISENSE并跨感测电阻器RS生成其第一电压表示。另外，跨限制电阻器RL生成其第二电压表示，第一和第二电压表示之和被ADC 130接收。控制电路310被安排成控制参考电流源630输出参考电流(标示为IREF)，其流经参考电阻器RF2并跨参考电阻器RF2生成参考电压，该参考电压由ADC 130接收。如以上关于图1A和 1B所描述的，感测电阻器RS、限制电阻器RL和参考电阻器RF1的确切电阻不是已知的，但这些电阻器的确切电阻比值是已知的。因此，控制电路310被安排成响应于跨参考电阻器RF1所生成的该参考电流的电压表示来确定跨感测电阻器RS和限制电阻器RL生成电压表示的电流ISENSE的幅度。如以上关于式5-7所描述的，可获得精确的电流控制，和/或可确定感测电阻器RS和限制电阻器RL的精确电阻。 [0089] 响应于运算放大器640的操作来控制电流IPORT。具体而言，在电流ISENSE跨限制电阻器RL的电压表示不同于电流IREF跨参考电阻器RF1的电压表示的情况下，运算放大器640将调节启用的主开关330和感测FET 350的栅极电压，从而将电流IPORT和ISENSE调节至期望幅度。在一个实施例中，在期望较低电流IPORT的情况下，控制电路310被安排成闭合电子控制式开关620，以使得电流IREF的电压表示减小，从而减小电流IPORT。 [0090] 图9图解了根据某些实施例的为ADC提供宽范围输入电流的方法的高级流程图。在阶段3100，接收输入电流。在阶段3110，从多个预定可选比值中选择一比值。在阶段 3120，生成至少一个感测电流，所生成的至少一个感测电流和阶段3100所接收的输入电流的幅度展现阶段3110所选择的比值。该ADC被安排成接收所生成的至少一个感测电流的电压表示。 [0091] 在可任选阶段3130，启用主电子控制式开关组和感测电子控制式开关(感测FET)组。阶段3100的输入电流是响应于启用该主电子控制式开关组而被接收的，且阶段3120的至少一个感测电流是响应于启用该感测电子控制式开关组而生成的。阶段3110的每个可选比值是由启用的感测开关组的总面积与启用的主开关组的总面积的比值来定义的。可任选地，该总面积比值是由启用的感测开关的数量与启用的主开关的数量的比值来定义的。 [0092] 在可任选阶段3140，生成多个感测电流，每个感测电流的电压表示被提供给ADC，如在阶段3120中所描述的。响应于这多个所生成的感测电流的电压表示的函数来确定阶段3100所接收的输入电流的幅度值。可任选地，该函数包括数学平均，诸如算术平均。在可任选阶段3150，启用多个感测开关组，可任选阶段3140的每个所生成的感测电流是响应于启用特定感测开关组而生成的。每个所生成的感测电流的幅度与阶段3100所接收的输入电流的幅度的比值由每个感测开关组内的感测开关的数量来定义。 [0093] 在可任选阶段3160，生成参考电流。响应于所生成的参考电流流经片上参考阻抗元件而跨该片上参考阻抗元件产生参考电压，该参考电压由ADC接收。响应于所产生的参考电压以及跨片上感测阻抗元件产生的阶段3120所生成的感测电流的电压表示来确定阶段3100所接收的输入电流的幅度，片上感测阻抗元件和片上参考阻抗元件的阻抗展现预定已知比值。 [0094] 应当理解，为了清楚起见而在分开实施例的上下文中描述的本发明的某些特征也可以在单个实施例中组合地提供。相反，为简洁起见而在单个实施例的上下文中描述的本发明的各种特征也可分开地或以任何适当的子组合来提供。 [0095] 除非另行定义，否则本文中所使用的所有技术和科学术语具有如本发明所属领域的普通技术人员共同理解的相同含义。尽管可在实践或测试本发明时使用类似于或等效于本文所描述的方法，但是合适的方法在本文中进行了描述。 [0097] 如本文所使用的术语“包括”、“包含”和“具有”及其变型意味着“包括但不必限于”。 |
||||||
QQ群二维码
意见反馈
意见反馈