用于EEG监控系统的输入转换器、信号转换方法和监控系统

申请号 CN200980159016.4 申请日 2009-04-30 公开(公告)号 CN102440006B 公开(公告)日 2015-01-21
申请人 唯听助听器公司; 发明人 N·O·努森; S·基尔斯戈德;
摘要 为了最小化可以由正在被监控的人持续携带的EEG 监控系统 (40)中的噪声和 电流 消耗,设计了EEG监控系统的输入转换器(44)。所述输入转换器的 模数转换 器 具有输入级、输出级和反馈环路,并且所述输入级包含 放大器 (QA)和积分器(RLF)。 变压器 (IT)在输入转换器中被设置输入级上游。所述变压器(IT)具有的变压系数使得其提供的 输出 电压 大于所述输入电压,因此使得所述输入级的 信号 电压以固定因数成倍增加。所述变压器(IT)是具有至少两个电容器(Cx,Cy,Cz)的 开关 电容变压器。本 发明 进一步提供了转换 模拟信号 的方法和包含所述输入转换器(44)的EEG监控系统。
权利要求

1.一种EEG监控系统的输入转换器,所述输入转换器包含变压器、具有输入级和输出级的Δ-∑类型的模数转换器、从所述输入级的输出至所述输出级的输入的连接以及所述输入级的所述输入和所述输出级的所述输出之间的反馈环路,所述输入级包含放大器和积分器,其中所述变压器具有的变压系数使得其提供的输出电压大于输入电压,并且所述变压器在所述输入转换器中被设置在所述输入级的上游,所述变压器是开关电容变压器,其中所述反馈环路设置有所述开关电容变压器,所述开关电容变压器包含至少两个电容器,所述至少两个电容器被布置为通过输入电压以并联结构充电并且以串联结构放电从而递送输出电压,并且所述变压器包含用于控制各结构中的电容器的充电和放电的装置。
2.根据权利要求1所述的输入转换器,特征在于,所述变压器由采样时钟发生器控制。
3.根据权利要求2所述的输入转换器,特征在于,所述变压器由系统时钟发生器控制。
4.根据权利要求1所述的输入转换器,特征在于,所述放大器包含单级放大半导体元件。
5.根据权利要求1所述的输入转换器,特征在于,所述放大器包含作为放大元件的缓冲倒相器。
6.一种将EEG监控系统中的模拟信号转换为数字信号的方法,所述EEG监控系统包含数字信号处理器、采样时钟发生器和系统时钟发生器,所述方法包含以下步骤:由开关电容变压器将输入信号电压变换为更高电压、对经变换的输入信号电压进行放大、对经变换和放大的电压求积分、将经放大和积分的电压数字化、将数字化的电压经由反馈环路反馈、从经变换的输入电压中减去数字化的电压,以及利用数字化的积分电压生成数字输出比特流,该数字输出比特流表示所述EEG监控系统中的所述数字信号处理器的随后级的输入信号电压,
其中所述反馈环路设置有所述开关电容变压器,所述开关电容变压器包含至少两个电容器,所述至少两个电容器被布置为通过输入电压以并联结构充电并且以串联结构放电从而递送输出电压,并且所述变压器包含用于控制各结构中的电容器的充电和放电的装置。
7.根据权利要求6所述的方法,其中将所述输入信号电压变换为更高的电压的步骤包括以下步骤:在来自所述采样时钟发生器的信号的第一相位将并联结构的至少两个电容器充电到输入电压的瞬时值,和在来自所述采样时钟发生器的信号的第二相位使串联结构的所述至少两个电容器放电,从而使所述电容器的组合放电电压以电容器数量成倍增加。
8.根据权利要求6所述的方法,其中将经放大和积分的电压数字化的步骤包括以下步骤:比较经放大和积分的电压与预定电压,并且依赖于所述经放大和积分的电压的值和来自所述系统时钟发生器的信号生成离散的逻辑信号。
9.一种由正在被监控的人持续携带的EEG监控系统,所述系统包含适用于测量来自正在携带所述系统的人的一个或多于一个EEG信号的至少一个电极,所述系统包含用于分析所述EEG信号的信号处理装置,所述信号处理装置适用于基于所述EEG信号识别或预测所述人的具体的生物发病率,所述系统特征在于,所述系统包含根据权利要求1-5中任一项所述的输入转换器,所述输入转换器适用于将来自所述电极的模拟EEG信号转换为数字信号。
10.根据权利要求9所述的EEG监控系统,其中所述电极和所述输入转换器被布置在可埋植部件中,所述可埋植部件适用于通过正在被监控的人的皮肤无线接收电供应并且进一步适用于通过所述皮肤无线传输数字化的EEG信号至外部部件。

说明书全文

用于EEG监控系统的输入转换器、信号转换方法和监控系

技术领域

[0001] 本申请涉及EEG监控系统,特别涉及可以由正在被监控的人持续携带类型的监控系统。更具体地,涉及用于来自测量EEG信号的电极传感器的信号的模拟数字输入信号转换器。本发明进一步涉及在EEG监控系统中将模拟信号转换为数字信号的方法。

背景技术

[0002] 模数转换器(在下文中用A/D转换器表示)将变化的电流电压转换为数字数据形式。存在一些不同的A/D转换器拓扑结构,每种A/D转换器拓扑结构在转换速度、准确度、量化噪声、电流消耗、字长、线性度和电路复杂度方面都具有优势和折衷。在当前的数字助听器设计中,由于与现存A/D转换器设计相比的许多重要的因素,Δ-∑(Delta-Sigma)A/D转换器类型是优选的转换器类型,这些因素例如,容易的混叠滤波器实现、通过设计可控的变换噪声、相对低的功率消耗以及由于较少的部件数量而相对容易的实现。
[0003] 通过定义,信号处理装置中的固有噪声是信号处理装置本身引入的不期望信号。固有噪声可能源于不充分的运行情况、不良的设计或部件值的变化。在设计信号处理装置时需要考虑这些情况。在A/D转换器中,可以注意到一些不同类型的噪声。在这些不同类型的噪声中有转换噪声、量化噪声、热噪声、闪烁噪声、复合噪声和由于增益产生元件中的各种物理限制引起的噪声。为了提供这些不同噪声类型的源之间的区分,将在下面简要地讨论最重要的噪声类型。
[0004] 量化噪声源于将连续输入电压范围量化为有限组的电压电平的过程,有限组的电压电平可以根据下面表达式由离散的二进制电平表示:
[0005] LN=2n其中LN是可能的离散电平数,n是用于表示数字域中的单个样本的比特数。量化噪声可以被认为是单个样本的实际输入电压和用于表示实际输入电压的离散电压之差。于是例如通过任意地增加表示信号的比特数,可以最小化这种类型的噪声,因此这里将不再进一步讨论。
[0006] 热噪声源于电阻性介质中的电子的随机布朗运动。给定电阻、带宽和温度,通过下式给出均方根热噪声Vnt:
[0007]
[0008] 其中kb是玻尔兹曼常数1,38065*10-23J/K,T是以K为单位的绝对温度,Δf是以Hz为单位的感兴趣的带宽,R是以Ω为单位的考虑的电路元件的电阻。对于MOS半导体,通过下式给出热噪声En:
[0009]
[0010] 其中Id是漏电流,W是物理带宽,L是半导体元件的实际长度。于是较低的漏电流会导致更大的输入噪声,但是这可以通过更高的信号电平补偿。
[0011] 闪烁噪声或1/f噪声是低频噪声频谱中的主要噪声。从真空管时代开始闪烁噪声就已经出现在电子器件中,并且也出现在当前的半导体器件中。由于EEG信号通常是在频率范围0.1-100Hz,尽可能地限制1/f噪声是重要的。
[0012] 为了提供由正在被监控的人持续地携带的能够不中断工作数天而无需更换电池的EEG监控系统,对EEG监控系统的一个设计目标是尽可能地减少由电路从电池获得的电流,优选地减少至低于1mA的值。为了处理其工作极限内的大的增益,提供其输入端信号的一百倍至可能一千倍量级的放大的半导体元件使用该电流相当大的电流百分比作为其偏压电流。
[0013] 在EEG监控系统包含两个部件的情况中,如包含电极的可埋植部件与包含信号处理装置和电池的外部部件,A/D转换器通常与电极被布置在可埋植部件中。为了这个原因,A/D转换器的功率消耗必须尽可能地低。通常内部植入的部件用于接收来自外部部件的必要功率。这可以通过应用感应装置来实现。
[0014] 适用于由人持续携带的EEG监控器应当是小且不突出的,并且其功率消耗已经足够适度从而允许使用轻量电池,该电池在需要更换之前应当能持续至少数天。

发明内容

[0015] Δ-∑A/D转换器在本领域中是众所周知的。其目的是将变化的模拟输入电压转换为二进制比特流,用于进一步在数字域中进行处理。Δ-∑A/D转换器具有优于其他A/D转换器设计的重要的优势。为了降低量化阶段(例如图1中所示的比较器3)产生的量化噪声,使用过采样和噪声整形技术。过采样和Δ-∑调节器结构用作噪声整形滤波器,因而将来自感兴趣频带的量化噪声扩大至更高的频率。因此为感兴趣的信号生成具有低噪声系数的频带。缺点是转换器时钟速率需要高于传统的模数转换器,以最高的感兴趣频率(用尼奎斯特极限表示)两倍的采样率工作。在Δ-∑转换器中,通常可以发现64倍到128倍的过采样率。然而,与考虑到转换器中的部件值的较大容限获得的优势相比较,这只是较小的缺点。
[0016] 实质上,Δ-∑A/D转换器包含Δ-∑调节器和低通滤波器。这可以用积分器、比较器和D触发器来制成。触发器的输出信号通过包含1位数模(D/A)转换器的反馈环路被反馈,并在积分器上游从输入信号中减去。减去的反馈信号提供Δ-∑调节器的输入的误差信号。
[0017] 来自A/D转换器的反馈环路的误差信号用于确保转换器的平均输出信号电平总是等于输入信号电平。如果在转换器输入没有信号,那么由A/D转换器生成对称的二进制“1”和“0”的输出比特流。当输入信号电压变为更大的正电压时,更多的二进制“1”将出现在输出比特流中,且当输入信号电压变为更多的负电压时,更多的二进制“0”将出现在输出比特流中。因此Δ-∑A/D转换器将模拟输入信号转换为输出比特流中“1”和“0”之间的平衡。
[0018] 本发明在第一个方面提供了如权利要求1中所述的输入转换器。本发明在第二个方面提供了如权利要求9中所述的方法。本发明在第三个方面提供了如权利要求12中所述的EEG监控系统。
[0019] 为了克服以上缺点,根据本发明的输入转换器包含设置在输入转换器中输入级上游的变压器,变压器具有变压系数从而使得其提供比输入电压更大的输出电压。当输入信号电压在被放大器级放大之前变大时,需要较小的放大,从而使输入信号升至可接受的电平,且放大信号的相对放大器噪声贡献较低。
[0020] 根据本发明,输入变换器被实现为变压器。变压器容易实现在同步(时钟控制的)数字网络中,并且可以被设计以便将其阻抗最优化为放大器和A/D转化器的随后级的阻抗。
[0021] 根据从属权利要求进一步特征和优势是明显的。附图说明
[0022] 关于附图将进一步详细地描述本发明,在附图中,
[0023] 图1是现有技术Δ-∑A/D转换器的示意图,
[0024] 图2是图1中现有技术Δ-∑转换器的更详细的示意图,
[0025] 图3是示出图2中Δ-∑转化器的放大器的噪声电平电压Vn的等价示意图,[0026] 图4是示出了图3中放大器的输入信号的等价变换原理的示意图,
[0027] 图5是示出现有技术采样电容积分器的第一相位的示意图,
[0028] 图6是示出现有技术采样电容积分器的第二相位的示意图,
[0029] 图7是示出根据本发明的采样电容积分器的第一相位的示意图,
[0030] 图8是示出根据本发明的采样电容积分器的第二相位的示意图,
[0031] 图9是根据本发明的第一相位的输入变换器的实现方式的示意图,[0032] 图10是根据本发明的第二相位的输入变换器的实现方式的示意图,[0033] 图11是根据本发明的Δ-∑模数转换器的实施例的示意图,
[0034] 图12是根据本发明的具有开关电容输入变换器的三阶Δ-∑A/D转换器的优选实施例的示意图,
[0035] 图13是示出图12中所示Δ-∑A/D转换器中某些最重要的信号的时序图,[0036] 图14是示出图12中所示输入变换器T的更详细视图的示意图,
[0037] 图15是示出图12中所示种类的倒相放大器I的等价示意图,
[0038] 图16是示出具有可埋植部件和外部部件的EEG监控系统的方框图,[0039] 图17是EEG监控系统的可埋植部件的俯视图,以及
[0040] 图18是图16中所示EEG监控系统的可埋植部件的侧视图。

具体实施方式

[0041] 图1示出包含输入端IN、减法点1、积分器2、比较器3、D触发器4、1位数模(D/A)转换器5、时钟发生器6和输出端OUT的现有技术Δ-∑A/D转换器的方框图。提供给输入端IN的模拟信号被供应给减法点1,在该处来自1位D/A转化器5的输出信号从输入信号中被减去,生成误差信号。来自减法点1的误差信号被供应给积分器2的输入,用于生成来自减法点1的误差信号的积分。来自积分器2的输出信号被提供给比较器3的输入,用于每当积分信号超过比较器3设定的预定阈值极限时生成逻辑“1”电平并且每当来自积分器2的输出信号降到预定阈值以下时生成逻辑“0”电平。然后该逻辑信号提供触发器4的数据输入。
[0042] 时钟发生器6以如下方式控制触发器4,即来自比较器3的输出信号被以时间量化,并被同步到时钟信号,触发器4充当存器,因此生成表示输入信号的比特流。来自触发器4的输出的比特流在输出端OUT和1位D/A转换器5的输入之间被分开到减法点1并从输入信号中被减去。该1位D/A转换器5将比特流中的逻辑“1”和“0”转换为关于输入信号的正电压或负电压,以从减法点1的输入信号中减去。
[0043] 本质上,该布置产生反馈环路,使得比特流表示输入信号随时间的变化,即当输入信号电平是零时,相等数目的数字“1”和“0”将出现在比特流中,每当输入信号变为正值时,更多的“1”而不是“0”将出现在与输入信号电平成比例的比特流中,和每当输入信号变为负值时,更多“0”而不是“1”将出现在与输入信号电平成比例的比特流中。然后比特流可以被转换为合适的数字形式,用于在数字域中进一步处理。
[0044] 设计用于EEG监控系统的Δ-∑A/D转换器应当具有小的噪声系数和低的电流消耗。然而,如果A/D转换器的输入放大器的电流消耗降低,而不对设计做出任何改变,那么放大器的噪声系数将相应地增加。该问题和可能的解决方案将在下面进一步详细地描述。
[0045] 图2示出现有技术Δ-∑A/D转换器的更详细的示意图。该转换器包含输入IN、第一电阻器R1、第二电阻器R2、放大器A、电容器C、剩余环路滤波器RLF、D触发器DFF和生成时钟信号的时钟发生器CLK。放大器A和电容器C构成图1中所示的转换器拓扑结构的积分器2,剩余环路滤波器RLF包含出现在二阶或更高阶Δ-∑转换器中的随后低通滤波器级。转换器在输入端IN接收电压U形式的模拟输入信号,并在输出端OUT提供表示数字输出信号Y的比特流。应当注意,转换器中的信号直到由触发器DFF的输出Q生成比特流之前一直是时间连续的。
[0046] 放大器A和剩余环路滤波器RLF包含转换器的环路滤波器,环路滤波器的频率传递函数(即A和RLF两者的频率传递函数)决定转换器抑制频率依赖的量化噪声的能。放大器A的增益也抑制来自RLF的噪声,因为滤波器RLF位于变换器的反馈环路中。在讨论中,在放大器环路滤波器之间分别进行区分的原因是将来自放大器A的噪声贡献与反馈环路中其他噪声源隔离。所有其他的因素都是同样的,因此放大器A的噪声平构成除了量化噪声之外变换器的主要噪声分量。这就是来自特定噪声源的贡献应当被最小化的原因,即前述所提及的问题。
[0047] 如果放大器A具有无限增益,那么放大器的输入端上的信号电平将是零。相反,可以假定,A和RLF组合的总增益在转换器的整个期望频带内足够大以至于转换器量化噪声可以被忽略。给定输入电压U和结果输出电压Y,在理想的情形中图2中的完整转换器的传递函数H可以被估算为:
[0048]
[0049] 为了解决来自转换器的输入级的噪声贡献的问题,需要隔离该特定的噪声源。这在图3的示意图中示出。
[0050] 在图3中,理想的无噪放大器A和噪声电压源Vn代替图2中的放大器A,并且C、R1、R2和A的结构连同输入电压U、输出电压Y和放大器噪声电压源Vn一起被简要地叙述,同时为了示意图的简洁起见,省略了图2的剩余部件。如果假定A和RLF(图3中未示出)的总放大率对转换器的期望带宽而言是足够的,那么对输出电压Y的噪声贡献Yn可以记为:
[0051]
[0052] 那么,关于输入电压U的噪声电压贡献Un可以通过结合两个表达式来计算:
[0053]
[0054] 这意味着输入噪声Un依赖于放大器噪声Vn。换句话说,如果降低Vn是可能的,那么输入噪声Un也将降低。
[0055] 放大器噪声电压Vn具有三个主要起因。噪声是由于放大器A具有有限增益、源于放大器A中非线性的互调产物和由放大器A的输入级产生的热噪声的事实。具有大增益值的多级放大器传统上已经被使用,以便最小化热噪声。此外,通过提供充分大的电流给放大器中的半导体元件也可以减少噪声,以便使输出信号中的总噪声保持在可接受的水平。
[0056] 然而,这些方法对用于可以由正在被监控的人持续携带的EEG监控系统的转换器设计都无特别的吸引力,在该EEG监控系统中电流消耗和部件数需要保持在最小值,以便延长电池寿命。于是期望降低转换器中放大器的噪声灵敏度的可选方法。
[0057] 理论上,可以按比例缩减噪声电压Vn,例如通过将具有确定变换因子N的理想变换器放在输入端U和R1之间与输出端和R2之间变换输入信号U和输出信号Y。图4示出在转换器的输入分支和输出分支分别具有理想变换器T1和T2的图3中转换器的等价示意图。输入变换器T1根据比率1∶N变换输入电压,(即变换器输出上的电压是变换器输入上的电压的N倍),以及反馈变换器T2根据比率1∶N变换反馈电压(即提供给放大器的电压是出现在输出节点Y的电压的N倍)。用N2的因子按比例确定每个电阻器R1和R2的值,以便分别保存输入和输入的电流负荷。同样,积分器电容C的值由因子N-2按比例确定。可以示出作为结果的放大器噪声电压Vn相应地由因子Vn/N按比例确定。理论上,将放大器级的噪声贡献按比例缩减任意量是可能的,使得提供放大器级能够处理增加的输入电压而不会饱和。由于阻抗变化,转换器需要的电流也是较小的。
[0058] 实际变换器是非理想的,并且因此由于其大小、重量、电流消耗和功率损失,不可能用于由人持续携带的实际的EEG监控系统中。发明者已经意识到,可以应用理想变换器的等价物作为问题的解决方案并且具有满意结果。这种等价物在下面将进一步详细描述。该讨论的起点是利用基于采样电容器的拓补结构的Δ-∑A/D转换器。采样电容器级被认为在本领域是众所周知的,并且这种采样电容器A/D转换器的工作原理将在下面参考图5和图6进一步详细描述。
[0059] 图5是示出现有技术采样电容器Δ-∑A/D转换器的采样时钟控制信号的第一相位的示意图,所述采样电容器Δ-∑A/D转换器包含输入端U、第一采样电容器Cs、第一开关SI、第二开关SE、保持电容器Ch、放大器A、反馈环路电容器Cs’、反馈环路端Q和输出端Y。反馈环路端Q携带来自D触发器(未示出)的输出的反馈信号。开关SI和SE由采样时钟(未示出)控制。在采样时钟控制信号的第一相位,如图5中所示,采样电容器Cs由在第一具体时间周期出现在输入端U的输入电压通过开关SI来充电。第二开关SE在第一相位是打开的。
[0060] 在采样时钟控制信号的第二相位,如图6中的示意图所示,开关SI使采样电容器Cs从输入端U断开,并将采样电容器Cs与放大器A和保持电容器Ch的输入连接,因而采样电容器Cs在第二具体时间周期内通过开关SI放电,将其电荷转移至保持电容器Ch。开关SE在第二相位是闭合的,并将反馈环路电容器Cs’与放大器A的输入连接。现在放大器A的输入端上的电压等于第一时间周期内输入端U上的电压减去出现在反馈端Q上的误差电压。当第二相位结束时,开关SI和SE返回至在图5中所示的开关的初始位置,并且周期性地反复执行该过程。
[0061] 如果开关S的位置由具有频率fs的周期信号控制,那么采样电容器Cs的阻抗Zs可以被描述如下:
[0062]
[0063] 考虑处于在图5中所示的第一相位的采样电容器Δ-∑A/D转换器的采样电容器Cs被分成两个电容器,每个电容器具有Cs/2的电容。然后通过将采样电容器设计分别改变为像图7和图8中的示意图,可以实现电压变换。图7和图8中所示的采样电容器电路设计包含两个受控开关SI和SE、放大器A、保持电容器Ch以及四个电容器Ca和Cb、Cc和Cd,四个电容器中的每个都具有Cs/2的电容。在图7中,开关SI在第一相位以图5中所示方式相似的方式将两个电容器Ca和Cb并联连接到输入端IN,在图8中,开关SI在第二相位以图6中所示方式相似的方式将两个电容器Ca和Cb串联连接到放大器A。
[0064] 此外,在图7中的第一相位,反馈电容器Cc和Cd通过开关SE被并联充电至反馈环路端Q上出现的相对于地的电压,在如图8中所示第二相位,在反馈电容器Cc和Cd的放电期间反馈电容器Cc和Cd通过开关SE串联连接在反馈环路端Q和放大器A之间,因而反馈环路端Q和保持电容器Ch之间的电压降加倍。那么,在第二相位出现在放大器A的输入的电压是VU-VQ,即加倍的输入电压减去加倍的反馈电压。
[0065] 该布置的效果是放大器A的输入节点通过电容器Ca、Cb、Cc和Cd形成的变压器分别与输入端U和反馈环路端Q隔离。分别从图7和图8中所示电路的外部可以得知,加倍输入电压和反馈环路电压的最终结果是放大器A的固有噪声水平Vn变得相对较小,从而提高了信噪比,同时保持放大器级A的输入阻抗和输出阻抗。
[0066] 电容器Ca、Cb、Cc和Cd分别具有Cs/2的值,该结构等同于分别用输入变换器的变换因子1∶2和反馈变换器的变换因子2∶1的电压变换,因此保持电容器Cs的阻抗Zs现在变为:
[0067]
[0068] 因此该布置有效地使放大器A的输入阻抗成四倍。通过与采样电容器Δ-∑A/D转换器的采样时钟频率fs的两个相位同步改变电路结构,通过图7和图8中所示的开关SI和SE,提供给放大器A的输入端的输入电压U加倍为2U。
[0069] 考虑放大器A具有单位增益,并且0V的误差信号出现在反馈环路端Q。那么第二变压器Cc和Cd下游的输出信号是:
[0070]
[0071] 这是基于电容器Cc和Cd在图7中所示的第一相位中的并联结构和图8中所示的第二相位中的串联结构之间转换的需要。通过以这种方法用第一和第二变压器使A/D转换器输入级放大器A的输入与电路的剩余部件隔离,可以以简单且有效的方式获得有效的相对噪声系数Vn/2。
[0072] 下面将参考图9和图10描述图示说明图7和图8的第一相位和第二相位的输入变压器电路的功能的示意图。在图9和图10中,变压器电路包含输入端U、输出端VA、五个受控开关S1、S2、S3、S4和S5以及都具有关于图5和图6中所示电路示意图的Cs/2电容的两个采样电容器Ca和Cb。变压器电路的输出端VA与图7和图8中所示放大器(未示出)连接。
[0073] 在变压器的第一相位,如图9中所示,开关S1、S3和S5闭合,而开关S2和S4打开。因此两个电容器与图9中的输入端U并联连接。因此出现在输入端U的电压将为电容器Ca和Cb充电到相同的电压。
[0074] 在变压器的第二相位,如图10所示,现在开关S1、S3和S5打开,而开关S2和S4闭合。两个电容器Ca和Cb串联连接,从而加倍其总电荷电压,同时其总电容减少为Cs/4,并与输出端VA连接。由电容器Ca和Cb聚集的组合电荷现在作为电压提供到输出端VA。由于改变的电容器Ca和Cb结构,该电压是电压U的两倍。
[0075] 考虑到图9和图10中所示输入变压器的输出端VA以图7和图8中所示方式连接到放大器A的输入级。如果放大器A具有放大增益β,那么输入电压U被同时加倍并乘以β,而噪声电压Vn仅仅乘以β。对于给定的输入电压U,放大器A的电压输出VY将是:
[0076]
[0077] 在该情形中,如果放大器能够处理2U的变换输入电压,那么输出电压VY的噪声电压贡献Vn是未变换的输入电压的噪声电压贡献的一半。
[0078] 来自Δ-∑A/D转换器的反馈环路信号的电压贡献以类似的方式通过图7和图8中所表明的第二变压器Cc和Cd被加倍。
[0079] 电压变换的原理可扩展到任意数量N的采样电容器,每个采样电容器具有Cs/N的电容,实际上将放大器的明显噪声系数平均地降低至Vn/N。输入变换器和反馈变换器具有相同的变压系数对于本发明的操作而言不是必要的。由于减少了对放大器的关于放大增益、热噪声、互调噪声以及由于放大器有限增益产生的误差的性能方面的需求,该原理允许以更简单的方式来实现输入放大器。
[0080] 因此,根据本发明的A/D转换器的输入级中的放大器可以实现为包含一个半导体元件(例如BJT、FET或具有充足增益的其他放大元件)的简单的单级放大器。单级放大器在热电压噪声和电流消耗之间固有地具有非常有吸引力的关系。电压变换进一步降低了放大器的失调电流需求和整体A/D转换器的电流消耗,其中输入放大器的失调电流构成相当大的部分。
[0081] 图11示出根据本发明的Δ-∑A/D转换器ADC。该A/D转换器ADC包含输入端IN、输入变换器级IT、放大器级QA、保持电容器Ch、恒定电流发生器Ic、反馈变换器级OT、剩余环路滤波器RLF、比较器CMP、触发器DFF和输出端OUT。触发器DFF由系统时钟源(未示出)控制。放大器级QA被提供来自与参考电压源Vref的连接供应的恒定电流源Ic的恒定电流。该电流控制放大器QA的工作点,从而使其能够为输入信号提供期望的增益。
[0082] 输入变换器级IT包含开关晶体管Q1、Q2、Q3、Q4和Q5以及电容器Ca和Cb。反馈变换器级OT包含开关晶体管Q6、Q7、Q8、Q9和Q10以及电容器Cc和Cd。为了简洁起见,这四个电容器被认为是具有相等的电容,即Ca=Cb=Cc=Cd。
[0083] 输入变换器级IT的开关晶体管Q1、Q2、Q3、Q4和Q5是由采样时钟发生器(未示出)以如下方式控制的,即当采样时钟发生器的信号边缘在第一相位变为正时,开关晶体管Q1、Q3和Q5闭合(即,它们允许电流通过),而Q2和Q4打开(即,它们阻止电流通过)。这在图11中分别通过各个开关晶体管的基级端上的空心圆或实心圆示出。在采样时钟发生器的信号边缘的第一相位,实心圆表示闭合的晶体管,而空心圆表示打开的晶体管。
[0084] 当采样时钟发生器的信号边缘在第二相位变为负时,输入变换器IT的开关晶体管Q1、Q3和Q5打开,而开关晶体管Q2和Q4闭合。在采样时钟发生器的信号边缘的第二相位,空心圆表示闭合的晶体管,而实心圆表示打开的晶体管。该结构等同于图9和图10中分别所示的示意图,其中晶体管Q1、Q2、Q3、Q4和Q5分别替代开关S1、S2、S3、S4和S5,保持图9和图10中所示电路的基本功能。采样时钟发生器(未示出)的时钟频率大小是30KHz,而系统时钟发生器(未示出)的时钟频率大小是1-2MHz。
[0085] 在第一相位,其中Q1、Q3和Q5是闭合的,而Q2和Q4是打开的,电容器Ca和Cb并联连接到输入端IN,且每个电容器被充电至输入端IN上供应的电压。在第二相位,其中Q1、Q3和Q5是打开的,而Q2和Q4是闭合的,电容器Ca和Cb串联连接到QA的输入,将其组合电荷递送至QA的输入和保持电容器Ch。由于该布置,向输入变换器IT提供的输入电压在其输出将加倍,如上所述。
[0086] 反馈变换器OT的开关晶体管Q6、Q7、Q8、Q9和Q10也是由采样时钟发生器(未示出)以如下方式控制的,即当采样时钟发生器的信号边缘在第一相位变为正时,开关晶体管Q6、Q8和Q10闭合,而Q7和Q9打开。这也分别通过各个开关晶体管的基级端上的空心圆或实心圆示出,其中实心圆表示闭合的晶体管,而空心圆表示打开的晶体管。这意味着电容器Cc和Cd在第一相位并联连接到放大器QA的输入,并将其组合电荷递送至放大器QA的输入。
[0087] 在第二相位,当采样时钟发生器的信号边缘变为负时,开关晶体管Q6、Q8和Q10打开,而Q7和Q9闭合。在这种情况下,各个晶体管的基级端上的空心圆表示闭合的晶体管,其上的实心圆表示打开的晶体管。这意味着电容器Cc和Cd在第二相位串联连接到输出端OUT,并由来自触发器DFF的误差电压充电。电容器Cc和Cd基本放置在放大器QA的反馈环路中,在提供误差电压给放大器QA的输入之前加倍来自触发器DFF的输出的反馈电压。
[0088] 剩余环路滤波器RLF输出来自QA的信号积分,每当积分低于预定阈值时,比较器CMP就输出逻辑0值,而每当积分高于预定阈值时,比较器CMP就输出逻辑1值。触发器DFF将来自比较器CMP的二进制积分信号转换为由时钟信号CLK控制的比特流,并作为反馈信号同时提供给输出端OUT和反馈变换器OT的输入。
[0089] 通过分别利用变压器IT和OT加倍放大器QA的输入的电压,输入电压增加两倍,且因此相对噪声电压水平Vn被降低,而无需增加供应给放大器QA的电流。
[0090] 根据本发明的Δ-∑A/D转换器同时实现了两个目标。首先,单级输入放大器设计表示输入放大器的电流消耗可以被显著地降低,其次,通过在信号电平到达输入级之前使信号电平变换升高来提高信噪比。用于分别隔离输入级与输入和误差反馈环路的采样时钟受控变压器的应用提供了源于利用单级输入放大器的信噪比问题的解决方案,而不会显著增加功率消耗。该设计在电池供电电路中是优选的,例如可以由正在被监控的人持续携带的EEG监控系统,因此,不只一个Δ-∑A/D转换器可以被实现在包含EEG监控系统的电路主要部件的电路芯片上。
[0091] 图12中的示意图示出了根据本发明的Δ-∑A/D转换器。A/D转换器包含输入变换器级、第一积分器级、第二积分器级、第三积分器级、比较器级、滤波器级和触发器级。图12中所示的也是包含EEG电极和被连接至输入变换器级的输入端的连接导线的EEG电极级。EEG电极并不构成转换器部件本身,但是生成要由转换器数字化的信号,且转换器的输入阻抗、采样频率和输入电压范围适应于来自EEG电极的信号。
[0092] 输入变换器级包含具有输入端1和输出端2的输入变换器T。变换器T按照因子1∶3变换来自EEG电极的输出电压,即输入变换器T的输出端2上的电压是输入变换器T的输入端1上的电压的3倍。输入变换器T构造为三重开关电容变压器,稍后将参考图14描述其操作细节。输入变换器T分别由第一时钟信号φ1和第二时钟信号φ2控制,从而进行电压变换。时钟信号φ1和φ2是互斥的。而且,以如下方式构造输入变换器T,即在输出端2的输出共模电压是0伏特。
[0093] 第一积分器级包含第一电容器C1、第二电容器C2、第三电容器C3和倒相放大器IA1。第二积分器级包含第一电容器C4、第二电容器C5、第三电容器C6和倒相放大器IA2。第三积分器级包含第一电容器C7、第二电容器C8、第三电容器C9和倒相放大器IA3。这三个积分器级的目的是连同来自触发器级和开关的反馈信号形成噪声整形环路滤波器。环路滤波器的系数由电容器比率CT/C1、C1/C3、C4/C6、C7/C9给出,其中输入变换器的CT=Cx+Cy+Cz。电容器C2、C5和C8用于存储用于消除DC和降低转换器中1/f噪声的放大器失调电压。该技术也被称为相关双采样(correlated double sampling)。
[0094] 比较器级包含第十电容器C10、第四倒相放大器IA4和第五倒相放大器IA5。比较器级的目的是调节来自一连串积分器级的输出信号,并将其数字化为适用于进一步由抽取滤波器(decimation filter)和触发器级处理的比特流。
[0095] 触发器级包含第一边沿触发的D触发器FF1、第二边沿触发的D触发器FF2和第三边沿触发的D触发器FF3,其中FF1根据来自比较器级的输出信号和第一时钟信号φ1生成输出信号Y1和 ,FF2根据来自第一边沿触发的D触发器FF1的输出信号和第二时钟信号φ2生成输出信号Y2和 ,FF3根据来自第二边沿触发的D触发器FF2的输出信号和第一时钟信号φ1生成输出信号Y3和 。第一触发器FF1提供输出信号Y1给第二触发器FF2的输入,第二触发器FF2提供输出信号Y2给第三触发器FF3的输入,以及第三触发器FF3提供输出信号Y3和 给第一积分器级的相关开关控制输入。
[0096] 输出信号Y1、Y2、Y3、 、 和 分别用作调节第一积分器级、第二积分器级和第三积分器级中的信号流的条件性反馈信号。时钟信号φ1或φ2是互斥的,并且来自第一、第二和第三边沿触发的D触发器的输出信号Y1和 、Y2和 、Y3和 也是互斥的。来自触发器级的输出信号调节第一、第二和第三积分器级中的信号流的方式将在下面进行描述。
[0097] 第一积分器级中的第一电容器C1的第一节点被连接至四个互斥受控开关。当φ1和Y3是高电平,或φ2和 是高电平时,第一电容器C1的第一节点被连接到地,而当φ1或是高电平,或φ2和Y3是高电平时,第一电容器C1的第一节点被连接到Vh。因此,第一电容器C1的第一节点可以分别被连接到地或Vh,这取决于控制信号。
[0098] 第一电容器C1的第二节点连接到变压器T的输出,第二电容器C2的第一节点和第三电容器C3的第一节点形成第一输入节点。而且,每当φ1是高电平时,第一输入节点就被连接到地。
[0099] 第二电容器C2的第二节点被连接到第一倒相放大器IA1的输入。每当φ1是高电平时,第一倒相放大器IA1被短路。每当φ2是高电平时,第三电容器C3的第二节点被连接到第一倒相放大器IA1的输出和第二积分器级的输入,形成第二输入节点。每当φ2不是高电平时,第一积分器级和第二积分器级之间不存在连接。
[0100] 第四电容器C4的第一节点被连接到两个互斥的受控开关。当φ1和 是高电平时,第四电容器C4的第一节点被连接到地,当φ1和Y2是高电平时,第四电容器C4的第一节点被连接到Vh。第四电容器C4的第一节点还被连接到第二输入节点,从第一积分器级接收输出信号。
[0101] 第四电容器C4的第二节点被连接到第五电容器C5的第一节点和第六电容器C6的第一节点。每当φ2是高电平时,第四电容器C4的第二节点也被连接到地。第五电容器C5的第二节点被连接到第二倒相放大器IA2的输入,每当φ2是高电平时,第二倒相放大器IA2被短路。每当φ1是高电平时,第六电容器C6的第二节点被连接到第二倒相放大器IA2的输出和第三积分器级的输入,形成第三输入节点。
[0102] 第七电容器C7的第一节点被连接到两个互斥的受控开关。当φ2和 是高电平时,第七电容器C7的第一节点被连接到地,当φ2和Y1是高电平时,第七电容器C7的第一节点被连接到Vh。第七电容器C7的第一节点还被连接到第三输入节点,从第二积分器级接收输出信号。
[0103] 第七电容器C7的第二节点被连接到第八电容器C8的第一节点和第九电容器C9的第一节点。每当φ1是高电平时,第七电容器C7的第二节点也被连接到地。第八电容器C8的第二节点被连接到第三倒相放大器IA3的输入,每当φ1是高电平时,第三倒相放大器IA3被短路。每当φ2是高电平时,第九电容器C9的第二节点被连接到第三倒相放大器IA3的输出和比较器级的输入。
[0104] 比较器级从第三积分器级接收输出信号,并生成适于由抽取滤波器处理的比特流。比特流也通过触发器级被分别反馈至第一积分器级、第二积分器级和第三积分器级,用于控制关于来自电极的输入信号的各个积分器级的操作。
[0105] 抽取滤波器根据输入比特流生成多个单独数字信号(在图12中标示十六个信号线)的输出。这些数字信号形成表示来自输入电极的采样数字化信号的数字字组,适于编码电磁传输和进一步由数字信号处理器(未示出)处理。
[0106] 根据本发明的A/D转换器被具体配置为用于转换具有0.1Hz到大约40Hz之间带宽和高达0.1伏特RMS的信号值的EEG电压信号。因此,如果选择采样频率为32kHz和过采样率为128,那么A/D转换器的有效带宽变为:
[0107]
[0108] 这不仅仅是为了有充足的电流。A/D转换器在0,1Hz至40Hz的有效带宽范围内具有1μVrms以下的噪声基底(noise floor),并被设计为在0,9伏特的电源电压下工作。在EEG监控系统的内部部件中,该电源电压由通信线圈和用于存储由电路使用的能量的电容器提供,该通信线圈根据放置在该EEG监控系统的外部部件中相应的通信线圈生成的变化的电磁场而生成感应电流。
[0109] 图13中所示时序图示出了根据本发明的Δ-∑A/D转换器中的六个主要信号。在图13中从上向下看,第一曲线图表示具有1/fs周期的第一采样时钟信号φ1,其中fs是采样频率。从图13的顶部的第二曲线图表示也具有1/fs周期的第二时钟信号φ2,但是第二时钟信号相对于第一时钟信号相位相反。为了不使φ1和φ2同时改变状态,使用非交叠的时钟方案。这意味着φ1和φ2将永远不会同时出现高电平。
[0110] 从图13顶部看的第三曲线图是来自比较器级的输出信号Y0。该信号表示提供给抽取滤波器的比特流。第四曲线图表示来自第一触发器FF1的输出信号Y1。该信号等于延迟半个时钟脉冲的信号Y0,并用于以之前描述的方式控制第三积分器级。第五曲线图表示来自第一触发器FF1的输出信号Y2。该信号等于延迟半个时钟脉冲的信号Y1,并用于以之前描述的方式控制第二积分器级。第六曲线图表示来自第一触发器FF1的输出信号Y3。该信号等于延迟半个时钟脉冲的信号Y2,并用于以之前描述的方式反馈至第三积分器级。
[0111] 根据本发明的三阶Δ-∑A/D转换器被配置为如图12所示进行采样、噪声整形和数字化来自电极的输入信号。当来自电极的信号非常弱时,在数字化该信号之前期望对信号进行某些形式的放大。为了保持电极和A/D转换器的功率需求为最小,使用变压器T提高可用于A/D转换器的信号水平。在所示实施例中,使用变换比为1∶3的变压器。
[0112] 在图14中示出了配置为在根据本发明的A/D转换器中使用的变压器T。变压器T包含输入端1、第一电容器Cx、第二电容器Cy、第三电容器Cz、用于调节通过变压器T的信号流的一组受控开关以及输出端2。变压器T中的开关分别由第一时钟信号φ1和第一时钟信号φ2控制。如之前所述,时钟信号φ1和φ2随着采样率的频率变化。以图12中所示的相同方式,当各时钟信号是高电平时每个开关是闭合的,而当各时钟信号不是高电平时每个开关是打开的。
[0113] 当第一时钟信号φ1是高电平时,每个电容器Cx、Cy和Cz的第一节点都被连接到输入端1,每个电容器Cx、Cy和Cz的第二节点都被连接到地。因此,输入端1上的电压将电容器Cx、Cy和Cz充电至相同的电压。
[0114] 当第二时钟信号φ2是高电平时,第一电容器Cx的第一节点被接地,第一电容器Cx的第二节点被连接到第二电容器Cy的第一节点,第二电容器Cy的第二节点被连接到第三电容器Cz的第一节点,以及第三电容器Cz的第二节点被连接到输出端2。因此,现在串联连接的电容器Cx、Cy和Cz的电压电荷被组合成等于输入电压三倍的单个电压。当第一时钟信号φ1再次是高电平时,重复该过程。用这种方式,输入端1上的电压在被提供给第一积分器级之前被有效地增至三倍。
[0115] 图15中示出图12中所示类型的一般倒相放大器I的等价示意图。倒相器经常用于数字电路中,具有使提供给输入的逻辑值倒置或无效的优点。倒相器通常由在饱和模式工作的互补型金属化物场效应晶体管(MOSFET)元件制成。
[0116] 然而,倒相器可以被视为具有输入失调的单级倒相放大器。输入失调大约是电源电压的一半。倒相放大器的输出实际上是推挽式放大器级。这种放大器级在开关电容器系统中非常有效。原因是NMOS/PMOS推挽式放大器级的跨导(Iout/Vin)遵循正输入信号和负输入信号两者的二次函数,这不是传统的A类型输出级的情形,在传统的A类型输出级情形中该二次函数或者仅对于正输入或者仅对于负输入存在。在被持续佩戴的EEG监控系统中较低的功率需求是最重要的。
[0117] 由于应用中另外讨论的噪声和功率考虑,如果提供稳定的偏置电压,那么倒相器将提供充分的放大用于大量电路应用,包括本发明的A/D转换器。假定固有放大增益是β,那么倒相放大器的输出电压V0是:
[0118] Vo=-β·Vin其中Vin是输入电压。使用标准技术,用这种方法可以容易地实现大约150倍放大增益值。
[0119] 图15中所示的倒相放大器I包含第一NMOS晶体管Q1、PMOS晶体管Q2和第二NMOS晶体管Q3。供应电压源Vh被连接到第一NMOS晶体管Q1的源极,具有大于Vh的电压值的偏置电压源B1被连接到第一NMOS晶体管Q1的栅极,第一NMOS晶体管Q1的源极被连接到PMOS晶体管Q2的源极,输入端A分别被连接到PMOS晶体管Q2和第二NMOS晶体管Q3的栅极端,PMOS晶体管Q2的漏极和第二NMOS晶体管Q3的漏极被连接到输出端Y,第二NMOS晶体管Q3的源极被连接到地。
[0120] 当正的信号电压被施加到倒相放大器I的输入A时,输出电压Y变为负,而当负的信号电压施加到输入A时,输出电压Y变为正。以这种方式,倒相器作为具有充足的线性失真系数的倒相放大器工作,以供在根据本发明的A/D转换器中使用。
[0121] 图16示出包含可埋植部件41和外部部件42的EEG监控系统40。可埋植部件41适用于皮下定位在需要EEG监控的人的后,该可埋植部件41包含具有由隔离器55分离的多个有源区域56的皮下EEG电极43,所述电极43被连接到电路60。在该实施例中所示的EEG电极43具有三个有源区域56,但是其他实施例可以要求EEG电极只具有两个有源区域。电路60包含根据本发明的A/D转换器44、数据包控制器45、通信控制器46和电压调节器47。电极43通过电极导线54被连接到A/D转换器44的输入端,通信控制器46被连接到第一通信线圈49,以及电压调节器47被连接到陶瓷电容器48。EEG监控系统40的外部部件42包含被连接至第二通信线圈50的控制器51、用于为控制器51供电的电池52和用于提供听觉信号(例如,发病情况中的警报)的扬声器53。
[0122] 当使用时,该EEG监控系统40的外部部件42可以被放置在需要监控EEG信号的用户的耳后,和在皮下可埋植部件41附近,所述可埋植部件41可以被植入用户皮肤下方和耳朵稍后方,并定位为使得通过电极43可以检测到可靠的电EEG信号。
[0123] 电极43从两个有源区域56获得EEG信号作为变化电压,并通过电极导线54提供该变化电压给A/D转换器44的输入端。该A/D转换器44将来自电极43的变化电压转换为数字信号,并提供所述数字信号给数据包控制器45。该数据包控制器45根据预定义的通信协议将表示来自电极43的电信号的数字信号分配到数据包流,并提供最终的数据包流给通信控制器46。
[0124] 通信控制器46被配置为在两个操作状态之间转变。通信控制器46的第一状态能够通过第一通信线圈49从外部部件42的第二通信线圈50接收能量以电磁方式给电路60提供能量。第一通信线圈49中接收的电磁能由通信控制器46传递至电压调节器47,并作为电压电荷暂时存储在陶瓷电容器48中。然后存储在陶瓷电容器48中的电能用作电路60的电源。
[0125] 通信控制器46的第二状态从数据包控制器45获得表示来自电极43的电EEG信号的数据包,并将第一通信线圈49中数据包转换为适用于由外部部件42的第二通信线圈50接收和检测的电磁能组。第二通信线圈50将接收到的电磁能组转换为适用于由控制器
51连续解码和分析的电信号。
[0126] 根据EEG信号的分析结果,控制器51可以决定触发扬声器53发出警报,例如当预定的医学情况根据该EEG信号的分析被认为存在时。然后该警报提醒用户该医学情况,并允许他或她采取充分的步骤减轻该医学情况,例如根据该医学情况通过服用处方药或咨询医务人员请求直接的建议或帮助。
[0127] 图17和18示出图16中所示EEG监控系统40的可埋植部件41。图17示出可埋植部件41的俯视图,图18示出可埋植部件41相应的侧视图。该可埋植部件41包含EEG电极43以及基本圆形的载荷元件57,EEG电极43具有隔离区域55、用于接触皮下组织以便检测电信号的存在的有源区域56a、56c,所示载荷元件57包含电路60、陶瓷电容器48和第一通信线圈49。可埋植部件41被配置为皮下埋植到用户的耳后,EEG电极43实现为具有实际长度大约为60mm和实际宽度大约为1mm的细长构件,以及基本圆形的载荷元件57的直径大约为20mm以便使得EEG电极容易埋植。
[0128] 该EEG电极被布置为皮下埋植在用户的耳后,以便提供适用于由该EEG监控系统的内部部件的电子器件检测的信号。来自EEG电极的典型输出信号通常具有幅值范围大约在1μV至100mV。肌肉收缩通常生成大小为10mV的电压水平,但是这些信号由系统滤除。在0,1至100Hz的带宽内测量的电极的固有噪声水平大约是1μV RMS,以及输出信号的可用带宽是0,1至40Hz。该电极具有生物兼容的PTFE聚合物基料,电极触片是由具有90%铂和10%铱的同样的生物兼容的铂铱合金[Pt-Ir]制成的。
[0129] 在植入之前,除了电极43,可埋植部件41完全地装入生物兼容的树脂(未示出)中,以便在植入之后保护电路免受周围组织的环境影响。当在已经定位移入物位置的耳后佩戴外部部件42时,外部部件的第二通信线圈50与可埋植部件41的第一通信线圈49的距离将小于1cm,因此有利于EEG监控系统40的可埋植部件41和外部部件42之间的通信。该通信包括外部部件42递送电磁能至可埋植部件41,以及可埋植部件41发送表示来自电极43的信号的数据至外部部件42以供分析。
QQ群二维码
意见反馈