流水线逐次比较模数转换器的自校准方法和装置 |
|||||||
| 申请号 | CN201410140352.7 | 申请日 | 2014-04-09 | 公开(公告)号 | CN103888141B | 公开(公告)日 | 2017-10-27 |
| 申请人 | 华为技术有限公司; | 发明人 | 李萌; 谷东明; 高洋; | ||||
| 摘要 | 本 发明 公开了一种流 水 线逐次逼近型 模数转换 器 的自校准方法和装置，包括：第一级逐次逼近型模数转换器，用于完成输入 信号 的 数据采集 和模数转换，且被施加一个 数字量 已知的伪随机量；第二级逐次逼近型模数转换器； 运算 放大器 ，用于将第一级逐次逼近型模数转换器输出的残余信号放大并传送至第二级逐次逼近型模数转换器以进行模数转换；数字校准控制逻辑 电路 ，用于根据第一级逐次逼近型模数转换器和第二级逐次逼近型模数转换器的输出以及伪随机量进行循环校准以控制 运算放大器 增益，并得到数据输出。通过上述方式，本发明能够实时调整运算放大器的增益，校准 温度 、电源 电压 等因素对增益的影响，从而提高ADC的有效 精度 。 | ||||||
| 权利要求 | 1.一种流水线逐次比较模数转换器的自校准装置，其特征在于，所述装置包括： |
||||||
| 说明书全文 | 流水线逐次比较模数转换器的自校准方法和装置技术领域背景技术[0002] 随着微电子工艺进入纳米级工艺，高速流水线模数转换器(Pipeline Analog to Digital Convertor，Pipeline ADC)在先进的纳米级工艺下正变得越来越难以实现，并且因其巨大的功耗、面积，正变得越来越不可接受。在这样的背景下，一种新型的将Pipeline ADC与逐次比较寄存器型(Successive Approximation Register，SAR)ADC相结合的技术被相应提出，它将Pipeline ADC单级中的FLASH ADC由SAR ADC替换，以降低功耗，减小面积。类似于Pipeline ADC，由于流水线逐次比较模数转换器(Pipeline SAR ADC)中也存在运算放大器，而运算放大器的增益以及运算放大器与比较器的失配会随着工艺温度发生漂移，从而影响精度。因此，需要通过校准的方式进行校准，以提高精度。 [0003] 现有的Pipeline SAR ADC分为基于闭环技术的Pipeline SAR ADC和基于开环技术Pipeline SAR ADC。基于闭环的Pipeline SAR ADC依靠电容匹配实现运算放大器的增益的准确性，并配合相关校准技术可以实现较高的精度，但是其对运算放大器的速度要求会成倍提高，并会消耗更大的功耗。例如，如果用第一级的电容作为级间运算放大器的反馈，则运算放大器的放大比例依赖于电容的比值。因此在运算放大器的增益和带宽满足要求的条件下，运算放大器和电容的匹配程度决定了运算放大器的增益，但是其对运算放大器的速度提出了较高要求，即如果闭环放大倍数为8，则运算放大器的带宽需要为闭环工作带宽的8倍，因此其对运算放大器的工作带宽具有较高的要求，需要运算放大器工作在较高的带宽，难以实现。而基于开环的Pipeline SAR ADC可以更容易实现较高的速度，但运算放大器的增益会随着工艺角以及温度发生偏移，需要进行校准。 发明内容[0005] 为解决上述技术问题，本发明第一方面提供一种流水线逐次比较模数转换器的自校准装置，包括： [0007] 第二级逐次逼近型模数转换器； [0008] 运算放大器，连接在第一级逐次逼近型模数转换器和第二级逐次逼近型模数转换器之间，用于将第一级逐次逼近型模数转换器输出的残余信号进行放大并传送至第二级逐次逼近型模数转换器，以驱动第二级逐次逼近型模数转换器进行模数转换； [0009] 数字校准控制逻辑电路，与第一级逐次逼近型模数转换器、第二级逐次逼近型模数转换器以及运算放大器连接，用于根据第一级逐次逼近型模数转换器和第二级逐次逼近型模数转换器的输出以及伪随机量进行循环校准，以控制运算放大器的增益，并得到数据输出。 [0010] 结合第一方面的实现方式，在第一种可能的实现方式中，数字校准控制逻辑电路包括： [0011] 乘法器，用于将第一级逐次逼近型模数转换器的输出乘以第一级逐次逼近型模数转换器各位的权值，其中，权值包括运算放大器的增益偏差信息； [0012] 加法器，用于将乘法器的输出与第二级逐次逼近型模数转换器的输出进行相加； [0013] 减法器，用于将加法器的输出减去伪随机量的数字量得到校准后的数据并输出校准后的数据； [0014] 再量化单元，用于将校准后的数据施加权值进行再量化以得到再量化的第一级输出和第二级输出； [0015] 相关器，用于将再量化的第一级输出与伪随机量取相关； [0016] 冗余校正单元，用于将相关器的输出进行冗余校正；以及 [0017] 运算器，用于对冗余校正单元的输出进行最小均方算法运算后得到收敛的权值，且乘法器输出的收敛的权值与第一级逐次逼近型模数转换器的输出相乘，重复上述过程以进行循环校准，控制运算放大器的增益，并得到数据输出，其中，当冗余校正单元的输出为零时，则输出的校准后的数据即为循环校准后的输出。 [0018] 结合第一方面第一种可能的实现方式，在第二种可能的实现方式中，第一级逐次逼近型模数转换器为权值小于2的逐次比较模数转换器，当冗余校正单元的输出为零时，权值收敛至一个特定值(W0)，其中，权值在环境条件变化时偏离特定值，需要进行循环校准，环境条件包括温度、工艺角以及电源。 [0019] 结合第一方面第二种可能的实现方式，在第三种可能的实现方式中，如果权值小于特定值(W0)一定范围，则数字校准控制逻辑电路增大运算放大器的增益；如果权值大于特定值(W0)一定范围，则数字校准控制逻辑电路减小运算放大器的增益，其中一定范围是通过测试获取的。 [0020] 结合第一方面的实现方式，在第四种可能的实现方式中，运算放大器为可编程的电阻式运算放大器或者电容式运算放大器。 [0021] 结合第一方面的实现方式，在第五种可能的实现方式中，第一级逐次逼近型模数转换器、第二级逐次逼近型模数转换器包括： [0022] 第一电容阵列，由多个电容所组成，其中，每个电容的第一端连接在一起，而每个电容的第二端分别通过一个对应的控制开关而连接至第一输入信号或者参考电平，参考电平包括共模电平、第一参考电平、或第二参考电平； [0023] 第二电容阵列，由多个电容所组成，与第一电容阵列具有相同的结构，其中，每个电容的第一端连接在一起，而每个电容的第二端分别通过一个对应的控制开关连接至第二输入信号或者参考电平； [0024] 第一逐次逼近型逻辑电路(SAR logic)，连接每一个控制开关并通过控制每一个控制开关将第一电容阵列和第二电容阵列中的每个电容的第二端连接至第一输入信号、第二输入信号或参考电平； [0025] 第一比较器，其中，第一比较器的第一输入端连接第一电容阵列中的每个电容的第一端，第一比较器的第二输入端连接第二电容阵列中的每个电容的第一端，而第一比较器的输出端连接第一逐次逼近型逻辑电路； [0026] 其中，当进行采样时，第一电容阵列中每个电容的第一端接第一输入信号，第二电容阵列中每个电容的第一端接第二输入信号，以进行底板采样；采样后，第一电容阵列和第二电容阵列中的每个电容的第一端接共模电平，第一比较器进行逐次比较，以使第一电容阵列和第二电容阵列中除最低位电容外的其它电容的第二端选择接第一参考电平或第二参考电平，第一电容阵列和第二电容阵列中的最低位电容的第二端被施加伪随机量。 [0027] 结合第一方面第五种可能的实现方式，在第六种可能的实现方式中，第一级逐次逼近型模数转换器的第一电容阵列中每个电容的第一端还接运算放大器的第一端，第一级逐次逼近型模数转换器的第二电容阵列中每个电容的第一端还接运算放大器的第二端，以使运算放大器将第一级逐次逼近型模数转换器输出的残余信号进行放大并传送至第二级逐次逼近型模数转换器。 [0028] 结合第一方面第六种可能的实现方式，在第七种可能的实现方式中，第一级逐次逼近型模数转换器还用于将其内部的第一电容阵列和第二电容阵列中的每个电容的第一端接共模电平，以进行采样、比较，调整第一比较器的失配，直至第一电容阵列和第二电容阵列中最高有效位电容的第二端接第一参考电平或第二参考电平的概率均为50％； [0029] 第二级逐次逼近型模数转换器还用于将其内部的第一电容阵列和第二电容阵列中的每个电容的第一端接共模电平，以进行采样、比较，调整其内部的第一比较器的失配，第一电容阵列和第二电容阵列中最高有效位电容的第二端接第一参考电平或第二参考电平的概率均为50％； [0030] 数字校准控制器还用于将第一级逐次逼近型模数转换器中的第一电容阵列和第二电容阵列中的每个电容接至共模电平，调整运算放大器的增益，使第一级逐次逼近型模数转换器的两种输出011…1和100…0经运算放大器和第二级逐次逼近型模数转换器后输出的偏差达到预设值。 [0031] 为解决上述技术问题，本发明第二方面提供一种流水线逐次比较模数转换器的自校准方法，包括：通过第一级逐次逼近型模数转换器完成输入信号的数据采集和模数转换，其中，所述第一级逐次逼近型模数转换器被施加有一个数字量已知的伪随机量； [0032] 通过运算放大器将第一级逐次逼近型模数转换器输出的残余信号进行放大并传送至第二级逐次逼近型模数转换器，以驱动第二级逐次逼近型模数转换器进行模数转换； [0033] 根据第一级逐次逼近型模数转换器和第二级逐次逼近型模数转换器的输出以及伪随机量进行循环校准，以控制运算放大器的增益。 [0034] 结合第二方面的实现方式，在第一种可能的实现方式中，根据第一级逐次逼近型模数转换器和第二级逐次逼近型模数转换器的输出以及伪随机量进行循环校准，以控制运算放大器的增益，并得到数据输出的步骤包括： [0035] 将第一级逐次逼近型模数转换器的输出乘以第一级逐次逼近型模数转换器各位的权值并与第二级逐次逼近型模数转换器的输出进行相加，其中，所述权值包括所述运算放大器的增益偏差信息； [0036] 将相加获得的输出减去伪随机量的数字量得到校准后的数据并输出校准后的数据； [0037] 将校准后的数据施加权值进行再量化以得到再量化的第一级输出和第二级输出； [0038] 将再量化的第一级输出与伪随机量取相关并进行冗余校正，对冗余校正后的输出进行最小均方算法运算后得到收敛的权值，且收敛的权值再与第一级逐次逼近型模数转换器的输出相乘，重复上述过程以进行循环校准，控制运算放大器的增益，并得到数据输出，其中，当冗余校准后的输出为零时，则输出的校准后的数据即为循环校准后的输出。 [0039] 结合第二方面第一种可能的实现方式，在第二种可能的实现方式中，第一级逐次逼近型模数转换器为权值小于2的逐次比较模数转换器，当冗余校正后的输出为零时，权值收敛至一个特定值(W0)，其中，权值在环境条件变化时偏离特定值，需要进行循环校准，环境条件包括温度、工艺角以及电源。 [0040] 结合第二方面第二种可能的实现方式，在第三种可能的实现方式中，如果权值小于特定值(W0)一定范围，则增大运算放大器的增益；如果权值大于特定值(W0)一定范围，则减小运算放大器的增益，其中一定范围是通过测试获取的。 [0041] 结合第二方面的实现方式，在第四种可能的实现方式中，运算放大器为可编程的电阻式运算放大器或者电容式运算放大器。 [0042] 通过上述方案，本发明的有益效果是：本发明通过第一级逐次逼近型模数转换器完成输入信号的数据采集和模数转换，其中，第一级逐次逼近型模数转换器被施加有一个数字量已知的伪随机量；第一级逐次逼近型模数转换器输出的残余信号通过运算放大器进行放大并传送至第二级逐次逼近型模数转换器，以驱动第二级逐次逼近型模数转换器进行模数转换；数字校准控制逻辑电路根据第一级逐次逼近型模数转换器和第二级逐次逼近型模数转换器的输出以及伪随机量进行循环校准，以控制运算放大器的增益，并得到数据输出，循环校准包括前台校准和后台校准，并在后台校准中实时调整运算放大器的增益，可以校准温度、电源电压变化等因素带来的增益影响，从而提高ADC的有效精度。附图说明 [0043] 为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。其中： [0044] 图1是本发明的第一实施例的流水线逐次比较模数转换器的自校准装置的结构示意图； [0045] 图2是本发明第一实施例的流水线逐次比较模数转换器的工作时序示意图； [0046] 图3是本发明第一实施例的第一级逐次逼近型模数转换器的结构示意图； [0047] 图4是本发明第一实施例的第二级逐次逼近型模数转换器的逐次比较模数转换示意图； [0048] 图5是本发明第一实施例的数字校准控制逻辑电路的结构示意图； [0049] 图6是本发明第一实施例的数字校准控制逻辑电路的循环校准示意图； [0050] 图7是本发明第二实施例的流水线逐次比较模数转换器的自校准装置的结构示意图； [0051] 图8是本发明第一实施例的流水线逐次比较模数转换器的自校准方法的流程示意图； [0052] 图9是本发明第一实施例的流水线逐次比较模数转换器的后台校准的方法示意图。 具体实施方式[0053] 下面结合附图和实施方式对本发明进行详细说明。 [0054] 请参见图1，图1是本发明第一实施例的流水线逐次比较模数转换器的自校准装置的结构示意图。如图1所示，流水线逐次比较模数转换器的自校准装置10包括：第一级逐次逼近型模数转换器11、第二级逐次逼近型模数转换器12、运算放大器13以及数字校准控制逻辑电路14。Dout1为第一级逐次逼近型模数转换器11进行模数转换后的输出，Dout2为第二级逐次逼近型模数转换器12进行模数转换后的输出。运算放大器13为可编程的电阻式运算放大器。 [0055] 在本发明实施例中，第一级逐次逼近型模数转换器11用于完成输入信号Vin的数据采集和对输入信号Vin中的部分进行模数转换。运算放大器13连接在第一级逐次逼近型模数转换器11和第二级逐次逼近型模数转换器12之间，用于将第一级逐次逼近型模数转换器11输出的残余信号进行放大并传送至第二级逐次逼近型模数转换器12，以驱动第二级逐次逼近型模数转换器12对第一级逐次逼近型模数转换器11所输出的残余信号进行模数转换。 其中第一级逐次逼近型模数转换器11被施加有一个数字量已知的伪随机量PN*Ta。数字校准控制逻辑电路14与第一级逐次逼近型模数转换器11、第二级逐次逼近型模数转换器12以及运算放大器13连接，用于根据第一级逐次逼近型模数转换器11和第二级逐次逼近型模数转换器12的输出以及伪随机量PN*Ta进行循环校准，以控制运算放大器13的增益，并得到数据输出。本发明通过数字校准控制逻辑电路14进行的循环校准包括前台校准和后台校准，并在后台校准中实时调整运算放大器的增益，可以校准温度、电源电压变化等因素带来的增益影响，从而提高ADC的有效精度。 [0056] 具体地，第一级逐次逼近型模数转换器11与第二级逐次逼近型模数转换器12的工作时序如图2，其中，T表示一个周期。如图2所示，在前1/4T内，第一级逐次逼近型模数转换器11进行采样，在后续1/2T内，第一级逐次逼近型模数转换器11进行逐次比较以进行模数转换，而在最后的1/4T内，运算放大器13将第一级逐次逼近型模数转换器11采样的残余信号传送至第二级逐次逼近型模数转换器12，即相当于第二级逐次逼近型模数转换器12进行采样操作。而在下一个周期，在其前3/4T内，第二级逐次逼近型模数转换器12将上个周期采样来的信号进行模数转换，依次类推。 [0057] 在本发明实施例中，如图3所示，第一级逐次逼近型模数转换器11包括：第一逐次逼近型逻辑电路(SAR logic)111、第一比较器112、第一电容阵列113以及第二电容阵列114。其中，第一电容阵列113由多个电容所组成，如包括电容C0，C1，…，CMSB，其中，CMSB为最高位电容，C0为最低位电容。每个电容的第一端连接第一比较器112的第一端，并且还通过开关S1接地，而每个电容的第二端分别通过一个对应的控制开关而连接至第一输入信号Vin或者参考电平，其中，参考电平包括共模电平Vcm、第一参考电平+VR、或第二参考电平-VR。第二电容阵列114由多个电容所组成，与第一电容阵列113具有相同的结构。每个电容的第一端连接第一比较器112的第二端，并且还通过开关S2接地，而每个电容的第二端也分别通过一个对应的控制开关而连接至第二输入信号Vip或者上述参考电平；此外，第一电容阵列113的每个电容的第一端也分别连接至运算放大器13的第一端，而第二电容阵列114的每个电容的第一端也分别连接至运算放大器13的第二端。第一比较器112的输出端连接第一逐次逼近型逻辑电路111，而第一逐次逼近型逻辑电路111连接每一个控制开关并通过控制每一个控制开关而将第一电容阵列113和第二电容阵列114中的每个电容的第二端选择性地连接至第一输入信号Vin、第二输入信号Vip或参考电平中的任意一个。 [0058] 在本发明实施例中，第一级逐次逼近型模数转换器11采用了基于共模电平的电容翻转模式，即采用底板进行采样。当第一级逐次逼近型模数转换器11进行采样时，开关S1和开关S2闭合，此时，第一电容阵列113中每个电容的第二端连接至第一输入信号Vin，而第二电容阵列114中每个电容的第二端连接至第二输入信号Vip，以进行底板采样。采样后，开关S1和开关S2断开，第一电容阵列113和第二电容阵列114中的每个电容的第二端连接至共模电平Vcm。第一级逐次逼近型模数转换器11中的第一比较器112进行逐次比较，即第一电容阵列113和第二电容阵列114中从最高位电容CMSB至低位电容C1进行逐位比较，由比较结果而决定第一电容阵列113和第二电容阵列114中的每个电容的第二端是向第一参考电平+VR进行翻转还是向第二参考电平-VR进行翻转，其中第一电容阵列113和第二电容阵列114中的每个电容的第二端的翻转方向是正好相反的，也就是说，如果第一电容阵列113中某位电容的第二端是向第一参考电平+VR翻转，则第二电容阵列114中对应位的电容的第二端是向第二参考电平-VR翻转。如此不断进行比较，直至最后一位。比较时，未进行比较的其它低位电容都是先连接在共模电平Vcm上的。最低位电容C0在采样时并不连接至输入信号，而是连接至第一参考电平+VR或者第二参考电平-VR，其由伪随机信号PN进行控制，这样便在信号输入端注入了一个LSB(Least Significant Bit，最低有效位)的伪随机信号PN。 [0059] 因此，在比较完成后，第一电容阵列113和第二电容阵列114中除最低位电容C0外的其它电容的第二端分别选择性地连接第一参考电平+VR或者第二参考电平-VR，而第一电容阵列113和第二电容阵列114中的最低位电容C0的第二端上被施加伪随机信号PN。如此完成对输入信号的模数转换。此外，第一级逐次逼近型模数转换器11未进行模数转换的残余信号通过运算放大器13而传递至第二级逐次逼近型模数转换器12。 [0060] 第二级逐次逼近型模数转换器12与第一级逐次逼近型模数转换器11的结构类似，其也包括如图3所示的各种元件，并采用与第一级逐次逼近型模数转换器11相同的方法而对运算放大器13所输出的放大的残余信号进行相关的模数转换。其中，图4为第二级逐次逼近型模数转换器12在某一时刻的状态示意图。 [0061] 其中，两个电容阵列中，最左边为最高有效位(Most Significant Bit，MSB)。电容Catt为衰减电容，用于权值匹配以及调整共模电平的大小和电容阵列中总电容的大小。第二级逐次逼近型模数转换器12采样结束后，进行第一次比较：当MSB＝0，即Vip [0062] 在本发明实施例中，为解决运算放大器13与第一级逐次逼近型模数转换器11和第二级逐次逼近型模数转换器12中的第一比较器112和比较器122的失配，需要进行校准，包括前台校准和后台校准。在前台校准中，第一级逐次逼近型模数转换器11将第一电容阵列113和第二电容阵列114中的每个电容的第二端接共模电平Vcm，即第一级逐次逼近型模数转换器11的输入信号为0，以进行采样、比较，调整第一比较器112的失配，具体地，不断对输入信号进行采样和比较，并统计最高有效位电容的第二端连接第一参考电平+VR或第二参考电平-VR的概率，不断调整第一比较器112失配校准的大小与方向，直至第一电容阵列113和第二电容阵列114中最高有效位电容的第二端接第一参考电平+VR或第二参考电平-VR的概率均为50％，则完成了第一级模转换器11的校准。同理，第二级逐次逼近型模数转换器12将比较器122正负输入端的两个电容阵列中的每个电容的第二端连接共模电平Vcm，即第二级逐次逼近型模数转换器12的输入信号为0，以进行采样和比较，调整第二比较器的失配，直至比较器122正负输入端的两个电容阵列中最高有效位电容的第二端接第一参考电平+VR或第二参考电平-VR的概率均为50％。然后，数字校准控制逻辑电路14将第一电容阵列113和第二电容阵列114中的每个电容接至共模电平Vcm，即输入信号为0，调整运算放大器13的增益，使第一级逐次逼近型模数转换器11会有两种输出011…1和100…0，经运算放大器13和第二级逐次逼近型模数转换器12后输出的偏差达到预设值。其中，011…1表示第一级逐次逼近型模数转换器的输出为’-0’，100…0表示第一级逐次逼近型模数转换器的输出为’+ 0’。如此就完成了前台校准，有利于提高ADC的有效精度，并且在前台校准中仅使用了比较逻辑。 [0063] 后台校准请一并参阅图1和图5，其中图5描述了图1所示的数字校准控制逻辑电路14的具体结构。如图5所示，数字校准控制逻辑电路14包括：乘法器140、加法器141、减法器 142、再量化单元143、相关器144、冗余校正单元145和运算器146。 [0064] 后台校准中，乘法器140用于将第一级逐次逼近型模数转换器11的输出Dout1乘以第一级逐次逼近型模数转换器11各位的权值W，其中权值W包括运算放大器13的增益偏差信息等等。加法器141连接乘法器140和第二级模数转换器12的输出Dout2，以用于将乘法器140的输出与第二级逐次逼近型模数转换器12的输出Dout2进行相加。减法器142连接加法器141并接收伪随机量PN*Ta的数字量PN*Td，以用于将加法器141的输出减去伪随机量PN*Ta的数字量PN*Td后，得到校准后的数据并输出校准后的数据。其中，校准后的数据为取出注入的伪随机量PN*Ta后，还原的第一级逐次逼近型模数转换器11的输出。再量化单元143连接减法器142和运算器146，用于将校准后的数据施加权值W以进行再量化以得到再量化的第一级输出Dout1’和第二级输出Dout2’。相关器144接收再量化单元143所输出的再量化的第一级输出Dout1’，并将再量化的第一级输出Dout1’与伪随机信号PN取相关。冗余校正单元145连接相关器144，以将相关器144的输出进行冗余校正。运算器146连接冗余校正单元145，以对冗余校正单元145的输出进行最小均方算法运算后得到收敛的权值W，且乘法器 140将该收敛的权值W与第一级逐次逼近型模数转换器11的输出相乘。重复上述过程以进行循环校准，以控制运算放大器13的增益，并得到数据输出。其中，权值W包括运算放大器13的增益偏差信息，当冗余校正单元145的输出为零时，则运算器146对冗余校正单元145的输出进行最小均方算法运算后得到的收敛的权值为特定值W0，而输出的校准后的数据即为循环校准后的输出。 [0065] 在本发明实施例中，第一级逐次逼近型模数转换器11为权值小于2的逐次比较模数转换器，循环校准后第一级逐次逼近型模数转换器11收敛出各位的权值。第二级逐次逼近型模数转换器12采用标准的二进制权值。当冗余校正单元145的输出为零时，第一级逐次逼近型模数转换器11各位的权值W收敛至一个特定值W0。其中，第一级逐次逼近型模数转换器11中不同位的权值W收敛的特定值W0不一定相同。当权值W在环境条件变化时偏离特定值W0，则权值W需要进行循环校准，环境条件包括温度、工艺角以及电源等。如图6所示，如果权值W小于特定值W0至一定范围q，即权值W小于W0-q时，则数字校准控制逻辑电路14增大运算放大器13的增益。反之，如果权值W大于特定值W0至一定范围q，即权值W大于W0+q时，则数字校准控制逻辑电路14减小运算放大器13的增益，其中一定范围q是通过测试获取的。如此通过实时调整运算放大器13的增益，可以校准温度、电源电压变化等因素带来的增益影响，从而提高ADC的有效精度。 [0066] 综上所述，在本发明实施例中，通过第一级逐次逼近型模数转换器11完成输入信号的数据采集和模数转换，其中，第一级逐次逼近型模数转换器11被施加有一个数字量已知的伪随机量，第一级逐次逼近型模数转换器11输出的残余信号通过运算放大器13进行放大并传送至第二级逐次逼近型模数转换器12，数字校准控制逻辑电路14根据第一级逐次逼近型模数转换器11和第二级逐次逼近型模数转换器12的输出以及伪随机量进行循环校准，以控制运算放大器13的增益，并得到数据输出，循环校准包括前台校准和后台校准，并在后台校准中实时调整运算放大器13的增益，可以校准温度、电源电压变化等因素带来的增益影响，从而提高ADC的有效精度。 [0067] 图7是本发明第二实施例的流水线逐次比较模数转换器的自校准装置的结构示意图。如图7所示，流水线逐次比较模数转换器的自校准装置20包括第一模数转换器21、第二模数转换器22、运算放大器23以及数字校准控制逻辑电路24，具体的工作过程与图1相同，不再赘述。其中，运算放大器23可为电容式运算放大器，即采用电容编程进行相关的可编程校准的动态运算放大器。 [0068] 请参见图8，图8为本发明第一实施例的流水线逐次比较模数转换器的自校准方法的流程示意图。如图8所示，流水线逐次比较模数转换器的自校准方法包括： [0069] S10：通过第一级逐次逼近型模数转换器完成输入信号的数据采集和模数转换，其中，所述第一级逐次逼近型模数转换器被施加有一个数字量已知的伪随机量。 [0070] S11：通过运算放大器将第一级逐次逼近型模数转换器输出的残余信号进行放大并传送至第二级逐次逼近型模数转换器，以驱动第二级逐次逼近型模数转换器进行模数转换。 [0071] 在本发明实施例中，前1/4周期内，通过第一级逐次逼近型模数转换器对输入信号进行采样，后续1/2周期内，通过第一级逐次逼近型模数转换器进行逐次比较以进行模数转换，最后1/4周期内通过运算放大器将第一级逐次逼近型模数转换器的残余信号转移至第二级逐次逼近型模数转换器，即通过第二级逐次逼近型模数转换器对第一级逐次逼近型模数转换器的残余信号进行采样。而在下一个周期，前3/4周期内通过第二级逐次逼近型模数转换器将上个周期采样来的信号进行模数转换。其中，运算放大器为可编程的电阻式运算放大器或者电容式运算放大器。 [0072] S12：根据第一级逐次逼近型模数转换器和第二级逐次逼近型模数转换器的输出以及伪随机量进行循环校准，以控制运算放大器的增益，并得到数据输出。 [0073] 在本发明实施例中，第一级逐次逼近型模数转换器第二级逐次逼近型模数转换器内部都包括比较器，并且比较器的两输入端各连接一个结构相同的电容阵列。第一级逐次逼近型模数转换器和第二级逐次逼近型模数转换器中的比较器都存在失配，运算放大器也存在失配，需要进行校准，校准包括前台校准和后台校准。其中，前台校准的校准过程与模数转换不能同时进行，不能校准由于环境变化引起的误差，而后台校准则可以校准由于环境变化引起的误差。 [0074] 在S12中，如图9所示，后台校准包括： [0075] S123：将第一级逐次逼近型模数转换器的输出乘以第一级逐次逼近型模数转换器各位的权值并与第二级逐次逼近型模数转换器的输出进行相加，其中，权值包括运算放大器的增益偏差信息。 [0076] 在本发明实施例中，第一级逐次逼近型模数转换器为权值小于2的逐次比较模数转换器，循环校准后第一级逐次逼近型模数转换器收敛出各位的权值。第二级逐次逼近型模数转换器采用标准的二进制权值。 [0077] S124：将相加获得的输出减去伪随机量的数字量得到校准后的数据并输出校准后的数据。 [0078] 其中，校准后的数据为取出注入的伪随机量后还原的第一级逐次逼近型模数转换器的输出。 [0079] S125：将校准后的数据施加权值进行再量化以得到再量化的第一级输出和第二级输出。 [0080] S126：将再量化的第一级输出与伪随机量取相关并进行冗余校正，对冗余校正后的输出进行最小均方算法运算后得到收敛的权值，且收敛的权值再与第一级逐次逼近型模数转换器的输出相乘，重复上述过程以进行循环校准，控制运算放大器的增益，并得到数据输出；其中，当冗余校正后的输出为零时，则输出的校准后的数据即为循环校准后的输出。 [0081] 在S126中，权值在环境条件变化时偏离特定值，需要进行循环校准，环境条件包括温度、工艺角以及电源等。当冗余校正后的输出为零时，第一级逐次逼近型模数转换器各位的权值收敛至一个特定值W0，当然不同位的权值收敛的特定值W0不一定相同。如果权值W小于特定值W0一定范围，则增大运算放大器13的增益。如果权值大于特定值W0一定范围，则减小运算放大器13的增益，其中一定范围是通过测试获取的。如此通过实时调整运算放大器的增益，可以校准温度、电源电压变化等因素带来的增益影响，从而提高ADC的有效精度。 [0082] 综上所述，本发明通过第一级逐次逼近型模数转换器完成输入信号的数据采集和模数转换，其中，第一级逐次逼近型模数转换器被施加有一个数字量已知的伪随机量；连接在第一级逐次逼近型模数转换器和第二级逐次逼近型模数转换器之间的运算放大器将第一级逐次逼近型模数转换器输出的残余信号进行放大并传送至第二级逐次逼近型模数转换器，以驱动第二级逐次逼近型模数转换器进行模数转换；数字校准控制逻辑电路根据第一级逐次逼近型模数转换器和第二级逐次逼近型模数转换器的输出以及伪随机量进行循环校准，以控制运算放大器13的增益，并得到数据输出，循环校准包括前台校准和后台校准，并实时调整运算放大器的增益，可以校准温度、电源电压变化等因素带来的增益影响，从而提高ADC的有效精度。 |
||||||
