一种电压转换电路 |
|||||||
| 申请号 | CN201510187425.2 | 申请日 | 2015-04-17 | 公开(公告)号 | CN104779782B | 公开(公告)日 | 2017-06-20 |
| 申请人 | 华为技术有限公司; | 发明人 | 汪家轲; 陈亮; | ||||
| 摘要 | 本 发明 公开了一种 电压 转换 电路 。其包括：第一功率晶体管；第二功率晶体管，第二功率晶体管在第一功率晶体管导通时截止，在第一功率晶体管截止时导通；第一 能量 存储元件；第二能量存储元件，用于与第一功率晶体管及第二功率晶体管耦合，泄放模 块 ，用于与第一功率晶体管耦合，并在第一功率晶体管截止且第一功率晶体管的源极的电压达到源极 阈值 时为自第一功率晶体管的源极流向地的 电流 提供电流通路。通过以上方式，本发明能够减小第一功率晶体管的漏极与源极之间的压差，降低第一功率晶体管烧坏的 风 险，并且避免增加制造成本。 | ||||||
| 权利要求 | 1.一种电压转换电路，用于将第一电压转换为第二电压，其特征在于，包括： |
||||||
| 说明书全文 | 一种电压转换电路技术领域[0001] 本发明涉及电源管理技术领域，特别是涉及一种电压转换电路。 背景技术[0002] 随着消费类的电子产品的快速发展，电源管理集成电路(Power Management Intergraded Circuit，PMIC)作为电子产品的重要部分，其具有集成度高、转换效率高、成本低等优点。近几年来，只能手机、平板电脑等电子产品快速更新换代，对电源管理集成电路的要求也越来越高。 [0003] 如图1所示，现有的电源管理集成电路包括栅极控制器11、PMOS功率管12以及NMOS功率管13，PMOS功率管12的栅极和NMOS功率管13的栅极均与栅极控制器11连接，PMOS功率管12的源极与第一参考电压V1连接，PMOS功率管12的漏极与NMOS功率管13的漏极连接，NMOS功率管13的源极接地，PMOS功率管12的源极与第一参考电压之间形成寄生电感L1，NMOS功率管13的源极与接地之间形成寄生电感L2。 [0004] 当PMOS功率管12关闭时，流过PMOS功率管12的电流突变为0，而寄生电感L1的电流无法突变，继续流过PMOS功率管12的漏源电容，在PMOS功率管12的源极产生高压，PMOS功率管12的漏极承受高压，直接烧毁电源管理集成电路的内部器件。 [0005] 为了避免上述情况，现有技术通过在芯片制造的过程中增加一些特殊的MASK(掺杂物)，以提高PMOS功率管12和NMOS功率管13的耐压。由于需要增加掺杂物，因此增加制造成本。 发明内容[0006] 本发明实施例提供了一种电压转换电路，能够避免增加制造成本。 [0007] 第一方面提供一种电压转换电路，用于将第一电压转换为第二电压，其包括：第一功率晶体管； [0008] 第二功率晶体管，第二功率晶体管在第一功率晶体管导通时截止，在第一功率晶体管截止时导通； [0009] 第一能量存储元件； [0010] 第二能量存储元件，用于与第一功率晶体管及第二功率晶体管耦合，并在第一功率晶体管导通、第二功率晶体管截止时，由提供第一电压的电源经第一能量存储元件对第二能量存储元件充电，在第一功率晶体管截止、第二功率晶体管导通时，第二能量存储元件经第一能量存储元件通过第二功率晶体管放电，第一能量存储元件与第二能量存储元件的连接端输出第二电压，第二电压取决于第一电压、第一功率晶体管导通的时间及第二功率晶体管导通的时间；及 [0012] 结合第一方面的实现方式，在第一种实现方式中，泄放模块包括泄放晶体管，用于与第一功率晶体管耦合，并在第一功率晶体管截止且第一功率晶体管的源极的电压达到源极阈值时导通。 [0013] 结合第一方面的第一种实现方式，在第二种实现方式中，源极阈值的值为第一电压与泄放晶体管的导通阈值的和。 [0014] 结合第一方面的实现方式至第三种实现方式中的任意一种，在第三种实现方式中，电路还包括栅极控制器和电阻，第一功率晶体管的源极与电源连接，第一功率晶体管的栅极和第二功率晶体管的栅极与栅极控制器连接，第一功率晶体管的漏极与第二功率晶体管的漏极连接，第二功率晶体管的源极与地连接，第一能量存储元件的一端与第一功率晶体管的漏极连接，第一能量存储元件的另一端与第二能量存储元件的一端连接，第二能量存储元件的另一端与地连接，电阻与第二能量存储元件并联连接。 [0015] 结合第一方面的第一种实现方式至第三种实现方式中的任意一种，在第四种实现方式中，泄放晶体管的栅极与电源连接，泄放晶体管的源极与第一功率晶体管的源极连接，泄放晶体管的漏极与第一功率晶体管的漏极连接，在泄放晶体管导通时，自第一功率晶体管的源极流向地的电流流经泄放晶体管和第二功率晶体管。 [0016] 结合第一方面的第一种实现方式至第三种实现方式中的任意一种，在第五种实现方式中，泄放晶体管的栅极与电源连接，泄放晶体管的源极与第一功率晶体管的源极连接，泄放晶体管的漏极与第二功率晶体管的漏极连接，在泄放晶体管导通时，自第一功率晶体管的源极流向地的电流流经泄放晶体管。 [0017] 第二方面提供一种电压转换电路，用于将第一电压转换为第二电压，其包括： [0018] 第一功率晶体管； [0019] 第二功率晶体管，第二功率晶体管在第一功率晶体管导通时截止，在第一功率晶体管截止时导通； [0020] 第一能量存储元件； [0021] 第二能量存储元件，用于与第一功率晶体管及第二功率晶体管耦合，并在第一功率晶体管导通、第二功率晶体管截止时，由第一电压对第一能量存储元件充电，在第一功率晶体管截止、第二功率晶体管导通时，由提供第一电压的电源与第一能量存储元件对第二能量存储元件充电，第二功率晶体管与第二能量存储元件的连接端输出第二电压，第二电压取决于第一电压、第一功率晶体管导通的时间及第二功率晶体管导通的时间；及[0022] 泄放晶体管，用于与第一功率晶体管耦合，并在第一功率晶体管截止且第一功率晶体管的漏极的电压达到源极阈值时为自第一功率晶体管的漏极流向地的电流提供电流通路。 [0023] 结合第二方面的实现方式，在第一种实现方式中，泄放模块包括泄放晶体管，用于与第一功率晶体管耦合，并在第一功率晶体管截止且第一功率晶体管的漏极的电压达到源极阈值时导通。 [0024] 结合第二方面的第一种实现方式，在第二种实现方式中，源极阈值的值为第一电压与泄放晶体管的导通阈值的和。 [0025] 结合第二方面的实现方式至第二种实现方式中的任意一种，在第三种实现方式中，电路还包括栅极控制器和电阻，第一功率晶体管的漏极通过第一能量存储元件与电源连接，第一功率晶体管的栅极和第二功率晶体管的栅极与栅极控制器连接，第一功率晶体管的源极接地，第二功率晶体管的漏极与第一功率晶体管的漏极连接，第二功率晶体管的源极与第二能量存储元件的一端连接，第二能量存储元件的另一端接地，电阻与第二能量存储元件并联连接。 [0026] 结合第二方面的第一种实现方式至第三种实现方式中的任意一种，在第四种实现方式中，泄放晶体管的栅极连接至电阻与第二功率晶体管之间，泄放晶体管的源极与第一功率晶体管的漏极连接，泄放晶体管的漏极与第一功率晶体管的源极连接，自第一功率晶体管的漏极流向地的电流流经泄放晶体管。 [0027] 第三方面提供一种电压转换电路，用于将第一电压转换为第二电压，其包括： [0028] 第一功率晶体管； [0029] 第二功率晶体管，第二功率晶体管在第一功率晶体管导通时截止，在第一功率晶体管截止时导通； [0030] 第三功率晶体管； [0031] 第四功率晶体管，第四功率晶体管在第三功率晶体管导通时截止，在第三功率晶体管截止时导通； [0032] 第一能量存储元件，用于与第一功率晶体管以及第二功率晶体管耦合； [0033] 第二能量存储元件，用于与第三功率晶体管及第四功率晶体管耦合； [0034] 其中，在第四功率晶体管导通、第三功率晶体管截止时，并在第一功率晶体管、第二功率晶体管截止时，由提供第一电压的电源经第一能量存储元件对第二能量存储元件充电，在第一功率晶体管截止、第二功率晶体管导通时，第二能量存储元件经第一能量存储元件通过第二功率晶体管放电，第四功率晶体管与第二能量存储元件的连接端输出第二电压，第二电压取决于第一电压、第一功率晶体管导通的时间以及第二功率晶体管导通的时间； [0035] 在第一功率晶体管导通、第二功率晶体管截止时，并在第三功率晶体管导通、第四功率晶体管截止时，由第一电压对第一能量存储元件充电，在第四功率晶体管导通、第三功率晶体管截止时，由提供第一电压的电源与第一能量存储元件对第二能量存储元件充电，第四功率晶体管与第二能量存储元件的连接端输出第二电压，第二电压取决于第一电压、第三功率晶体管导通的时间以及第四功率晶体管导通的时间； [0036] 第一泄放模块，用于与第一功率晶体管耦合，并在第一功率晶体管截止且第一功率晶体管的源极的电压达到第一源极阈值时为自第一功率晶体管的源极流向地的电流提供电流通路；及 [0037] 第二泄放模块，用于与第三功率晶体管耦合，并在第三功率晶体管截止且第三功率晶体管的漏极的电压达到第二源极阈值时为自第三功率晶体管的漏极流向地的电流提供电流通路。 [0038] 结合第三方面的实现方式，在第一种实现方式中，电路还包括栅极控制器和电阻，第一功率晶体管的源极与电源连接，第一功率晶体管的栅极、第二功率晶体管的栅极、第三功率晶体管的栅极以及第四功率晶体管的栅极均与栅极控制器连接，第一功率晶体管的漏极与第二功率晶体管的漏极连接，第二功率晶体管的源极接地，第一能量存储元件的一端与第一功率晶体管的漏极连接，第一能量存储元件的另一端与第三功率晶体管的漏极连接，第三功率管的源极接地，第四功率晶体管的漏极与第三功率晶体管的漏极连接，第四功率晶体管的源极与第二能量存储元件的一端连接，第二能量存储元件的另一端接地，电阻与第二能量存储元件并联连接。 [0039] 结合第三方面的第一种实现方式，在第二种实现方式中，第一泄放模块包括第一泄放晶体管，用于与第一功率晶体管耦合，并在第一功率晶体管截止且第一功率晶体管的源极的电压达到第一源极阈值时导通。 [0040] 结合第三方面的第二种实现方式，在第三种实现方式中，第一源极阈值的值为第一电压与第一泄放晶体管的导通阈值的和。 [0041] 结合第三方面的第二种实现方式或第三种实现方式，在第四种实现方式中，第一泄放晶体管的源极与第一功率晶体管的源极连接，第一泄放晶体管的栅极与电源连接，第一泄放晶体管的漏极与第一功率晶体管的漏极连接，在第一泄放晶体管导通时，自第一功率晶体管的源极流向地的电流流经第一泄放晶体管和第二功率晶体管。 [0042] 结合第三方面的第二种实现方式或第三种实现方式，在第五种实现方式中，第一泄放晶体管的源极与第一功率晶体管的源极连接，第一泄放晶体管的栅极与电源连接，第一泄放晶体管的漏极与第二功率晶体管的漏极连接，在第一泄放晶体管导通时，自第一功率晶体管的源极流向地的电流流经第一泄放晶体管。 [0043] 结合第三方面的第一种实现方式，在第六种实现方式中，第二泄放模块包括第二泄放晶体管，用于与第三功率晶体管耦合，并在第三功率晶体管截止且第三功率晶体管的漏极的电压达到第二源极阈值时导通。 [0044] 结合第三方面的第六种实现方式，在第七种实现方式中，第二源极阈值的值为第一电压与第二泄放晶体管的导通阈值的和。 [0045] 结合第三方面的第六种实现方式或第七种实现方式，在第八种实现方式中，第二泄放晶体管的栅极连接至电阻与第四功率晶体管之间，第二泄放晶体管的源极与第三功率晶体管的漏极连接，第二泄放晶体管的漏极与第三功率晶体管的源极连接，自第三功率晶体管的漏极流向地的电流流经第二泄放晶体管。 [0046] 通过上述方案，本发明的有益效果是：本发明通过泄放模块与第一功率晶体管耦合，并在第一功率晶体管截止且第一功率晶体管的源极的电压达到源极阈值时为自第一功率晶体管的源极流向地的电流提供电流通路，能够减小第一功率晶体管的漏极与源极之间的压差，降低第一功率晶体管烧坏的风险，并且避免增加制造成本。附图说明 [0047] 为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。其中： [0048] 图1是现有的电源管理集成电路的电路图； [0049] 图2是本发明第一实施例的电压转换电路的结构图； [0050] 图3是本发明第二实施例的电压转换电路的电路图； [0051] 图4是本发明第三实施例的电压转换电路的电路图； [0052] 图5是本发明第四实施例的电压转换电路的结构图； [0053] 图6是本发明第五实施例的电压转换电路的电路图； [0054] 图7是本发明第六实施例的电压转换电路的结构图； [0055] 图8是本发明第七实施例的电压转换电路的电路图； [0056] 图9是本发明第八实施例的电压转换电路的电路图； [0057] 图10是本发明第九实施例的电压转换电路的电路图。 具体实施方式[0058] 下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性的劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。 [0059] 请参见图2，图2是本发明第一实施例的电压转换电路的电路图。如图2所示，本实施例所揭示的电压转换电路20包括：电源21、第一功率晶体管22、第二功率晶体管23、第一能量存储元件24、第二能量存储元件25以及泄放模块26，其中电压转换电路20用于将第一电压V1转换为第二电压V2。 [0060] 其中，电源21与第一功率晶体管22耦合，第二功率晶体管23和第一能量存储元件24均与第一功率晶体管22耦合，第二能量存储元件25与第一能量存储元件24耦合，泄放模块26与第一功率晶体管22耦合。第二功率晶体管23在第一功率晶体管22导通时截止，在第一功率晶体管22截止时导通。 [0061] 第二能量存储元件25用于与第一功率晶体管22及第二功率晶体管23耦合，并在第一功率晶体管22导通、第二功率晶体管23截止时，由提供第一电压V1的电源21经第一能量存储元件24对第二能量存储元件25充电，电源21对第二能量存储元件25充电的电流流经第一功率晶体管22和第一能量存储元件24，以使第二能量存储元件25的电压能够升到V1。在第一功率晶体管22截止、第二功率晶体管23导通时，第二能量存储元件25经第一能量存储元件24通过第二功率晶体管23放电，第二能量存储元件25放电电流流经第一能量存储元件24和第二功率晶体管23，以使第二能量存储元件25的电压值变小。第一能量存储元件24与第二能量存储元件25的连接端输出第二电压V2，第二电压V2取决于第一电压V1、第一功率晶体管22导通的时间及第二功率晶体管23导通的时间，其中第二电压V2小于第一电压V1。 [0062] 在第一功率晶体管22截止且第一功率晶体管22的源极电压达到源极阈值时，泄放模块26为自第一功率晶体管22的源极流向地的电流提供电流通路，以减小第一功率晶体管22的源极和漏极之间的电压差，降低第一功率晶体管22烧坏的风险。 [0063] 优选地，第一功率晶体管22为P型MOS管，第二功率晶体管23为N型MOS管，第一能量存储元件24为电感，第二能量存储元件25为电容。 [0064] 本实施例所揭示的泄放模块26与第一功率晶体管22耦合，在第一功率晶体管22截止且第一功率晶体管22的源极电压达到源极阈值时，泄放模块26为自第一功率晶体管22的源极流向地的电流提供电流通路，以减小第一功率晶体管22的源极和漏极之间的电压差，降低第一功率晶体管22烧坏的风险。 [0065] 本发明还提供第二实施例的电压转换电路，其在第一实施例所揭示的电压转换电路20的基础上进行描述。如图3所示，本实施例所揭示的电路还包括：第一电容C1、电阻R以及栅极控制器27。其中，第一电容C1与电源21并联连接，第一功率晶体管22的源极与电源21连接，第一功率晶体管22的栅极和第二功率晶体管23的栅极与栅极控制器27连接，栅极控制器27用于控制第一功率晶体管22和第二功率晶体管23的导通或截止，第一功率晶体管22的漏极与第二功率晶体管23的漏极连接，第二功率晶体管23的源极接地，第一能量存储元件24的一端与第一功率晶体管22的漏极连接，第一能量存储元件24的另一端与第二能量存储元件25的一端连接，第二能量存储元件25的另一端与地连接，电阻R与第二能量存储元件25并联连接。泄放模块26包括泄放晶体管，泄放晶体管的栅极与电源21连接，泄放晶体管的源极与第一功率晶体管22的源极连接，泄放晶体管的漏极与第一功率晶体管22的漏极连接，在泄放晶体管导通时，自第一功率晶体管22的源极流向地的电流流经泄放晶体管和第二功率晶体管23。 [0066] 其中，当栅极控制器27控制第一功率晶体管22导通、第二功率晶体管23截止时，电源21向第一能量存储元件24和第二能量存储元件25提供第一电压V1，即电源21经第一能量存储元件24向第二能量存储元件25充电，电源21对第二能量存储元件25充电的电流流经第一功率晶体管22和第一能量存储元件24。当栅极控制器27控制第一功率晶体管22截止，第二功率晶体管23导通时，第二能量存储元件25、第一能量存储元件24、第二功率晶体管23形成回路，第二能量存储元件25经第一能量存储元件24通过第二功率晶体管23放电，第二能量存储元件25放电电流流经第一能量存储元件24和第二功率晶体管23。第一能量存储元件24和第二能量存储元件25的连接端输出第二电压V2，第二电压V2取决于第一电压V1、第一功率晶体管22导通的时间及第二功率晶体管23导通的时间。 [0067] 其中，在第一功率晶体管22的源极与电源21之间形成第一寄生电感Lbp，第一功率晶体管22的源极相对于地形成一寄生电容C2，第二功率晶体管23的源极与地之间形成第二寄生电感Lbn。在第一功率晶体管22截止时，由于流过第一寄生电感Lbp的电流不能突变，则流过第一寄生电感Lbp的电流继续给寄生电容C2充电，导致第一功率晶体管22的源极电压充高，在第一功率晶体管22的源极的电压达到源极阈值时，泄放晶体管导通，为自第一功率晶体管22的源极流向地的电流提供电流通路，即第一功率晶体管22的源极流向地的电流流经泄放晶体管和第二功率晶体管23，以降低第一功率晶体管22的源极的电压。在第一功率晶体管22的源极的电压小于源极阈值时，泄放晶体管截止。源极阈值的值优选为第一电压V1与泄放晶体管的导通阈值的和，泄放晶体管优选为P型MOS管。 [0068] 其中第一功率晶体管22的源极S和漏极D之间的压差Vdspmos为： [0069] Vdspmos＝V1+Vth+Vd (1) [0070] 根据公式(1)可知，第一功率晶体管22的源极和漏极之间的压差Vdspmos被嵌位住，即使第一功率晶体管22快速关闭，也可以保证第一功率晶体管22的可靠性。 [0071] 本发明还提供第三实施例的电压转换电路，其与第二实施例所揭示的电压转换电路的不同之处在于：如图4所示，本实施例所揭示的泄放晶体管的栅极与电源21连接，泄放晶体管的源极与第一功率晶体管22的源极连接，泄放晶体管的漏极与第二功率晶体管23的漏极连接，在泄放晶体管导通时，自第一功率晶体管22的源极流向地的电流流经泄放晶体管。 [0072] 本发明还提供第四实施例的电压转换电路，如图5所示，本实施例所揭示的电压转换电路50包括：电源51、第一功率晶体管52、第二功率晶体管53、第一能量存储元件54、第二能量存储元件55以及泄放模块56，其中电压转换电路50用于将第一电压V1转换为第二电压V2。 [0073] 其中，电源51与第一能量存储元件54耦合，第二功率晶体管53和第一能量存储元件54均与第一功率晶体管52耦合，第二能量存储元件25与第一功率晶体管52以及第二功率晶体管53耦合，泄放模块56与第一功率晶体管52耦合。第二功率晶体管53在第一功率晶体管52导通时截止，在第一功率晶体管52截止时导通。 [0074] 在第一功率晶体管52导通、第二功率晶体管53截止时，由第一电压V1对第一能量存储元件54充电，电源51对第一能量存储元件54充电的电流流经第一能量存储元件54和第一功率晶体管52，以使第一能量存储元件54的电压能够升到V1。在第一功率晶体管52截止、第二功率晶体管53导通时，由提供第一电压V1的电源51与第一能量存储元件54对第二能量存储元件55充电，第二能量存储元件55充电电流流经第一能量存储元件54和第二功率晶体管53。第二功率晶体管53与第二能量存储元件55的连接端输出第二电压V2，第二电压V2取决于第一电压V1、第一功率晶体管52导通的时间及第二功率晶体管53导通的时间，其中第二电压V2大于第一电压V1。 [0075] 在第一功率晶体管52截止且第一功率晶体管52的漏极电压达到源极阈值时，泄放模块56为自第一功率晶体管52的漏极流向地的电流提供电流通路，以减小第一功率晶体管52的源极和漏极之间的电压差，降低第一功率晶体管52烧坏的风险。 [0076] 优选地，第一功率晶体管52为N型MOS管，第二功率晶体管53为P型MOS管，第一能量存储元件54为电感，第二能量存储元件55为电容。 [0077] 本实施例所揭示的泄放模块56与第一功率晶体管52耦合，在第一功率晶体管52截止且第一功率晶体管52的漏极电压达到源极阈值时，泄放模块56为自第一功率晶体管52的源极流向地的电流提供电流通路，以减小第一功率晶体管52的源极和漏极之间的电压差，降低第一功率晶体管52烧坏的风险。 [0078] 本发明还提供第五实施例的电压转换电路，其在第四实施例所揭示的电压转换电路50的基础上进行描述。如图6所示，本实施例所揭示的电路还包括：第一电容C1、电阻R以及栅极控制器57。其中，第一电容C1与电源51并联连接，第一功率晶体管52的漏极通过第一能量存储元件54与电源51连接，第一功率晶体管52的栅极和第二功率晶体管53的栅极与栅极控制器57连接，栅极控制器57用于控制第一功率晶体管52和第二功率晶体管53的导通或截止，第一功率晶体管52的源极接地，第二功率晶体管53的漏极与第一功率晶体管52的漏极连接，第二能量存储元件55的一端与第二功率晶体管22的源极连接，第二能量存储元件55的另一端接地，电阻R与第二能量存储元件55并联连接。泄放模块56包括泄放晶体管，泄放晶体管的栅极连接至电阻R与第二功率晶体管53之间，泄放晶体管的源极与第一功率晶体管52的漏极连接，泄放晶体管的漏极与第一功率晶体管52的源极连接，在泄放晶体管导通时，自第一功率晶体管52的漏极流向地的电流流经第二功率晶体管53。 [0079] 其中，当栅极控制器57控制第一功率晶体管52导通、第二功率晶体管53截止时，电源51向第一能量存储元件54提供第一电压V1，即电源51向第一能量存储元件54充电，电源51对第一能量存储元件54充电的电流流经第一能量存储元件54和第一功率晶体管52。当栅极控制器57控制第一功率晶体管52截止，第二功率晶体管53导通时，由提供第一电压V1的电源51与第一能量存储元件54对第二能量存储元件55充电，充电电流流经第一能量存储元件54、第二功率晶体管23和第二能量存储元件55。第二功率晶体管53与第二能量存储元件 55的连接端输出第二电压V2，第二电压V2取决于第一电压V1、第一功率晶体管52导通的时间及第二功率晶体管53导通的时间。 [0080] 其中，在第一功率晶体管52的源极与地之间形成第一寄生电感Lbn，第一功率晶体管52的漏极相对于地形成一寄生电容C2，第二功率晶体管53的源极与第二能量存储元件55之间形成第二寄生电感Lbp。在第一功率晶体管52截止时，由于流过第一寄生电感Lbn的电流不能突变，则流过第一寄生电感Lbn的电流继续给寄生电容C2充电，导致第一功率晶体管52的漏极电压充高，在第一功率晶体管52的漏极的电压达到源极阈值时，泄放晶体管导通，为自第一功率晶体管52的漏极流向地的电流提供电流通路，即第一功率晶体管52的漏极流向地的电流流经泄放晶体管，以降低第一功率晶体管52的漏极的电压。在第一功率晶体管 52的漏极的电压小于源极阈值时，泄放晶体管截止。源极阈值的值优选为第一电压V1与泄放晶体管的导通阈值的和，泄放晶体管优选为P型MOS管。 [0081] 本发明还提供第六实施例的电压转换电路，如图7所示，本实施例所揭示的电压转换电路包括：第一功率晶体管71、第二功率晶体管72、第三功率晶体管73、第四功率晶体管74、第一能量存储元件75、第二能量存储元件76、第一泄放模块77、第二泄放模块78以及电源79。其中电压转换电路用于将第一电压V1转换为第二电压V2。 [0082] 其中，第一功率晶体管71与电源79耦合，第二功率晶体管72和第一能量存储元件75均与第一功率晶体管71耦合，第三功率晶体管73和第四功率晶体管74均与第一能量存储元件75耦合，第二能量存储元件76与第三功率晶体管73和第四功率晶体管74耦合，第一泄放模块77与第一功率晶体管71耦合，第二泄放模块78与第三功率晶体管73耦合。第二功率晶体管72在第一功率晶体管71导通时截止，在第一功率晶体管71截止时导通；第四功率晶体管74在第三功率晶体管73导通时截止，在第三功率晶体管73截止时导通。 [0083] 当第三功率晶体管73截止，第四功率晶体管74导通时，电压转换电路与第一实施例所揭示的电压转换电路20工作原理相同。在第一功率晶体管71导通、第二功率晶体管72截止时，由提供第一电压V1的电源79经第一能量存储元件75对所述第二能量存储元件76充电，电源79对第二能量存储元件76充电的电流流经第一功率晶体管71、第一能量存储元件75以及第四功率晶体管74，以使第二能量存储元件76的电压能够升到V1；在第一功率晶体管71截止、第二功率晶体管72导通时，第二能量存储元件76经第四功率晶体管74和第一能量存储元件75通过第二功率晶体管72放电，第二能量存储元件76放电电流流经第四功率晶体管74、第一能量存储元件71和第二功率晶体管72，以使第二能量存储元件76的电压值变小。第四功率晶体管74与第二能量存储元件76的连接端输出第二电压V2，第二电压V2取决于第一电压V1、第一功率晶体管71导通的时间及第二功率晶体管72导通的时间，其中第二电压V2小于第一电压V1。 [0084] 在第一功率晶体管71截止且第一功率晶体管71的源极电压达到源极阈值时，第一泄放模块77为自第一功率晶体管71的源极流向地的电流提供电流通路，以减小第一功率晶体管71的源极和漏极之间的电压差，降低第一功率晶体管71烧坏的风险。 [0085] 当第二功率晶体管72截止，第一功率晶体管71导通时，电压转换电路与第四实施例所揭示的电压转换电路50工作原理相同。在第三功率晶体管73导通、第四功率晶体管74截止时，由第一电压V1对第一能量存储元件75充电，电源79对第一能量存储元件75充电的电流流经第一功率晶体管71、第一能量存储元件75和第三功率晶体管73，以使第一能量存储元件75的电压能够升到V1。在第三功率晶体管73截止、第四功率晶体管74导通时，由提供第一电压V1的电源79与第一能量存储元件75对第二能量存储元件76充电，第二能量存储元件76充电电流流经第一功率晶体管71、第一能量存储元件75和第四功率晶体管74。第四功率晶体管74与第二能量存储元件76的连接端输出第二电压V2，第二电压V2取决于第一电压V1、第三功率晶体管73导通的时间及第四功率晶体管74导通的时间，其中第二电压V2大于第一电压V1。 [0086] 在第三功率晶体管73截止且第三功率晶体管73的漏极电压达到源极阈值时，第二泄放模块78为自第三功率晶体管73的漏极流向地的电流提供电流通路，以减小第三功率晶体管73的源极和漏极之间的电压差，降低第三功率晶体管73烧坏的风险。 [0087] 优选地，第一功率晶体管71为P型MOS管，第二功率晶体管72为N型MOS管，第三功率晶体管73为N型MOS管，第四功率晶体管74为P型MOS管，第一能量存储元件75为电感，第二能量存储元件76为电容。 [0088] 本发明还提供第八实施例的电压转换电路，其在第七实施例所揭示的电压转换电路的基础上进行描述。如图8所示，本实施例所揭示的电路还包括第一电容C1、电阻R以及栅极控制器80。其中，第一电容C1与电源79并联连接，第一功率晶体管71的源极与电源79连接，第一功率晶体管71的栅极、第二功率晶体管72的栅极、第三功率晶体管73的栅极以及第四功率晶体管74的栅极均与栅极控制器80连接，第一功率晶体管71的漏极与第二功率晶体管72的漏极连接，第二功率晶体管72的源极接地，第一能量存储元件75的一端与第一功率晶体管71的漏极连接，第一能量存储元件75的另一端与第三功率晶体管73的漏极连接，第三功率晶体管73的源极接地，第四功率晶体管74的漏极与第三功率晶体管73的漏极连接，第四功率晶体管74的源极与第二能量存储元件76的一端连接，第二能量存储元件76的另一端接地，电阻R与第二能量存储元件76并联连接。 [0089] 当栅极控制器80控制第三功率晶体管73截止，第四功率晶体管导通74时，栅极控制器80还控制第一功率晶体管71导通、第二功率晶体管72截止，电源79向第一能量存储元件75和第二能量存储元件76提供第一电压V1，即电源79经第一能量存储元件75向第二能量存储元件76充电，电源79对第二能量存储元件76充电的电流流经第一功率晶体管71、第一能量存储元件75以及第四功率晶体管74。当栅极控制器80控制第一功率晶体管71截止，第二功率晶体管72导通时，第二能量存储元件76、第四功率晶体管74、第一能量存储元件75、第二功率晶体管72形成回路，第二能量存储元件76经第一能量存储元件75通过第二功率晶体管72放电，第二能量存储元件76放电电流流经第四功率晶体管74、第一能量存储元件75和第二功率晶体管72。第一泄放模块77包括第一泄放晶体管，第一泄放晶体管的栅极与电源79连接，第一泄放晶体管的源极与第一功率晶体管71的源极连接，第一泄放晶体管的漏极与第一功率晶体管71的漏极连接。第二电压V2取决于第一电压V1、第一功率晶体管71导通的时间及第二功率晶体管72导通的时间。 [0090] 其中，在第一功率晶体管71的源极与电源79之间形成第一寄生电感Lbp1，第一功率晶体管71的源极相对于地形成一寄生电容C2，第二功率晶体管72的源极与地之间形成第二寄生电感Lbn1，第三功率晶体管73的源极与地之间形成第三寄生电感Lbn2，第三功率晶体管73的漏极相对于地形成寄生电容C3，第四功率晶体管74与第二能量存储元件76之间形成第四寄生电感Lbp2。在第一功率晶体管71截止时，由于流过第一寄生电感Lbp1的电流不能突变，则流过第一寄生电感Lbp1的电流继续给寄生电容C2充电，导致第一功率晶体管71的源极电压充高，在第一功率晶体管71的源极的电压达到源极阈值时，第一泄放晶体管导通，为自第一功率晶体管71的源极流向地的电流提供电流通路，即第一功率晶体管71的源极流向地的电流流经第一泄放晶体管和第二功率晶体管72，以降低第一功率晶体管71的源极的电压。在第一功率晶体管71的源极的电压小于源极阈值时，第一泄放晶体管截止。源极阈值的值优选为第一电压V1与第一泄放晶体管的导通阈值的和，第一泄放晶体管优选为P型MOS管。 [0091] 本发明还提供第九实施例的电压转换电路，其与第八实施例所揭示的电压转换电路的不同之处在于：如图9所示，本实施例所揭示的第一泄放晶体管的栅极与电源79连接，第一泄放晶体管的源极与第一功率晶体管71的源极连接，第一泄放晶体管的漏极与第二功率晶体管72的漏极连接，在第一泄放晶体管导通时，自第一功率晶体管71的源极流向地的电流流经第一泄放晶体管。 [0092] 本发明还提供第十实施例的电压转换电路，其与第八实施例所揭示的电压转换电路的不同之处在于：如图10所示，当栅极控制器80控制第二功率晶体管72截止，第一功率晶体管导通71时，栅极控制器80还控制第三功率晶体管73导通、第四功率晶体管74截止，电源79向第一能量存储元件75提供第一电压V1，即电源79向第一能量存储元件75充电，电源79对第一能量存储元件75充电的电流流经第一功率晶体管71、第一能量存储元件75以及第三功率晶体管73。当栅极控制器80控制第三功率晶体管73截止，第四功率晶体管74导通时，由提供第一电压V1的电源79与第一能量存储元件75对第二能量存储元件76充电，充电电流流经第一功率晶体管71、第一能量存储元件75、第四功率晶体管74和第二能量存储元件76。第二泄放模块78包括第二泄放晶体管，第二泄放晶体管的栅极连接至第四功率晶体管74和第二能量存储元件76之间，第二泄放晶体管的源极与第三功率晶体管73的漏极连接，第二泄放晶体管的漏极与第三功率晶体管73的源极连接。第二电压V2取决于第一电压V1、第三功率晶体管73导通的时间及第四功率晶体管74导通的时间。 [0093] 其中，在第三功率晶体管73截止时，由于流过第三寄生电感Lbn2的电流不能突变，则流过第三寄生电感Lbn2的电流继续给寄生电容C3充电，导致第三功率晶体管73的漏极电压充高，在第三功率晶体管73的漏极的电压达到源极阈值时，第二泄放晶体管导通，为自第三功率晶体管73的漏极流向地的电流提供电流通路，即第三功率晶体管73的漏极流向地的电流流经第二泄放晶体管，以降低第三功率晶体管73的漏极的电压。在第三功率晶体管73的漏极的电压小于源极阈值时，第二泄放晶体管截止。源极阈值的值优选为第一电压V1与第二泄放晶体管的导通阈值的和，第二泄放晶体管优选为P型MOS管。 [0094] 综上所述，本发明通过泄放模块与第一功率晶体管或者第三功率晶体管并联连接，能够减少第一功率晶体管或第三功率晶体管的漏极与源极的压差，降低第一功率晶体管或第三功率晶体管烧坏的风险，并且避免增加制造成本。 |
||||||
