限幅电路 |
|||||||
| 申请号 | CN200880129721.5 | 申请日 | 2008-06-09 | 公开(公告)号 | CN102057569A | 公开(公告)日 | 2011-05-11 |
| 申请人 | 株式会社岛津制作所; | 发明人 | 古宫哲夫; 大井淳一; | ||||
| 摘要 | 本 发明 提供一种通过一对晶体管的 开关 作用而从输入 信号 电压 中仅使包含在上限信号电压和下限信号电压的范围内的信号电压成分通过的 限幅 电路 。由此，由一对晶体管同时进行 输入信号 电压与 阈值 信号电压的比较和线路的开关，所以不会影响传播延迟速度，且不会产生线路切换时的开关噪声。此外，由于不使用 二极管 ，所以能够生成高速的限幅电路。 | ||||||
| 权利要求 | 1.一种限幅电路，其被输入输入信号电压、上限阈值信号电压以及下限阈值信号电压，该限幅电路的特征在于，包括： |
||||||
| 说明书全文 | 限幅电路技术领域背景技术[0002] 以往，在半导体集成电路中，以噪声成分的除去、电路的保护、稳定动作以及模拟信号处理作为目的，广泛地使用了限制所输入的模拟信号的上限或下限、或者上下限的限幅电路。图17表示作为限幅电路而广泛被使用的理想二极管电路。理想二极管电路70由二极管D1、D2、D3、D4、差动放大器Q71、Q72以及电阻R71、R72构成。 [0003] 图18表示理想二极管电路70的动作例子。在施加了如图18(a)所示的波形的输入信号Vin的情况下，输入信号Vin比上限阈值信号VH还大时，二极管D1导通，二极管D2截止，节点N20的电压Vn20等于VH。此外，在输入信号Vin比上限阈值信号VH还小时，二极管D1截止，二极管D2导通，节点N20的电压Vn20等于输入信号Vin。 [0004] 同样地，在节点N20比下限阈值信号VL还小时，二极管D3导通，二极管D4截止，输出信号Vout等于下限阈值信号VL。此外，在节点N20比下限阈值信号VL还大时，二极管D3截止，二极管D4导通，输出信号Vout等于节点N20的电压Vn20。 [0005] 如图18(b)所示，该理想二极管电路70的动作成为限制输入信号Vin的上下限的限幅动作。该理想二极管电路70在频率低的信号中能够获得充分的限幅动作。但是，在频率高的信号中，因二极管D1、D2、D3、D4的反向恢复时间和正向压降的影响，产生如图18(c)所示的对波形的跟踪延迟。由此，发生输出信号Vout的欠缺期间和超出上下限的阈值电压而进行输出的期间，不能实现充分的限幅动作。 [0006] 作为解决上述问题的方法，有使用肖特基势垒二极管(Schottky barrier diode)等反向恢复时间短的高速二极管的方法，但即使在高速二极管中，也需要数毫微秒程度的反向恢复时间。此外，在标准的半导体工艺中难以制作高速二极管，且即使有可能，也因为成本高而不适合作为在半导体集成电路中构成的限幅电路。 [0007] 进而，在上述的理想二极管电路70中，在下限阈值信号VL随着时间变化的情况下，输出信号Vout的下限值也会变动。例如，在放射线测量领域中，广泛进行着在模拟电路中对横跨多个信道而输入的放射线信号进行重心运算，使入射位置等同。在这个过程中，为了除去重心运算中无需的信号成分，上述的理想二极管电路的应用电路被作为限幅电路而使用。 [0008] 有时施加到该限幅电路的下限阈值信号VL不是固定值，而是使用与每次不同的放射线信号的信号电平成比例且随时间变化的动态的阈值信号VL。在该情况下，要求限幅电路的输出信号Vout的下限值为一定值，但上述的理想二极管电路70的输出信号Vout的下限值成为动态的下限阈值信号VL。由此，在使用动态的下限阈值信号VL的情况下，由于输出信号Vout的下限值变动，所以需要消除因下限阈值信号VL的变动所引起的输出信号Vout的下限值的变化，存在限幅电路的结构部件增加、电路变得复杂的问题。 发明内容[0009] 本发明是鉴于这样的情况而完成的，其目的在于提供一种以简单的电路结构即使在高频信号下也能够实现限幅动作的限幅电路。 [0010] 为了达到这样的目的，本发明采用以下的结构。 [0011] 即，第1发明的限幅电路的特征在于，在被输入输入信号电压、上限阈值信号电压以及下限阈值信号电压的限幅电路中，包括：上限限幅电路，其根据所述输入信号电压与所述上限阈值信号电压的大小，对一对晶体管进行导通、截止的开关动作，从而从所述输入信号电压中切掉(cut)比所述上限阈值信号电压高的电压成分，并且对所述输入信号电压进行升压之后输出上限限幅信号电压；下限阈值校正电路，其与由所述上限限幅电路对所述输入信号电压进行升后压的电压相对应地，对所述下限阈值信号电压进行校正，从而输出下限阈值校正信号电压；下限限幅电路，其根据所述上限限幅信号电压与所述下限阈值校正信号电压的大小，对另一对晶体管进行导通、截止的开关动作，从而从所述上限限幅信号电压中切掉比所述下限阈值校正信号电压低的电压成分，并且对所述上限限幅信号电压进行降压之后输出上下限限幅信号电压；电位校正电路，其与由所述下限限幅电路对所述上限限幅信号电压进行降压后的电压相对应地，对所述下限阈值校正信号电压进行校正，从而输出第一基准信号电压；以及加减运算电路，其在根据所述上下限限幅信号电压与所述第一基准信号电压之间的电压差而生成的信号电压上相加另外输入的第二基准信号电压，从而生成输出信号电压，从所述输入信号电压中，仅使包含在所述上限阈值信号电压和所述下限阈值信号电压的范围内的信号电压成分通过。 [0012] 作为第1发明的结构的一例，也可以构成为如下的结构，即，所述上限限幅电路包括：彼此的发射极端子被连接的一对第一和第二PNP型晶体管；以及连接在所述第一和第二PNP型晶体管的发射极端子与第一公共电压之间的第一恒流产生单元，向所述第一PNP型晶体管的基极端子输入所述输入信号电压，向所述第二PNP型晶体管的基极端子输入所述上限阈值信号电压，所述第一恒流产生单元限制流过所述第一或第二PNP型晶体管的电流，所述下限阈值校正电路包括：基极端子被输入所述下限阈值信号电压的第三PNP型晶体管；以及连接在所述第三PNP型晶体管的发射极端子与所述第一公共电压之间的第二恒流产生单元，所述第二恒流产生单元限制流过所述第三PNP型晶体管的电流，所述下限限幅电路包括：彼此的发射极端子被连接的一对第一和第二NPN型晶体管；以及连接在所述第一和第二NPN型晶体管的发射极端子与第二公共电压之间的第三恒流产生单元，所述第一NPN型晶体管的基极端子与所述第一和第二PNP型晶体管的发射极端子相连，所述第二NPN型晶体管的基极端子与所述第三PNP型晶体管的发射极端子相连，所述第三恒流产生单元限制流过所述第一或第二PNP型晶体管的电流，所述电位校正电路包括：基极端子与所述第三PNP型晶体管的发射极端子相连的第三NPN型晶体管；以及连接在所述第三NPN型晶体管的发射极端子与所述第二公共电压之间的第四恒流产生单元，所述第四恒流产生单元限制流过所述第三NPN型晶体管的电流，所述加减运算电路包括：差动放大器，在该差动放大器的正输入节点上经由第一输入电阻而连接了所述第一和第二NPN晶体管的发射极端子，在负输入节点上经由第二输入电阻而连接了所述第三NPN晶体管的发射极端子，所述差动放大器的输出端子和负输入节点经由反馈电阻而相连，在所述差动放大器的正输入节点中经由补偿电阻而输入所述第二基准信号电压。 [0013] 此外，第2发明的限幅电路的特征在于，在被输入输入信号电压、上限阈值信号电压以及下限阈值信号电压的限幅电路中，包括：上限限幅电路，其根据所述输入信号电压与所述上限阈值信号电压的大小，对一对晶体管进行导通、截止的开关动作，从而从所述输入信号电压中切掉比所述上限阈值信号电压高的电压成分，并且对所述输入信号电压进行升压之后输出上限限幅信号电压；下限阈值校正电路，其与由所述上限限幅电路对所述输入信号电压进行升压后的电压相对应地，对所述下限阈值信号电压进行校正，从而输出下限阈值校正信号电压；下限限幅电路，其根据所述上限限幅信号电压与所述下限阈值校正信号电压的大小，对另一对晶体管进行导通、截止的开关动作，从而从所述上限限幅信号电压中切掉比所述下限阈值校正信号电压低的电压成分，并且对所述上限限幅信号电压进行降压之后输出上下限限幅信号电压；以及加减运算电路，其在根据所述上下限限幅信号电压与另外输入的第一基准信号电压之间的电压差而生成的信号电压上相加另外输入的第二基准信号电压，从而生成输出信号电压，从所述输入信号电压中，仅使包含在所述上限阈值信号电压和所述下限阈值信号电压的范围内的信号电压成分通过。 [0014] 作为第2发明的结构的一例，也可以构成为如下的结构，即，所述上限限幅电路包括：彼此的发射极端子被连接的一对第一和第二PNP型晶体管；以及连接在所述第一和第二PNP型晶体管的发射极端子与第一公共电压之间的第一恒流产生单元，向所述第一PNP型晶体管的基极端子输入所述输入信号电压，向所述第二PNP型晶体管的基极端子输入所述上限阈值信号电压，所述第一恒流产生单元限制流过所述第一或第二PNP型晶体管的电流，所述下限阈值校正电路包括：基极端子被输入所述下限阈值信号电压的第三PNP型晶体管；以及连接在所述第三PNP型晶体管的发射极端子与所述第一公共电压之间的第二恒流产生单元，所述第二恒流产生单元限制流过所述第三PNP型晶体管的电流，所述下限限幅电路包括：彼此的发射极端子被连接的一对第一和第二NPN型晶体管；以及连接在所述第一和第二NPN型晶体管的发射极端子与第二公共电压之间的第三恒流产生单元，所述第一NPN型晶体管的基极端子与所述第一和第二PNP型晶体管的发射极端子相连，所述第二NPN型晶体管的基极端子与所述第三PNP型晶体管的发射极端子相连，所述第三恒流产生单元限制流过所述第一或第二PNP型晶体管的电流，所述加减运算电路包括：差动放大器，在该差动放大器的正输入节点上经由第一输入电阻而连接了所述第一和第二NPN型晶体管的发射极端子，在负输入节点上经由第二输入电阻而连接了所述第一基准信号电压，所述差动放大器的输出端子和负输入节点经由反馈电阻而相连，在所述差动放大器的正输入节点中经由补偿电阻而输入所述第二基准信号电压。 [0015] 此外，第3发明的限幅电路的特征在于，在被输入输入信号电压和下限阈值信号电压的限幅电路中，包括：下限限幅电路，其根据所述输入信号电压与所述下限阈值信号电压的大小，对一对晶体管进行导通、截止的开关动作，并且对所述输入信号电压进行降压，从而输出下限限幅信号电压；电位校正电路，其与由所述下限限幅电路对所述输入信号电压进行降压后的电压相对应地，对所述下限阈值信号电压进行校正，从而输出第一基准信号电压；以及加减运算电路，其在根据所述下限限幅信号电压与所述第一基准信号电压之间的电压差而生成的信号电压上相加另外输入的第二基准信号电压，从而生成输出信号电压，仅使所述输入信号电压中的比下限阈值信号电压还高的信号电压成分通过。 [0016] 此外，作为第3发明的结构的一例，也可以构成为如下的结构，即，在技术方案7所述的限幅电路中，所述下限限幅电路包括：彼此的发射极端子被连接的一对第一和第二NPN型晶体管；以及连接在所述第一和第二NPN型晶体管的发射极端子与第二公共电压之间的第一恒流产生单元，向所述第一NPN型晶体管的基极端子输入所述输入信号，向所述第二NPN型晶体管的基极端子输入所述下限阈值信号电压，所述第一恒流产生单元限制流过所述第一或第二NPN型晶体管的电流，所述电位校正电路包括：基极端子被输入所述下限阈值信号电压的第三NPN型晶体管；以及连接在所述第三NPN型晶体管的发射极端子与所述第二公共电压之间的第二恒流产生单元，所述第二恒流产生单元限制流过所述第三NPN型晶体管的电流，所述加减运算电路包括：差动放大器，在该差动放大器的正输入节点上经由第一输入电阻而连接了所述第一和第二NPN型晶体管的发射极端子，在负输入节点上经由第二输入电阻而连接了所述第三NPN型晶体管的发射极端子，所述差动放大器的输出端子和负输入节点经由反馈电阻而连接，在所述差动放大器的正输入节点中经由补偿电阻而连接所述第二基准信号电压。 [0017] (发明效果) [0018] 根据本发明的限幅电路，由于通过一对晶体管同时进行输入信号电压与阈值信号电压的比较和线路(line)的开关动作，所以不会影响传播延迟。进而，不会产生线路切换时的开关噪声。此外，即使是在高速的频率信号中也能够以简单的电路结构实现限幅动作。附图说明 [0019] 图1是表示本发明的实施例1的限幅电路1的电路图。 [0020] 图2是说明本发明的实施例1的开关电路2的动作的说明图。 [0021] 图3是说明本发明的实施例1的下限阈值校正电路3的动作的说明图。 [0022] 图4是说明本发明的实施例1的开关电路4的动作的说明图。 [0023] 图5是说明本发明的实施例1的电位校正电路5的动作的说明图。 [0024] 图6是说明本发明的实施例1的加减运算电路6的动作的说明图。 [0025] 图7是说明本发明的实施例1的下限阈值信号随时间变动时的限幅电路1的动作的说明图。 [0026] 图8是表示本发明的实施例2的限幅电路10的电路图。 [0027] 图9是说明本发明的实施例2的限幅电路10的动作的说明图。 [0028] 图10是表示本发明的实施例3的限幅电路20的电路图。 [0029] 图11是说明本发明的实施例3的限幅电路20的动作的说明图。 [0030] 图12是说明本发明的实施例3的下限阈值信号随时间变动时的限幅电路20的动作的说明图。 [0031] 图13是表示本发明的实施例1的其他实施例的限幅电路的电路图。 [0032] 图14是表示本发明的实施例2的其他实施例的限幅电路的电路图。 [0033] 图15是表示本发明的实施例3的其他实施例的限幅电路的电路图。 [0034] 图16是表示本发明的实施例3的其他实施例的限幅电路的电路图。 [0035] 图17是表示作为现有的限幅电路的理想二极管电路的电路图。 [0036] 图18是说明现有的理想二极管电路的动作的说明图。 [0037] 图中：1-限幅电路；2-第一开关电路；3-下限阈值校正电路；4-第二开关电路；5-电位校正电路；6-加减运算电路；Q1、Q2、Q3-PNP晶体管；Q4、Q5、Q6-NPN晶体管；Q7-差动放大器；R1、R2、R3、R4、R5、R6、R7、R8-电阻；N1、N2、N3、N4-节点。 具体实施方式[0038] 【实施例1】 [0039] 以下，参照附图详细说明本发明的实施例1。 [0040] 图1是表示实施例1的限幅电路的电路图。本发明的限幅电路例如构成在模拟/数字转换器的输入用缓冲放大器或信号处理电路等IC内部中。 [0041] 如图1所示，实施例1的限幅电路1包括：开关电路2，其根据输入信号Vin与上限阈值信号VH的大小关系来控制接通、关断；下限阈值校正电路3，其将随着开关电路2的开关控制而升压后的电位校正为下限阈值信号VL；开关电路4，其根据开关电路2与下限阈值校正电路3的输出的大小关系来控制接通、关断；电位校正电路5，其对随着开关电路4的开关控制而降压后的电位进行校正；以及加减运算电路6，其对开关电路4和电位校正电路5的输出进行差动放大。输入信号Vin相当于本发明中的输入信号电压，上限阈值信号VH相当于本发明中的上限阈值信号电压，下限阈值信号VL相当于本发明中的下限阈值信号电压。开关电路2相当于本发明中的上限限幅电路，开关电路4相当于本发明中的下限限幅电路。 [0042] <开关电路2> [0043] 接着，说明开关电路2的结构。 [0044] 向一对PNP晶体管Q1和Q2输入差动信号(输入信号Vin和上限阈值信号VH)。PNP晶体管Q1的基极与输入信号Vin相连。PNP晶体管Q2的基极与上限阈值信号VH相连。 PNP晶体管Q1和Q2的发射极与节点N1相连，集电极与接地电压GND相连。此外，电阻R1连接在节点N1和正的电压源Vcc之间，起到限制流过PNP晶体管Q1和Q2的电流的恒流源的作用。电阻R1相当于本发明中的第一恒流产生单元，电压源Vcc相当于本发明中的第一公共电压。接地电压GND相当于本发明中的第二公共电压。 [0045] 参照图2说明开关电路2的动作。图2(a)是表示了输入到开关电路2的输入信号Vin与上限阈值信号VH的关系的图。在输入信号Vin比上限阈值信号VH还低的情况下，即Vin≤VH成立的情况下，PNP晶体管Q1进行射极跟随器(emitter follower)的动作。即，进行PNP晶体管Q1导通、PNP晶体管Q2截止的开关动作。节点N1的电位Vn1成为在输入信号Vin上加上PNP晶体管Q1的基极-发射极电压Vbep1的电位。 [0046] Vn1＝Vin+Vbep1(Vin≤VH)……(1) [0047] 此外，在输入信号Vin比上限阈值信号VH还高的情况下，即Vin＞VH成立的情况下，PNP晶体管Q2进行射极跟随器的动作。即，进行PNP晶体管Q1截止、PNP晶体管Q2导通的开关动作。节点N1的电位Vn1成为在上限阈值信号VH上加上PNP晶体管Q2的基极-发射极电压Vbep2的电位。 [0048] Vn1＝VH+Vbep2(Vin＞VH)……(2) [0049] 其中，由于PNP晶体管Q1和Q2在同一个IC内构成，所以PNP晶体管Q1和Q2的基极-发射极电压Vbep1和Vbep2成为大致相同的特性。 [0050] Vbep1＝Vbep2＝Vbep……(3) [0051] 根据式(1)～式(3)，得到 [0052] Vn1＝Vin+Vbep(Vin≤VH)……(4)， [0053] Vn1＝VH+Vbep(Vin＞VH)……(5)。 [0054] 这样，在开关电路2中，对所输入的输入信号Vin进行比上限阈值信号VH大还是小的比较。然后，通过该比较，PNP晶体管Q1和Q2起到开关作用，从输入信号Vin中切掉超过上限阈值信号VH的信号电压成分。此外，同时，使上限被切掉的输入信号Vin升压与PNP晶体管Q1和Q2的基极-发射极电压Vbep相对应的量。这样，从节点N1输出图2(b)所示的电位Vn1。节点N1的电位Vn1相当于本发明中的上限限幅信号电压。 [0055] <下限阈值校正电路3> [0056] 说明下限阈值校正电路3的结构。 [0057] 首先，向PNP晶体管Q3的基极输入下限阈值信号VL，发射极与节点N2相连，集电极与接地电压GND相连。节点N2和正的电压源Vcc之间连接有电阻R2，起到限制流过PNP晶体管Q3的电流的恒流源的作用。电阻R2相当于本发明中的第二恒流产生单元。 [0058] 接着，参照图3说明下限阈值校正电路3的动作。节点N2的电位Vn2是由图3(a)所示的下限阈值信号VL和PNP晶体管Q3的基极-发射极电压Vbep3决定的。 [0059] Vn2＝VL+Vbep3……(6) [0060] 其中，由于PNP晶体管Q3也与PNP晶体管Q1和Q2一起在同一个IC内构成，所以成为大致相同的特性。 [0061] Vbep3＝Vbep1＝Vbep2＝Vbep……(7) [0062] 根据式(6)和式(7)，得到 [0063] Vn2＝VL+Vbep……(8)。 [0064] 这样，在下限阈值校正电路3中，使下限阈值信号VL也进行与输入信号Vin通过开关电路2而被升压的基极-发射极电压Vbep相同的电位差的升压，从而校正下限阈值信号VL。并且，从节点N2输出如图4(b)所示那样校正后的电位Vn2。节点N2的电位Vn2相当于本发明中的下限阈值校正信号电压。 [0065] <开关电路4> [0066] 说明开关电路4的结构。 [0067] 向一对NPN晶体管Q4和Q5输入差动信号(节点N1的电位Vn1和节点N2的电位Vn2)。NPN晶体管Q4的基极与节点N1相连。NPN晶体管Q5的基极与节点N2相连。NPN晶体管Q4和Q5的发射极与节点N3相连，集电极与正的电压源Vcc相连。此外，电阻R3连接在节点N3和接地电压GND之间，起到限制流过NPN晶体管Q4和Q5的电流的恒流源的作用。电阻R3相当于本发明中的第三恒流产生单元。 [0068] 接着，参照图4说明开关电路4的动作。在图4(a)所示的节点N1的电位Vn1比节点N2的电位Vn2还高的情况下，即Vn1≥Vn2成立的情况下，NPN晶体管Q4进行发射极跟随器的动作。即，进行NPN晶体管Q4导通、NPN晶体管Q5截止的开关动作。节点N3的电位Vn3成为从节点N1的电位Vn1减去NPN晶体管Q4的基极-发射极电压Vben4的电位。 [0069] Vn3＝Vn1-Vben4(Vn1≥Vn2)……(9) [0070] 此外，在节点N1的电位Vn1比节点N2的电位Vn2还低的情况下，即Vn1＜Vn2成立的情况下，NPN晶体管Q5进行发射极跟随器的动作。即，进行NPN晶体管Q4截止、NPN晶体管Q5导通的开关动作。节点N3的电位Vn3成为从节点N2的电位Vn2减去NPN晶体管Q5的基极-发射极电压Vben5的电位。 [0071] Vn3＝Vn2-Vben5(Vn1＜Vn2)……(10) [0072] 其中，由于NPN晶体管Q4和Q5在同一个IC内构成，所以NPN晶体管Q4和Q5的基极-发射极电压Vben4和Vben5成为大致相同的特性。 [0073] Vben4＝Vben5＝Vben……(11) [0074] 根据式(9)～式(11)，得到 [0075] Vn3＝Vn1-Vben(Vn1≥Vn2)……(12)； [0076] Vn3＝Vn2-Vben(Vn1＜Vn2)……(13)。 [0077] 这样，在开关电路4中，对所输入的节点N1的电位Vn1进行比校正了下限阈值信号VL的节点N2的电位Vn2大还是小的比较。然后，通过该比较，NPN晶体管Q4和Q5起到开关作用，从输入的电位Vn1中切掉比电位Vn2低的信号电压成分。此外，与此同时，进行与NPN晶体管Q4和Q5的基极-发射极电压Vben相对应量的降压。这样，从节点N3输出图4(b)所示的电位Vn3。节点N3的电位Vn3相当于本发明中的上下限限幅信号电压。 [0078] <电位校正电路5> [0079] 说明电位校正电路5的结构。 [0080] 向NPN晶体管Q6的基极输入节点N2的电位Vn2，发射极与节点N4相连，集电极与正的电压源Vcc相连。节点N4和接地电压GND之间连接有电阻R4，起到限制流过NPN晶体管Q6的电流的恒流源的作用。电阻R4相当于本发明中的第四恒流产生单元。 [0081] 接着，参照图5说明电位校正电路5的动作。节点N4的电位Vn4是由图5(a)所示的节点N2的电位Vn2和NPN晶体管Q6的基极-发射极电压Vben6决定的。 [0082] Vn4＝Vn2-Vben6……(14) [0083] 其中，由于NPN晶体管Q6也在同一个IC内构成，所以成为大致相同的特性。 [0084] Vben6＝Vben4＝Vben5＝Vben……(15) [0085] 根据式(14)和式(15)，得到 [0086] Vn4＝Vn2-Vben……(16)。 [0087] 这样，在电位校正电路5中，使从节点N2输出的电位Vn2也进行与节点N1的电位Vn1通过开关电路4而被降压的基极-发射极电压Vben相同的电位差的降压，从而校正电位Vn2。并且，从节点N4输出如图4(b)所示那样校正后的电位Vn4。节点N4的电位Vn4相当于本发明中的第一基准信号电压。 [0088] <加减运算电路6> [0089] 说明加减运算电路6的结构。 [0090] 在差动放大器Q7的正输入节点上经由电阻R5而连接节点N3，在负输入节点上经由电阻R6而连接节点N4。此外，在正输入节点上经由电阻R8而输入基准电压Vref2，负输入节点和输出节点经由电阻R7而连接，构成了负反馈。基准电压Vref2相当于本发明中的第二基准信号电压。 [0091] 差动放大器Q7的输出信号Vout是由图6(a)所示的节点N3的电位Vn3以及节点N4的电位Vn4、基准电压Vref2、电阻R5、R6、R7、R8决定的。输出信号Vout相当于本发明中的输出信号电压。 [0092] Vout＝R5×R8/(R5+R8)×(R6+R7)/R6×(Vn3/R5-Vn4/R6+Vref2/R8)……(17)[0093] 其中，若设为 [0094] R5＝R6＝R8＝R……(18)， [0095] 则成为 [0096] Vout＝1/2×(1+R7/R)×(Vn3-Vn4+Vref2)……(19)， [0097] 差动放大器Q7的放大率由R和R7的关系来决定。 [0098] 进而，若设为 [0099] R7＝R……(20)， [0100] 则成为 [0101] Vout＝Vn3-Vn4+Vref2……(21)。 [0102] 通过本实施例的限幅电路1，在输入信号Vin比上限阈值信号VH还高的情况下(Vin＞VH)的输出信号Vout根据式(5)、式(8)、式(12)、式(16)、式(21)，成为如下的式。 [0103] Vout＝Vn3-Vn4+Vref2 [0104] ＝(Vn1-Vben)-(Vn2-Vben)+Vref2 [0105] ＝(VH+Vbep-Vben)-(VL+Vbep-Vben)+Vref2 [0106] ＝VH-VL+Vref2……(22) [0107] 在输入信号Vin位于上限阈值信号VH和下限阈值信号VL之间的情况下(VL≤Vin≤VH)，根据式(4)、式(8)、式(12)、式(16)、式(21)，成为如下的式。 [0108] Vout＝Vn3-Vn4+Vref2 [0109] ＝(Vn1-Vben)-(Vn2-Vben)+Vref2 [0110] ＝(Vin+Vbep-Vben)-(VL+Vbep-Vben)+Vref2 [0111] ＝Vin-VL+Vref2……(23) [0112] 在输入信号Vin比下限阈值信号VL还低的情况下(Vin＜VL)，根据式(4)、式(8)、式(13)、式(16)，成为如下的式。 [0113] Vout＝Vn3-Vn4+Vref2 [0114] ＝(Vn2-Vben)-(Vn2-Vben)+Vref2 [0115] ＝Vref2……(24) [0116] 其中，若设为 [0117] Vref2＝VL……(25)， [0118] 则在输入信号Vin比上限阈值信号VH还高的情况下(Vin＞VH)，成为[0119] Vout＝VH……(26)， [0120] 在输入信号Vin位于上限阈值信号VH和下限阈值信号VL之间的情况下(VL≤Vin≤VH)，成为 [0121] Vout＝Vin……(27)， [0122] 在输入信号Vin比下限阈值信号VL还低的情况下(Vin＜VL)，成为[0123] Vout＝VL……(28)， [0124] 实现限幅动作。此外，在Vref2取一定值的情况下，如图6(d)所示，输出信号Vout的下限值成为Vref2的值。 [0125] 这样，在加减运算电路6中，从输入到正输入节点的节点N3的电位Vn3减去输入到负输入节点的节点N4的电位Vn4，并且加上基准电压Vref2。其结果，能够从输入信号Vin中除去比上限阈值信号VH高的电压成分和比下限阈值信号VL低的电压成分，并且能够输出将基准电压Vref2作为下限值的电压信号。 [0126] 接着，参照图7说明下限阈值信号VL随时间变动时的本实施例的限幅电路的动作。如图7(a)所示，相对于输入信号Vin，下限阈值信号VL随着时间而变动。 [0127] 此时，在开关电路2中，也从输入信号Vin中切掉超过上限阈值信号VH的信号电压成分。此外，同时，使上限被切掉的输入信号Vin升压与PNP晶体管Q1和Q2的基极-发射极电压Vbep相对应的量。其结果，从节点N1输出图7(b)所示的电位Vn1。此外，在下限阈值校正电路3中，也同样对下限阈值信号VL进行与PNP晶体管Q3的基极-发射极电压Vbep相对应量的升压的校正，从节点N2输出电位Vn2。 [0128] 然后，在开关电路4中，从电位Vn1中切掉比电位Vn2低的信号电位成分。此外，与此同时，进行与NPN晶体管Q4和Q5的基极-发射极电压Vben相对应量的降压。这样，从节点N3输出图7(c)所示的电位Vn3。此外，在电位校正电路4中，也同样对电位Vn2进行与NPN晶体管Q6的基极-发射极电压Vben相对应量的降压的校正，从节点N4输出Vn4。 [0129] 在加减运算电路6中，从输入到正输入节点的节点N3的电位Vn3减去输入到负输入节点的节点N4的电位Vn4，并且加上基准电压Vref2。其结果，即使在下限阈值信号VL随时间而变化的情况下，也能够如图7(d)所示那样，输出从输入信号Vin中除去比上限阈值信号VH高的电压成分和比下限阈值信号VL还低的电压成分之后的电压信号。此外，输出信号Vout的下限值是Vref2，实现不会受到下限阈值信号VL随时间变动的影响的限幅动作。 [0130] 在如上所述那样构成的限幅电路1中，由一对PNP晶体管或者NPN晶体管同时进行输入信号电压与阈值信号电压的比较和线路的开关，所以与通过比较器进行比较的电路相比，没有传播延迟的影响，且不会产生线路切换时的开关噪声。 [0131] 此外，由于在实施例1的电路中所使用的PNP晶体管和NPN晶体管可在同一个芯片内相邻配置，所以能够生成特定偏差小且高精度的限幅电路。由于限幅动作的应用频带依赖于所使用的晶体管的频率特性，所以通过使用高速的晶体管，例如即使是在数MHz以上的高速的频率信号下的限幅动作，也能够容易实现。 [0132] 在实施例1的限幅电路中，即使在输入了随时间变动的动态的下限阈值信号的情况下，也因除去下限值的变动，所以能够输出下限值一定的输出信号。 [0133] 此外，由于输入到加减运算电路的正和负输入节点的信号电压都经过相同的级数而被输入，所以在两个信号电压中不会产生延时(time lag)。由此，由于不需要进行信号电压的延迟处理，所以能够形成电路结构简单的限幅电路。 [0134] 此外，在实施例1的限幅电路1中，由于通过下限阈值校正电路3和电位校正电路5，对基于PNP晶体管和NPN晶体管的基极-发射极间电压的升降压自动进行校正，所以即使在PNP晶体管和NPN晶体管的基极-发射极间电压的值未知的情况下，也能够使限幅电路1动作。 [0135] 【实施例2】 [0136] 接着，参照图8和图9详细说明本发明的实施例2。 [0137] 图8是表示实施例2的限幅电路的电路图，图9是说明实施例2的限幅电路的动作的说明图。 [0138] 如图8所示，实施例2的限幅电路10包括：开关电路2，其根据输入信号Vin与上限阈值信号VH的大小关系来控制导通、截止；下限阈值校正电路3，其生成用于将随着开关电路2的开关控制而升压后的电位校正为下限阈值信号VL的电位；开关电路4，其根据开关电路2与下限阈值校正电路3的输出的大小关系来控制导通、截止；以及加减运算电路11，其对开关电路4的输出和基准电压Vref1进行差动放大。 [0139] 实施例2中的限幅电路10是削减实施例1中的限幅电路1的电位校正电路5，并取而代之地采用基准电压Vref1的电路。由此，由于实施例2中的限幅电路10的开关电路2、下限阈值校正电路3、开关电路4的结构和动作都与实施例1相同，所以省略说明。 [0140] 接着，说明加减运算电路11的结构。 [0141] 在差动放大器Q7的正输入节点上经由电阻R5连接节点N3。此外，在正输入节点上经由电阻R8连接基准电压Vref2，在负输入节点上经由电阻R6而输入基准电压Vref1，负输入节点和输出节点经由电阻R7而连接，构成了负反馈。基准电压Vref1相当于本发明中的第一基准信号电压，基准电压Vref2相当于本发明中的第二基准信号电压。 [0142] 差动放大器Q7的输出信号Vout是由节点N3的电位Vn3、基准电压Vref1和Vref2、电阻R5、R6、R7、R8决定的。 [0143] Vout＝R5×R8/(R5+R8)×(R6+R7)/R6×(Vn3/R5-Vref1/R6+Vref2/R8)……(29)[0144] 其中，若设为 [0145] R5＝R6＝R8＝R……(30)， [0146] 则成为 [0147] Vout＝1/2×(1+R7/R)×(Vn3-Vref1+Vref2)……(31)， [0148] 差动放大器Q7的放大率由R和R7的关系来决定。 [0149] 进而，若设为 [0150] R7＝R……(32)， [0151] 则成为 [0152] Vout＝Vn3-Vref1+Vref2……(33)。 [0153] 参照图9说明实施例2的限幅电路10的动作。 [0154] 图9(a)是表示输入到限幅电路10的输入信号Vin、上限阈值信号VH以及下限阈值信号VL的关系。在开关电路2中，如图9(b)所示，切掉输入信号Vin中超过上限阈值信号VH的成分，进行与PNP晶体管Q1和Q2的基极-发射极电压Vbep相对应量的升压，并从节点N1输出电位Vn1。此外，在下限阈值校正电路3中，使下限阈值信号VL也进行与输入信号Vin通过开关电路2而被升压的基极-发射极电压Vbep相同的电位差的升压。由此，从节点N2输出校正了下限阈值信号VL的电位Vn2。在开关电路4中，如图9(c)所示，从节点N3输出电位Vn3，该电位Vn3是从电位Vn1中切掉比电位Vn2低的信号电位成分之后，进一步进行了与NPN晶体管Q4和Q5的基极-发射极电压Vben相对应量的降压的电位。 [0155] 因此，从加减运算电路11输出的输出信号Vout在输入信号Vin比上限阈值信号VH还高的情况下(Vin＞VH)，成为 [0156] Vout＝Vn3-Vref1+Vref2 [0157] ＝(Vn1-Vben)-Vref1+Vref2 [0158] ＝(VH+Vbep-Vben)-Vref1+Vref2……(34)。 [0159] 在输入信号Vin位于上限阈值信号VH和下限阈值信号VL之间的情况下(VL≤Vin≤VH)，成为 [0160] Vout＝Vn3-Vref1+Vref2 [0161] ＝(Vn1-Vben)-Vref1+Vref2 [0162] ＝(Vin+Vbep-Vben)-Vref1+Vref2……(35)。 [0163] 在输入信号Vin比下限阈值信号VL还低的情况下(Vin＜VL)，成为[0164] Vout＝Vn3-Vref1+Vref2 [0165] ＝(Vn2-Vben)-Vref1+Vref2 [0166] ＝(VL+Vbep-Vben)-Vref1+Vref2……(36) [0167] 其中，若设为 [0168] Vref1＝Vbep-Vben……(37)， [0169] 和 [0170] Vref2＝0……(38)， [0171] 则在输入信号Vin比上限阈值信号VH还高的情况下(Vin＞VH)，成为[0172] Vout＝VH……(39)， [0173] 在输入信号Vin位于上限阈值信号VH和下限阈值信号VL之间的情况下(VL≤Vin≤VH)，成为 [0174] Vout＝Vin……(40)， [0175] 在输入信号Vin比下限阈值信号VL还低的情况下(Vin＜VL)，成为[0176] Vout＝VL……(41)， [0177] 实现限幅动作。此外，在Vref2取一定值的情况下，如图9(d)所示，输出信号Vout的下限值成为Vref2的值。 [0178] 此外，若在 [0179] Vbep＝Vben……(42) [0180] 成立的情况下，设为 [0181] Vref1＝Vref2＝0……(43)， [0182] 则在输入信号Vin比上限阈值信号VH还高的情况下(Vin＞VH)，成为[0183] Vout＝VH……(44)， [0184] 在输入信号Vin位于上限阈值信号VH和下限阈值信号VL之间的情况下(VL≤Vin≤VH)，成为 [0185] Vout＝Vin……(45)， [0186] 在输入信号Vin比下限阈值信号VL还低的情况下(Vin＜VL)，成为[0187] Vout＝VL……(46)。 [0188] 即使在随时间动态地改变下限阈值信号VL的情况下，加减运算电路9的输出信号Vout的下限值也成为 [0189] VL+Vbep-Vben-Vref1+Vref2……(47)， [0190] 例如，通过设为 [0191] Vref1＝VL+Vbep-Vben……(48)， [0192] 输出信号Vout的下限值由Vref2来决定，实现不会受到下限阈值信号VL的影响的限幅动作。 [0193] 在如上所述那样构成的限幅电路10中，由一对PNP晶体管或者NPN晶体管同时进行输入信号电压与阈值信号电压的比较和线路的开关，所以与通过比较器进行比较的电路相比，没有传播延迟的影响，并且不会产生线路切换时的开关噪声。 [0194] 此外，由于在实施例2的电路中使用的PNP晶体管和NPN晶体管可在同一个芯片内相邻配置，所以能够生成特性偏差小且高精度的限幅电路。由于限幅动作的应用频带依赖于所使用的晶体管的频率特性，所以通过使用高速的晶体管，例如即使是在数MHz以上的高速的频率的信号下的限幅动作，也能够容易实现。 [0195] 在实施例2的限幅电路10中，在输入了随时间变动的动态的下限阈值信号的情况下，由于除去下限值的变动，所以也能够输出下限值一定的输出信号。 [0196] 【实施例3】 [0197] 接着，参照图10和图11详细说明本发明的实施例3。 [0198] 图10是表示实施例3的限幅电路的电路图，图11是说明实施例3的限幅电路的动作的说明图。 [0199] 实施例3的限幅电路20包括：开关电路21，其根据输入信号Vin与下限阈值信号VL的大小关系来控制导通、截止；电位校正电路22，其用于校正通过开关电路21而降压后的电位；以及加减运算电路23，其对开关电路21和电位校正电路21的输出进行差动放大。开关电路21相当于本发明中的下限限幅电路。 [0200] 实施例3中的限幅电路20只进行下限限幅动作，且是从实施例1的限幅电路1中削减了开关电路2和下限阈值校正电路3的结构。 [0201] 接着，说明开关电路21的结构。 [0202] 向一对NPN晶体管Q4和Q5输入差动信号(输入信号Vin和下限阈值信号VL)。NPN晶体管Q4的基极与输入信号Vin相连。NPN晶体管Q5的基极与下限阈值信号VL相连。NPN晶体管Q4和Q5的发射极与节点N5相连，集电极与正的电压源Vcc相连。此外，电阻R9连接在节点N5和接地电压GND之间，起到限制流过NPN晶体管Q4和Q5的电流的恒流源的作用。电阻R9相当于本发明中的第一恒流产生单元。接地电压GND相当于本发明中的第二公共电压。 [0203] 接着，参照图11说明开关电路21的动作。在图11(a)所示的输入信号Vin比下限阈值信号VL还高的情况下，即Vin≥VL成立的情况下，NPN晶体管Q4进行射极跟随器的动作。即，进行NPN晶体管Q4导通、NPN晶体管Q5截止的开关动作。节点N5的电位Vn5成为从输入信号Vin中减去NPN晶体管Q4的基极-发射极电压Vben4的电位。 [0204] Vn5＝Vin-Vben4(Vin≥VL)……(49) [0205] 此外，在输入信号Vin比下限阈值信号VL还低的情况下，即Vin＜VL成立的情况下，NPN晶体管Q5进行射极跟随器的动作。即，进行NPN晶体管Q4截止、NPN晶体管Q5导通的开关动作。节点N5的电位Vn5成为从下限阈值信号VL中减去NPN晶体管Q5的基极-发射极电压Vben5的电位。 [0206] Vn5＝VL-Vben5(Vin＜VL)……(50) [0207] 其中，由于NPN晶体管Q4和Q5在同一个IC内构成，所以NPN晶体管Q4和Q5的基极-发射极电压Vben4和Vben5成为大致相同的特性。 [0208] Vben4＝Vben5＝Vben……(51) [0209] 根据式(49)～式(51)，得到 [0210] Vn5＝Vin-Vben(Vin≥VL)……(52) [0211] Vn5＝VL-Vben(Vin＜VL)……(53) [0212] 这样，在开关电路21中，对所输入的输入信号Vin进行比下限阈值信号VL大还是小的比较。然后，通过该比较，NPN晶体管Q4和Q5起到开关作用，从输入信号Vin中切掉比下限阈值信号VL低的信号电压成分。此外，与此同时，进行与NPN晶体管Q4和Q5的基极-发射极电压Vben相对应量的降压。这样，从节点N5输出图11(b)所示的电位Vn5。节点N5的电位Vn5相当于本发明中的下限限幅信号电压。 [0213] 接着，说明电位校正电路22的结构。 [0214] 向NPN晶体管Q6的基极输入下限阈值信号VL，发射极与节点N6相连，集电极与正的电压源Vcc相连。节点N6和接地电压GND之间连接有电阻R6，电阻R6起到限制流过NPN晶体管Q6的电流的恒流源的作用。电阻R6相当于本发明中的第二恒流产生单元。 [0215] 节点N6的电位Vn6是由下限阈值信号VL和NPN晶体管Q6的基极-发射极电压Vben6决定的。 [0216] Vn6＝VL-Vben6……(54) [0217] 其中，由于NPN晶体管Q6也在同一个IC内构成，所以成为大致相同的特性。 [0218] Vben6＝Vben4＝Vben5＝Vben……(55) [0219] 根据式(54)和式(55)，得到 [0220] Vn6＝VL-Vben……(56)。 [0221] 这样，在电位校正电路22中，使下限阈值信号VL也进行与输入信号Vin通过开关电路21而被降压的基极-发射极电压Vben相同的电位差的降压，从而校正下限阈值信号VL。并且，从节点N6输出如图11(b)所示那样校正后的电位Vn6。节点N6的电位Vn6相当于本发明中的第一基准信号电压。 [0222] 接着，说明加减运算电路23的结构。 [0223] 在差动放大器Q7的正输入节点上经由电阻R5连接节点N5，在负输入节点上经由电阻R6连接节点N6。此外，在正输入节点上经由电阻R8连接基准电压Vref2，负输入节点和输出节点经由电阻R7而连接，构成了负反馈。基准电压Vref2相当于本发明中的第二基准信号电压。差动放大器Q7的输出信号Vout由节点N5的电位Vn5以及节点N6的电位Vn6、基准电压Vref2、电阻R5、R6、R7、R8来决定。 [0224] Vout＝R5×R8/(R5+R8)×(R6+R7)/R6×(Vn5/R5-Vn6/R6+Vref2/R8)……(57)[0225] 其中，若设为 [0226] R5＝R6＝R8＝R……(58)， [0227] 则成为 [0228] Vout＝1/2×(1+R7/R)×(Vn5-Vn6+Vref2)……(59)， [0229] 放大率由R和R7的关系来决定。 [0230] 进而，若设为 [0231] R7＝R……(60)， [0232] 则成为 [0233] Vout＝Vn5-Vn6+Vref2……(61)。 [0234] 接着，说明实施例3的限幅电路20的动作。 [0235] 在输入信号Vin比下限阈值信号VL还高的情况下(Vin≥VL)，成为[0236] Vout＝Vn5-Vn6+Vref2 [0237] ＝(Vin-Vben)-(VL-Vben)+Vref2 [0238] ＝Vin-VL+Vref2……(62)。 [0239] 在输入信号Vin比下限阈值信号VL还低的情况下(Vin＜VL)，成为[0240] Vout＝Vn5-Vn6+Vref2 [0241] ＝(VL-Vben)-(VL-Vben)+Vref2 [0242] ＝Vref2……(63)， [0243] 即，成为图11(c)所示的输出信号。 [0244] 其中，若 [0245] Vref2＝VL……(64)， [0246] 则在输入信号Vin比下限阈值信号VL还高的情况下，成为 [0247] Vout＝Vin(Vin≥VL)……(65)， [0248] 在输入信号Vin比下限阈值信号VL还低的情况下，成为 [0249] Vout＝VL(Vin＜VL)……(66)， [0250] 实现限幅动作。 [0251] 这样，在加减运算电路23中，从输入到正输入节点的节点N5的电位Vn5减去输入到负输入节点的节点N6的电位Vn6，并且加上基准电压Vref2。其结果，能够从输入信号Vin中除去比下限阈值信号VL还低的电压成分，并且输出将基准电压Vref2设为下限值的电压信号。 [0252] 接着，参照图12，说明将下限阈值信号VL设为随时间动态地变动时的实施例3的限幅电路20的动作。如图12(a)所示，相对于输入信号Vin，下限阈值信号VL随着时间而变动。 [0253] 此时，在开关电路21中，也将低于下限阈值信号VL的信号电压成分从输入信号电压Vin中切掉。此外，与此同时，进行与NPN晶体管Q4和Q5的基极-发射极电压Vben相对应量的降压。这样，从节点N5输出图12(b)所示的电位Vn5。此外，在电位校正电路4中，也同样从节点N6输出校正之后的电位Vn6，所述校正是指对下限阈值信号VL进行与NPN晶体管Q6的基极-发射极电压Vben相对应量的降压。 [0254] 在加减运算电路23中，从输入到正输入节点的节点N5的电位Vn5减去输入到负输入节点的节点N6的电位Vn6，并且加上基准电压Vref2。其结果，即使在下限阈值信号VL随时间变动的情况下，也能够如图12(c)所示那样输出从输入信号Vin中除去比下限阈值信号VL还低的电压成分之后的电压信号。此外，输出信号Vout的下限值是Vref2，实现不会受到下限阈值信号VL的影响的限幅动作。 [0255] 在如上所述那样构成的限幅电路20中，由一对NPN晶体管同时进行输入信号电压与阈值信号电压之间的比较和线路的开关，所以与通过比较器进行比较的电路相比，没有传播延迟的影响，并且不会产生线路切换时的开关噪声。 [0256] 此外，由于在实施例3的限幅电路20中使用的NPN晶体管能够在同一个芯片内相邻配置，所以能够生成特定偏差小且高精度的限幅电路。由于限幅动作的应用频带依赖于所使用的晶体管的频率特性，所以通过使用高速的晶体管，例如即使是在电视信号等数MHz以上的高速的频率信号下的限幅动作，也能够容易实现。 [0257] 此外，在实施例3的限幅电路20中，在输入了随时间变动的动态的下限阈值信号的情况下，由于除去下限值的变动，所以也能够输出下限值一定的输出信号。 [0258] 此外，由于输入到加减运算电路的正和负输入节点的信号电压都经过相同的级数而被输入，所以在两个信号电压中不会产生延时。由此，因为不需要进行信号电压的延迟处理，所以能够形成电路结构简单的限幅电路。 [0259] 此外，在实施例3的限幅电路20中，由于通过电位校正电路22自动校正NPN晶体管的基极-发射极间电压的降压，所以即使在NPN晶体管的基极-发射极间电压的值未知的情况下，也能够使限幅电路20动作。 [0260] 以上，在上述的实施例1～3的限幅电路中，由于从限幅电路输出的输出信号Vout的下限值是由Vref2决定的，所以通过调节Vref2，能够同时进行输出信号Vout的电平移动(level shift)。由此，即使在将输出信号Vout连接到单电源的A/D转换器的情况下，也能够通过限幅电路对输入信号Vin进行限幅动作和电平移动，从而适应A/D转换器的输入范围。此外，在作为Vref2而提供了接地电压GND的情况下，输出信号Vout的下限值成为接地电压GND。 [0261] 此外，在实施例1～3中使用的元件仅使用了可在标准半导体工艺中构成的元件。由于使用元件数比较少，所以能够实现低占有面积，能够以低成本制作限幅电路。由此，在半导体集成电路的标准工艺中能够容易实现，且能够容易实现高速化。进而，由于只要将比较简单的元件附加到加减运算电路中就能够实现，所以能够容易实现IC的小型化。 [0262] 本发明并不限定于上述实施方式，也可以实施如下的变形。 [0263] (1)在上述的实施例1中，表示了在输出随时间而一定或者变化的下限阈值信号时，将输出信号Vout的下限值设为一定的上下限限幅电路的结构。相对于此，根据图13所示的限幅电路30的结构，也可以构成在输出随时间而一定或者变化的上限阈值信号时，将输出信号Vout的上限值设为一定的上下限限幅电路。 [0264] 如图13所示，限幅电路30是如下的结构。即，包括：下限限幅电路31，其根据输入信号电压Vin与下限阈值信号电压VL的大小，对一对晶体管Q4和Q5进行导通、截止的开关动作，从而从输入信号电压Vin中切掉比所述下限阈值信号电压VL低的电压成分，并且对输入信号电压Vin进行降压之后，从节点N7输出下限限幅信号电压Vn7；上限阈值校正电路32，其与由下限限幅电路31对输入信号Vin进行降压后的电压相对应地，对上限阈值信号电压VH进行校正，从而从节点N8输出上限阈值校正信号电压Vn8；上限限幅电路33，其根据下限限幅信号电压Vn7与所述上限阈值校正信号电压Vn8的大小，对另一对晶体管Q1和Q2进行导通、截止的开关动作，从而从下限限幅信号电压Vn7中切掉比上限阈值校正信号电压Vn8高的电压成分，并且对下限限幅信号电压Vn7进行升压之后，从节点N9输出上下限限幅信号电压Vn9；电位校正电路34，其与由上限限幅电路33对下限限幅信号电压Vn7进行升压后的电压相对应地，对上限阈值校正信号电压Vn8进行校正，从而从节点N10输出第一基准信号电压Vn10；以及加减运算电路35，其在根据所述上下限限幅信号电压Vn9与所述第一基准信号电压Vn10之间的电压差而生成的信号电压上相加另外输入的第二基准信号电压Vref2，从而生成输出信号电压Vout。 [0265] (2)在上述的实施例2中，表示了从第1实施例的限幅电路1中削减了电位校正电路5的上下限限幅电路的结构，但是，也可以削减下限阈值校正电路3来代替电位校正电路5的削减，从而构成限幅电路40。此外， 可以削减上述的实施例1的电位校正电路5和下限阈值校正电路3这两者，取而代之，将第三基准电压施加到加减运算电路11。 [0266] 如图14所示，限幅电路40是如下的结构。即，包括：下限限幅电路41，其根据输入信号电压Vin与下限阈值信号电压VL的大小，对一对晶体管Q4和Q5进行导通、截止的开关动作，从而从输入信号电压Vin中切掉比下限阈值信号电压VL低的电压成分，并且对输入信号电压Vin进行降压之后，从节点N11输出下限限幅信号电压Vn11；上限阈值校正电路42，其与由下限限幅电路41对输入信号电压Vin进行降压后的电压相对应地，对上限阈值信号电压VH进行校正，从而从节点N12输出上限阈值校正信号电压Vn12；上限限幅电路43，其根据下限限幅信号电压Vn11与上限阈值校正信号电压Vn12的大小，对另一对晶体管Q1和Q2进行导通、截止的开关动作，从而从下限限幅信号电压Vn11中切掉比上限阈值校正信号电压Vn12高的电压成分，并且对下限限幅信号电压Vn11进行升压之后，从节点N13输出上下限限幅信号电压Vn13；以及加减运算电路44，其在根据上下限限幅信号电压Vn13与另外输入的第一基准信号电压Vref1之间的电压差而生成的信号电压上相加另外输入的第二基准信号电压Vref2，从而生成输出信号电压Vout。 [0267] (3)在上述的实施例3中，表示了在施加随时间而一定或者变化的下限阈值信号时，将输出信号Vout的下限值设为一定的下限限幅电路的结构，但也可以构成在施加随时间而一定或者变化的上限阈值信号时，将输出信号Vout的上限值设为一定的限幅电路50。 [0268] 如图15所示，限幅电路50是如下的结构。即，包括：上限限幅电路51，其根据输入信号电压Vin与上限阈值信号电压VH的大小，对一对晶体管Q1和Q2进行导通、截止的开关动作，并且对输入信号电压Vin进行升压之后，从节点N14输出上限限幅信号电压Vn14；上限阈值校正电路52，其与由上限限幅电路51对输入信号电压Vin进行升压后的电压相对应地，对上限阈值信号电压VH进行校正，从而从节点N15输出第一基准信号电压Vn15；以及加减运算电路53，其在根据上限限幅信号电压Vn14与第一基准信号电压Vn15之间的电压差而生成的信号电压上相加另外输入的第二基准信号电压Vref2，从而生成输出信号电压Vout。 [0269] 此外，如图16所示，也可以构成将限幅电路20和限幅电路50这两者组合的、进行上下限限幅动作的限幅电路60。根据该限幅电路60，即使在上限阈值信号和下限阈值信号这两者随时间变动的情况下，也能够进行将上限值和下限值设为一定的限幅动作。 [0270] 限幅电路60是如下的结构。即，包括：上限限幅电路61，其根据输入信号电压Vin与上限阈值信号电压VH的大小，对一对晶体管Q1和Q2进行导通、截止的开关动作，并且对输入信号电压Vin进行升压之后，从节点N16输出上限限幅信号电压Vn16；上限阈值校正电路62，其与由上限限幅电路61对输入信号电压Vin进行升压后的电压相对应地，对上限阈值信号电压VH进行校正，从而从节点N17输出第一基准信号电压Vn17；加减运算电路63，其在根据上限限幅信号电压Vn16与所述第一基准信号电压Vn17之间的电压差而生成的信号电压上相加另外输入的第二基准信号电压Vref，从而生成上限校正信号电压；下限限幅电路64，其根据上限校正信号电压与下限阈值信号电压VL的大小，对一对晶体管Q4和Q5进行导通、截止的开关动作，并且对上限校正信号电压进行降压之后，从节点N18输出上下限限幅信号电压Vn18；电位校正电路65，其与由下限限幅电路64对上限校正信号电压进行降压后的电压相对应地，对下限阈值信号电压VL进行校正，从而从节点N19输出第三基准信号电压Vn19；以及加减运算电路66，其在根据上下限限幅信号电压Vn18与第三基准信号电压Vn19之间的电压差而生成的信号电压上相加另外输入的第四基准信号电压Vref3，从而生成输出信号电压Vout。 [0271] (4)在上述的实施例中，作为恒流源而使用了电阻，但也可以构成使用了晶体管等有源元件的恒流源。 [0272] (5)在上述的实施例中，使用了正的电压源Vcc和接地电压GND，但也可以使用负的电压源来代替接地电压GND。此外，也可以使用具有电位差的两个正的电压源等具有电位差的多个电压源来代替正的电压源Vcc和接地电压GND。 [0273] (6)在上述的实施例中，表示了非反相型的限幅电路的结构，但也可以通过变更对于加减运算电路的连接而作为反相型限幅电路来使用。 [0274] (7)在上述的实施例中，使用了双极晶体管(PNP晶体管或NPN晶体管)，但也可以由MOS晶体管、MIS晶体管等已知的各种晶体管元件构成。 |
||||||
QQ群二维码
意见反馈
意见反馈