放大器 |
|||||||
| 申请号 | CN201310031160.8 | 申请日 | 2013-01-28 | 公开(公告)号 | CN103296980B | 公开(公告)日 | 2016-05-11 |
| 申请人 | 富士通株式会社; | 发明人 | 马庭透; 木村重一; | ||||
| 摘要 | 一种 放大器 包括：放大元件，其放大输入 信号 ；输出 端子 ，其输出由所述放大元件放大的信号；匹配 电路 ，其 串联 地设置在所述放大元件与所述输出端子之间，并执行阻抗匹配；阻抗变换器，其串联地设置在所述放大元件与所述匹配电路之间或者所述匹配电路与所述输出端子之间；以及第一 谐振器 和第二谐振器，它们连接在所述阻抗变换器的端部。 | ||||||
| 权利要求 | 1.一种放大器，该放大器包括： |
||||||
| 说明书全文 | 放大器技术领域[0001] 本文讨论的实施方式涉及放大器。 背景技术[0002] 移动通信系统的无线电通信装置例如使用放大器来放大高频信号（参见例如日本专利公报No.2010-268248、国际公开No.2009/131138、PCT申请的日文翻译公开No.2002-510927以及日本特开专利公报No.2009-213090）。在该放大器中，例如，在放大元件的输入侧和输出侧设置有阻抗匹配电路。 [0003] 放大器的输入侧的阻抗匹配电路例如将放大器的输入端子的特征阻抗（如，50[Ω])变换为放大元件的输入阻抗的复共轭。放大器的输出侧的阻抗匹配电路例如将放大器的输出端子的特征阻抗（如，50[Ω])变换为放大元件的输出阻抗的复共轭。 [0004] 为了设计高效的电子放大器，将输出侧的阻抗匹配电路设计为使得例如从放大元件看输出端子的阻抗将被变换为最高效率的负载点。为了设计高增益的电子放大器，将输入侧的阻抗匹配电路设计为使得例如从放大元件看输入端子的阻抗被变换为最高增益的负载点。 [0006] 实施方式的一个方面的目的在于至少解决传统技术中的上述问题。 [0007] 根据实施方式的一个方面，一种放大器包括：放大元件，其放大输入信号；输出端子，其输出由所述放大元件放大的信号；匹配电路，其串联设置在放大元件和输出端子之间，并执行阻抗匹配；阻抗变换器，其串联设置在放大元件和匹配电路之间或匹配电路和输出端子之间；以及第一谐振器和第二谐振器，它们连接在阻抗变换器的端部。附图说明 [0008] 图1示出根据第一实施方式的放大器的构造的一个示例； [0009] 图2示出放大器的构造的一个示例； [0010] 图3示出信号频带与谐振频率的关系的一个示例； [0011] 图4A示出假设未提供补偿电路，放大器中的负载的频率特性的一个示例； [0012] 图4B示出根据第一实施方式的放大器中的负载的频率特性的一个示例； [0013] 图5A示出假设未提供补偿电路，放大器的效率相对于输出功率的特性的一个示例； [0014] 图5B示出根据第一实施方式的放大器的效率相对于输出功率的特性的一个示例； [0015] 图6示出阻抗变换器的特性的一个示例； [0016] 图7A示出阻抗变换器的构造示例1； [0017] 图7B示出阻抗变换器的构造示例2； [0018] 图7C示出阻抗变换器的构造示例3； [0019] 图7D示出阻抗变换器的构造示例4； [0020] 图8A示出补偿电路的构造示例1； [0021] 图8B示出补偿电路的构造示例2； [0022] 图8C示出补偿电路的构造示例3； [0023] 图8D示出补偿电路的构造示例4； [0024] 图8E示出补偿电路的构造示例5； [0025] 图9示出根据第一实施方式的放大器的变型示例； [0026] 图10示出放大器的应用示例1； [0027] 图11示出放大器的应用示例2； [0028] 图12示出放大器的应用示例3； [0029] 图13示出根据第二实施方式的放大器的构造的一个示例； [0030] 图14A示出假设未提供补偿电路，放大器中的负载的频率特性的一个示例； [0031] 图14B示出根据第二实施方式的放大器中的负载的频率特性的一个示例； [0032] 图15A示出假设未提供补偿电路，放大器的输出功率相对于输入功率的特性的一个示例； [0033] 图15B示出根据第二实施方式的放大器的输出功率相对于输入功率的特性的一个示例； [0034] 图16示出根据第二实施方式的放大器的变型示例； [0035] 图17示出根据第三实施方式的放大器的构造的一个示例； [0036] 图18示出放大器的变型示例1；以及 [0037] 图19示出放大器的变型示例2。 具体实施方式[0038] 将参照附图说明本发明的优选实施方式。 [0039] 图1示出根据第一实施方式的放大器的构造的一个示例。如图1所示，根据第一实施方式的放大器10具有输入端子11、输入阻抗匹配电路12、放大元件13、输出阻抗匹配电路14、补偿电路19和输出端子18。放大器10是例如放大高频信号的放大器。将由放大器10放大的信号（电信号）输入至输入端子11。输入至输入端子11的信号被输出到输入阻抗匹配电路 12。 [0040] 输入阻抗匹配电路12将从输入端子11输出的信号输出到放大元件13，并执行输入端子11和放大元件13的阻抗匹配。例如，输入阻抗匹配电路12将输入端子11的特征阻抗变换为放大元件13的输入阻抗的复共轭。 [0041] 放大元件13放大从输入阻抗匹配电路12输出的信号。放大元件13将放大的信号输出到输出阻抗匹配电路14。 [0042] 输出阻抗匹配电路14将从放大元件13输出的信号输出到补偿电路19，并执行放大元件13和补偿电路19的阻抗匹配。例如，假设输出端子18的特征阻抗为50[Ω]，补偿电路19的阻抗变换器16将阻抗从25[Ω]变换为50[Ω]。在这种情况下，输出阻抗匹配电路14通过将放大元件13的输出阻抗转换为25[Ω]的阻抗来执行阻抗匹配。 [0043] 补偿电路19将从输出阻抗匹配电路14输出的信号输出到输出端子18，并补偿输出阻抗匹配电路14中的阻抗频率特性。例如，补偿电路19具有基波谐振器15、阻抗变换器16和基波谐振器17。 [0044] 基波谐振器15是连接在阻抗变换器16的前级的谐振电路。基波谐振器15将从输出阻抗匹配电路14输出的信号输出到阻抗变换器16。阻抗变换器16将从基波谐振器15输出的信号输出到基波谐振器17，并变换阻抗。基波谐振器17是连接在阻抗变换器16的后级的谐振电路。基波谐振器17将从阻抗变换器16输出的信号输出到输出端子18。 [0045] 基波谐振器15和17中的一个的谐振频率被设置为低于待放大信号的中心频率。基波谐振器15和17中的另一个的谐振频率被设置为高于待放大信号的中心频率，从而在待放大信号的频带的中心频率附近可实现阻抗相对于频率的均衡。 [0046] 例如，基波谐振器15和17中的一个的谐振频率被设置在待放大信号的频带的下端附近的频率处（参见例如图3）。基波谐振器15和17中的另一个的谐振频率被设置在待放大信号的频带的上端附近的频率处（参见例如图3），从而可在待放大信号的几乎整个频带上实现阻抗相对于频率的均衡。例如，假设基波谐振器15和17的谐振频率是低于待放大信号的中心频率的两倍（谐波分量）并高于待放大信号的中心频率的一半的频率。 [0047] 输出端子18将从补偿电路19输出的信号输出。因此，包括阻抗变换器16以及连接至阻抗变换器16的端部的基波谐振器15和17的补偿电路19连接至放大器10的输出，从而可补偿输出阻抗匹配电路14中的阻抗频率特性并实现阻抗相对于频率的均衡。 [0048] 因此，可在待放大频带中使放大效率均衡，从而使得能够例如在整个待放大频带上均匀地提高放大效率的设计。例如，放大效率是给予放大元件13的直流能量被转换为要从输出端子18输出的高频能量的比率。 [0049] 例如，如果输出阻抗匹配电路14被设计为使得放大效率将在待放大频带的中心频率处变高，则可使放大效率即使在待放大频带的边缘处也较高，从而使得能够例如在放大宽带信号的情况下提高效率。 [0050] 图2示出放大器的构造的一个示例。在图2中，与图1所示的那些部件类似的部件将被赋以与图1所用的标号相同的标号，其描述将省略。如图2所示，图1所示的放大元件13可以例如通过半导体放大元件21（例如场效应晶体管（FET）和双极结型晶体管（BJT））来实现。 [0051] 图1所示的基波谐振器15可以例如通过串联连接的电感器22和电容器23来实现。阻抗变换器16可以例如通过四分之一波长阻抗变换器24来实现。四分之一波长阻抗变换器 24是例如长度等于待放大信号的中心波长的四分之一的传输线路。图1所示的基波谐振器 17可以例如通过串联连接的电感器25和电容器26来实现。 [0052] 图3示出信号频带与谐振频率的关系的一个示例。图3的水平轴表示频率[MHz]。图3的垂直轴表示信号分量的电平[dB]。频谱31指示由放大器10放大的信号的频谱的一个示例。谱带32指示频谱31的频带。 [0053] 例如，如图3所示，基波谐振器15的谐振频率被设置在谱带32的下端频率f1处。基波谐振器17的谐振频率被设置在谱带32的上端频率f2处，从而可在待放大信号的几乎整个谱带32上实现阻抗相对于频率的均衡。 [0054] 基波谐振器15的谐振频率可被设置在频率f2处，基波谐振器17的谐振频率可被设置在频率f1处。因此，基波谐振器15和17中的一个的谐振频率被设置在待放大信号的频带的下端频率f1处。基波谐振器15和17中的另一个的谐振频率被设置在待放大信号的频带的上端频率f2处，从而可在待放大频带中实现阻抗相对于频率的均衡（频率f1对频率f2）。 [0055] 图4A示出假设未提供补偿电路，放大器中的负载的频率特性的一个示例。图4B示出根据第一实施方式的放大器中的负载的频率特性的一个示例。图4A和图4B通过史密斯圆图示出放大器10中的负载点。 [0056] 在图4A和图4B中，负载特性40指示从放大元件13朝着输出侧看时的负载相对于频率的特性。负载点41（○标记）指示表征在频带的下端频率f1（参见图3）处，从放大元件13朝着输出侧看时的负载的负载点。负载点42（×标记）指示表征在频带的上端频率f2（参见图3）处，从放大元件13朝着输出侧看时的负载的负载点。 [0057] 在假设未提供补偿电路19的放大器10中，频率f1处的负载点41和频率f2处的负载点42是不同的负载点，如图4A所示。相反，具有补偿电路19的放大器10可使得频率f1处的负载点41和频率f2处的负载点42几乎匹配，如图4B所示。 [0058] 图5A示出假设未提供补偿电路，放大器的效率相对于输出功率的特性的一个示例。图5B示出根据第一实施方式的放大器的效率相对于输出功率的特性的一个示例。图5A和图5B的水平轴表示放大器10的输出功率[dBm]。图5A和图5B的垂直轴表示放大器10中的放大效率[%]。 [0059] 在图5A和图5B中，效率特性51指示在待放大信号的中心频率处，放大器10的效率相对于输出功率的特性。效率特性52指示在待放大信号的频带边缘（例如，频率f1或频率f2）处，放大器10的效率相对于输出功率的特性。 [0060] 在假设未提供补偿电路19的放大器10中，在中心频率处的效率特性51与频带边缘处的效率特性52之间导致间隙，如图5A所示。相反，具有补偿电路19的放大器10可使得中心频率处的效率特性51与频带边缘处的效率特性52几乎匹配，如图5B所示。 [0061] 图6示出阻抗变换器的特性的一个示例。例如，如图6所示，连接至阻抗变换器16的一个端部的负载给出为负载61，连接至阻抗变换器16的另一端部的端子给出为端子62。 [0062] 负载61给出为Z1。阻抗变换器16的特征阻抗给出为Z0。从端子62看时阻抗变换器16的阻抗给出为Z2。在这种条件下，阻抗变换器16被设计为（如，四分之一波长阻抗变换器 24）使得将适用Z2=Z02/Z1。例如，阻抗变换器16被设计为使得Z1=50[Ω]，Z2=25[Ω]，Z0将变为：Z0=35.36[Ω]。 [0063] 图7A示出阻抗变换器的构造示例1。阻抗变换器16可通过串联连接的电容器71和并联连接的电感器73和74来实现，如图7A所示。电容器71串联连接在阻抗变换器16的输入端口和输出端口之间。 [0064] 电感器73的一端连接在阻抗变换器16的输入端口和电容器71之间，另一端接地。电感器74的一端连接在阻抗变换器16的输出端口和电容器71之间，另一端接地。电容器71的电容C以及电感器73和74的电感L被设置为使得从一端看时的阻抗Z2从另一端看时将变为Z1。 [0065] 图7B示出阻抗变换器的构造示例2。阻抗变换器16可通过并联连接的电容器71和72以及串联连接的电感器73来实现，如图7B所示。电感器73串联连接在阻抗变换器16的输入端口和输出端口之间。 [0066] 电容器71的一端连接在阻抗变换器16的输入端口和电感器73之间，另一端接地。电容器72的一端连接在阻抗变换器16的输出端口和电感器73之间，另一端接地。电容器71和72的电容C以及电感器73的电感L被设置为使得从一端看时的阻抗Z2从另一端看时将变为Z1。 [0067] 图7C示出阻抗变换器的构造示例3。阻抗变换器16可通过串联连接的电容器71和72以及并联连接的电感器73来实现，如图7C所示。电容器71和72串联连接在阻抗变换器16的输入端口和输出端口之间。 [0068] 电感器73的一端连接在电容器71和电容器72之间，另一端接地。电容器71和72的电容C以及电感器73的电感L被设置为使得从一端看时的阻抗Z2从另一端看时将变为Z1。 [0069] 图7D示出阻抗变换器的构造示例4。阻抗变换器16可通过并联连接的电容器71以及串联连接的电感器73和74来实现，如图7D所示。电感器73和74串联连接在阻抗变换器16的输入端口和输出端口之间。 [0070] 电容器71的一端连接在电感器73和电感器74之间，另一端接地。电容器71的电容C以及电感器73和74的电感L被设置为使得从一端看时的阻抗Z2从另一端看时将变为Z1。 [0071] 图8A示出补偿电路的构造示例1。在图8A中，与图2所示的那些部件类似的部件被赋以与图2所用的标号相同的标号，其描述将省略。基波谐振器15和基波谐振器17中的每一个可以是并联谐振电路，如图8A所示。在这种情况下，基波谐振器15被设置在四分之一波长阻抗变换器24的后级，基波谐振器17被设置在四分之一波长阻抗变换器24的前级。 [0072] 基波谐振器15的电感器22和电容器23的一端并联连接在基波谐振器15的输入端口和输出端口之间，另一端接地。基波谐振器17的电感器25和电容器26的一端并联连接在基波谐振器17的输入端口和输出端口之间，另一端接地。图8A所示的补偿电路19是图2所示的补偿电路19的等效电路。 [0073] 图8B示出补偿电路的构造示例2。在图8B中，与图2所示的那些部件类似的部件被赋以与图2所用的标号相同的标号，其描述将省略。基波谐振器15可以是并联谐振电路，基波谐振器17可以是串联谐振电路，如图8B所示。在这种情况下，基波谐振器15和基波谐振器17被设置在四分之一波长阻抗变换器24的后级。 [0074] 在图8B所示的构造示例中，基波谐振器15被设置在基波谐振器17和四分之一波长阻抗变换器24之间。基波谐振器15的电感器22和电容器23的一端并联连接在基波谐振器15的输入端口和输出端口之间，另一端接地。图8B所示的补偿电路19是图2和图8A所示的补偿电路19的等效电路。 [0075] 图8C示出补偿电路的构造示例3。在图8C中，与图8B所示的那些部件类似的部件被赋以与图8B所用的标号相同的标号，其描述将省略。基波谐振器15还可以具有偏压端子81和电容器82，如图8C所示。电源供应至偏压端子81。 [0076] 偏压端子81连接至电感器22、电容器23和电容器82。电容器82的一端连接至电感器22、电容器23和偏压端子81，另一端接地。 [0077] 作为并联谐振电路的基波谐振器15不允许基波通过，并且不允许频率高于基波的高频波通过，因为电感器22的阻抗会变大。另一方面，作为并联谐振电路的基波谐振器15允许直流分量通过。因此，在偏压端子81被连接的情况下，基波谐振器15可以具有电源电路的功能。 [0078] 在图8C所示的构造示例中，由于电容器26与补偿电路19的输出端口串联连接，所以电容器26可以具有去除直流分量的功能。 [0079] 图8D示出补偿电路的构造示例4。在图8D中，与图8B所示的那些部件类似的部件被赋以与图8B所用的标号相同的标号，其描述将省略。基波谐振器17可设置在四分之一波长阻抗变换器24和基波谐振器15之间，如图8D所示。在这种情况下，基波谐振器15还可具有偏压端子81和电容器82，如（例如）图8C所示。 [0080] 图8E示出补偿电路的构造示例5。在图8E中，与图2所示的那些部件类似的部件被赋以与图2所用的标号相同的标号，其描述将省略。基波谐振器17可以是并联谐振电路，基波谐振器15可以是串联谐振电路，如图8E所示。在这种情况下，基波谐振器15和基波谐振器17被设置在四分之一波长阻抗变换器24的前级。 [0081] 在图8E所示的构造示例中，基波谐振器15被设置在基波谐振器17和四分之一波长阻抗变换器24之间。基波谐振器17的电感器25和电容器26的一端并联连接在基波谐振器17的输入端口和输出端口之间，另一端接地。图8E所示的补偿电路19是图2、图8A和图8B所示的补偿电路19的等效电路。 [0082] 在图8E所示的补偿电路19中，基波谐振器17还可具有偏压端子81和电容器82，如（例如）图8C所示。在图8E所示的补偿电路19中，基波谐振器17可被设置在四分之一波长阻抗变换器24和基波谐振器15之间。 [0083] 如图2和图8A至图8E所示，基波谐振器15可通过串联连接在四分之一波长阻抗变换器24前级的串联谐振电路或并联连接在四分之一波长阻抗变换器24后级的并联谐振电路来实现。基波谐振器17可通过串联连接在四分之一波长阻抗变换器24后级的串联谐振电路或并联连接在四分之一波长阻抗变换器24前级的并联谐振电路来实现。 [0084] 图9示出根据第一实施方式的放大器的变型示例。在图9中，与图1所示的那些部件类似的部件被赋以与图1所用的标号相同的标号，其描述将省略。补偿电路19可设置在放大元件13和输出阻抗匹配电路14之间，如图9所示。因此，即使输出阻抗匹配电路14和补偿电路19的位置被交换的构造（类似图1所示的构造）也可实现阻抗相对于频率的均衡。 [0085] 在图9所示的构造中，执行放大元件13和输出端子18的阻抗匹配的阻抗变换器16和输出阻抗匹配电路14的参数可以不同于图1所示的构造中的那些参数。 [0086] 图10示出放大器的应用示例1。在图10中，与图1所示的那些部件类似的部件被赋以与图1所用的标号相同的标号，其描述将省略。图10所示的放大器100是希莱克型（Chireix-type）异相放大器，其具有输入端子101和102、放大单元103和104、电感器105、电容器106、传输线路107和108、补偿电路19以及输出端子109。具有取决于待放大信号的强度的相位差的两个信号被输入至输入端子101和102。 [0087] 放大单元103和104中的每一个具有例如图1所示的输入阻抗匹配电路12、放大元件13和输出阻抗匹配电路14。放大单元103放大从输入端子101输入的信号，并将放大的信号输出到传输线路107。放大单元104放大从输入端子102输入的信号，并将放大的信号输出到传输线路108。 [0088] 电感器105的一端连接在放大单元103和传输线路107之间，另一端接地。电容器106的一端连接在放大单元104和传输线路108之间，另一端接地。 [0089] 传输线路107和108均为延迟量为90[度]的传输线路。传输线路107将从放大单元103输出的信号输出到补偿电路19。传输线路108将从放大单元104输出的信号输出到补偿电路19。从传输线路107和108输出的信号被合成并输入给补偿电路19。 [0090] 作为希莱克型异相放大器的构成元件的四分之一波长阻抗变换器可用于补偿电路19的阻抗变换器16，从而在希莱克型异相放大器中可在抑制电路尺寸增大的同时实现阻抗相对于频率的均衡。输出端子109将从补偿电路19输出的信号输出。 [0091] 图11示出放大器的应用示例2。在图11中，与图10所示的那些部件类似的部件被赋以与图10所用的标号相同的标号，其描述将省略。图11所示的放大器100是偏置型异相放大器，其具有输入端子101和102、放大单元103和104、传输线路111和112、补偿电路19和输出端子109。放大单元103将放大的信号输出到传输线路111。放大单元104将放大的信号输出到传输线路112。 [0092] 传输线路111是延迟量为90-θ[度]的传输线路。传输线路111将从放大单元103输出的信号输出到补偿电路19。传输线路112是延迟量为90+θ[度]的传输线路。传输线路112将从放大单元104输出的信号输出到补偿电路19。从传输线路111和112输出的信号被合成并和输入给补偿电路19。 [0093] 作为偏置型异相放大器的构成元件的四分之一波长阻抗变换器可用于补偿电路19的阻抗变换器16，从而在偏置型异相放大器中可在抑制电路尺寸增大的同时实现阻抗相对于频率的均衡。 [0094] 图12示出放大器的应用示例3。在图12中，与图1所示的那些部件类似的部件被赋以与图1所用的标号相同的标号，其描述将省略。图12所示的放大器120是多赫蒂型（Doherty-type）放大器，其具有输入端子121、四分之一波长传输线路122和125、载波放大器123和124、补偿电路19和输出端子126。 [0095] 待放大信号输入至输入端子121。从输入端子121输入的信号被输入给四分之一波长传输线路122和载波放大器123。四分之一波长传输线路122是长度等于待放大信号的中心波长的四分之一的传输线路。四分之一波长传输线路122将从输入端子121输入的信号输出到载波放大器124。 [0096] 载波放大器123和124中的每一个具有例如图1所示的输入阻抗匹配电路12、放大元件13和输出阻抗匹配电路14。载波放大器123放大从输入端子121输入的信号，并将放大的信号输出到四分之一波长传输线路125。载波放大器124放大从四分之一波长传输线路122输出的信号，并将放大的信号输出到补偿电路19。四分之一波长传输线路125是长度等于待放大信号的中心波长的四分之一的传输线路。四分之一波长传输线路125将从载波放大器123输出的信号输出到补偿电路19。 [0097] 作为多赫蒂型放大器的构成元件的四分之一波长阻抗变换器可用于补偿电路19的阻抗变换器16，从而在多赫蒂型放大器中可在抑制电路尺寸增大的同时实现阻抗相对于频率的均衡。输出端子126将从补偿电路19输出的信号输出。 [0098] 因此，在根据第一实施方式的放大器10中，具有设置在阻抗变换器16的端部的基波谐振器15和17的补偿电路19与输出阻抗匹配电路14串联连接，从而可补偿输出阻抗匹配电路14的频率特性并实现阻抗相对于频率的均衡。 [0099] 将描述关于不同于第一实施方式的第二实施方式。 [0100] 图13示出根据第二实施方式的放大器的构造的一个示例。在图13中，与图1所示的那些部件类似的部件被赋以与图1所用的标号相同的标号，其描述将省略。如图13所示，根据第二实施方式的放大器10具有设置在输入端子11和输入阻抗匹配电路12之间的补偿电路19。输入阻抗匹配电路12执行补偿电路19和放大元件13的阻抗匹配。 [0101] 例如，假设输入端子11的特征阻抗为50[Ω]，补偿电路19的阻抗变换器16将阻抗从50[Ω]变换至25[Ω]。在这种情况下，输入阻抗匹配电路12通过将阻抗从25[Ω]变换为放大元件13的输入阻抗来执行阻抗匹配。 [0102] 由于输入阻抗匹配电路12具有频率特性，所以发生增益的频率偏移。相比之下，补偿电路19将从输入端子11输入的信号输出到输入阻抗匹配电路12，并补偿输入阻抗匹配电路12中的阻抗频率特性。 [0103] 因此，包括阻抗变换器16以及连接到阻抗变换器16的端部的基波谐振器15和17的补偿电路19连接到放大器10的输入，从而可补偿输入阻抗匹配电路12中的阻抗频率特性并实现阻抗相对于频率的均衡。 [0104] 因此，可使待放大频带中的增益均衡，从而实现例如在整个待放大频带上均匀地提高增益的设计。例如，如果输出阻抗匹配电路14被设计为使得增益在待放大频带的中心频率处变高，则可使增益即使在待放大频带边缘处的频率下也较高。因此，例如，可在放大宽带信号的情况下提高增益。 [0105] 图14A示出假设未提供补偿电路，放大器中的负载的频率特性的一个示例。图14B示出根据第二实施方式的放大器中的负载的频率特性的一个示例。图14A和图14B通过史密斯圆图示出放大器10中的负载点。 [0106] 在图14A和图14B中，负载特性140指示从放大元件13朝着输入侧看时的负载相对于频率的特性。负载点141（○标记）指示表征在频带的下端频率f1（参见图3）处，从放大元件13朝着输入侧看时的负载的负载点。负载点142（×标记）指示表征在频带的上端频率f2（参见图3）处，从放大元件13朝着输入侧看时的负载的负载点。 [0107] 在假设未提供补偿电路19的放大器10中，频率f1处的负载点141和频率f2处的负载点142是不同的负载点，如图14A所示。相比之下，具有补偿电路19的放大器10可使得频率f1处的负载点141和频率f2处的负载点142几乎匹配，如图14B所示。 [0108] 图15A示出假设未提供补偿电路，放大器的输出功率相对于输入功率的特性的一个示例。图15B示出根据第二实施方式的放大器的输出功率相对于输入功率的特性的一个示例。图15A和图15B中的水平轴表示放大器10的输入功率[dBm]。图15A和图15B中的垂直轴表示放大器10中的输出功率[dBm]。 [0109] 在图15A和图15B中，输入-输出特性151指示在待放大信号的中心频率处，放大器10的输出功率相对于输入功率的特性。输入-输出特性152指示在待放大信号的频带边缘（如，频率f1或频率f2）处，放大器10的输出功率相对于输入功率的特性。输入功率与输出功率之比为增益。 [0110] 在假设未提供补偿电路19的放大器10中，在中心频率处的输入-输出特性151与频带边缘处的输入-输出特性152之间导致间隙，如图15A所示。相比之下，具有补偿电路19的放大器10可使得中心频率处的输入-输出特性151与频带边缘处的输入-输出特性152几乎匹配，如图15B所示。 [0111] 图16示出根据第二实施方式的放大器的变型示例。在图16中，与图13所示的那些部件类似的部件被赋以与图13所用的标号相同的标号，其描述将省略。补偿电路19可设置在输入阻抗匹配电路12和放大元件13之间，如图16所示。因此，即使输入阻抗匹配电路12和补偿电路19的位置交换的构造（类似于图13所示的构造）也可实现阻抗相对于频率的均衡。 [0112] 在图16所示的构造中，执行放大元件13和输入端子11的阻抗匹配的输入阻抗匹配电路12和阻抗变换器16的参数可以不同于图13所示的构造中的那些参数。 [0113] 因此，在根据第二实施方式的放大器10中，具有设置在阻抗变换器16的端部的基波谐振器15和17的补偿电路19与输入阻抗匹配电路12串联连接，从而可补偿输入阻抗匹配电路12的频率特性并实现阻抗相对于频率的均衡。 [0114] 将描述关于不同于第一实施方式和第二实施方式的第三实施方式。 [0115] 图17示出根据第三实施方式的放大器的构造的一个示例。在图17中，与图1或图13所示的那些部件类似的部件被赋以与图1和图13所用的标号相同的标号，其描述将省略。如图17所示，根据第三实施方式的放大器10具有输入端子11、输入阻抗匹配电路12、放大元件13、输出阻抗匹配电路14、输出端子18以及补偿电路19a和19b。 [0116] 补偿电路19a的构造与例如图1所示的补偿电路19相同。补偿电路19b的构造与例如图13所示的补偿电路19相同。因此，放大器10可同时具有应对输入阻抗匹配电路12的补偿电路19a和应对输出阻抗匹配电路14的补偿电路19b。 [0117] 在图17所示的构造中，输出阻抗匹配电路14和补偿电路19b的位置可如图9所示的构造中一样交换。在图17所示的构造中，输入阻抗匹配电路12和补偿电路19a的位置可如图16所示的构造中一样交换。 [0118] 因此，应对输入阻抗匹配电路12的补偿电路19a和应对输出阻抗匹配电路14的补偿电路19b被设置在根据第三实施方式的放大器10中，从而可实现待放大频带中的效率的均衡以及待放大频带中的增益的均衡。 [0119] 将描述上述实施方式的变型示例。 [0120] 图18示出放大器的变型示例1。在图18中，与图1所示的那些部件类似的部件被赋以与图1所用的标号相同的标号，其描述将省略。根据第一实施方式的放大器10可具有省略输入阻抗匹配电路12的构造，如图18所示。例如，当输入端子11中的阻抗和放大元件13中的阻抗匹配时，或者当输入端子11中的阻抗和放大元件13中的阻抗之差在容许范围内时，可使用图18所示的构造。图18所示的构造可实现待放大频带中的效率的均衡。 [0121] 图19示出放大器的变型示例2。在图19中，与图13所示的那些部件类似的部件被赋以与图13所用的标号相同的标号，其描述将省略。根据第二实施方式的放大器10可具有省略输出阻抗匹配电路14的构造，如图19所示。例如，当放大元件13中的阻抗和输出端子18中的阻抗匹配时，或者当放大元件13中的阻抗和输出端子18中的阻抗之差在容许范围内时，可使用图19所示的构造。图19所示的构造可实现待放大频带中的效率的均衡。 |
||||||
QQ群二维码
意见反馈
意见反馈